KR940005294B1 - Mos 트랜지스터 및 그 제조방법 - Google Patents

Mos 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR940005294B1
KR940005294B1 KR1019910012284A KR910012284A KR940005294B1 KR 940005294 B1 KR940005294 B1 KR 940005294B1 KR 1019910012284 A KR1019910012284 A KR 1019910012284A KR 910012284 A KR910012284 A KR 910012284A KR 940005294 B1 KR940005294 B1 KR 940005294B1
Authority
KR
South Korea
Prior art keywords
gate
gas
insulating layer
gate insulating
film
Prior art date
Application number
KR1019910012284A
Other languages
English (en)
Other versions
KR930003242A (ko
Inventor
김윤기
김병렬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910012284A priority Critical patent/KR940005294B1/ko
Publication of KR930003242A publication Critical patent/KR930003242A/ko
Application granted granted Critical
Publication of KR940005294B1 publication Critical patent/KR940005294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

MOS 트랜지스터 및 그 제조방법
제1도와 제2도는 각각 종래의 게이트 산화막 형성 공정과 게이트 폴리 전극형성 공정을 도시한 공정도.
제3도는 이 발명에 따른 게이트 절연층 및 게이트 전극 형성 공정을 나타낸 일련의 공정 수순도이다.
이 발명은 MOS(metal-oxide-semiconductor) 트랜지스터 제조방법 및 그 형성체에 관한 것으로, 특히 동일 장비 내에서 MOS 트랜지스터의 게이트 절연막과 게이트 전극을 형성하고 특히 게이트 절연막이 산화막이 아닌 MOS 트랜지스터와 그 제조방법에 관한 것이다.
최근 반도체 장치로의 적용예가 매우 높은 반도체 소자는 MOS 트랜지스터로서 이 명칭이 내포하고 있듯이 이 소자는 반도체와 이 위에 적층된 산화막 및 그 위에 금속 게이트 전극 구조를 갖도록 한 능동 소자이나 근래에는 금속 게이트 대신에 폴리 실리콘 재료를 사용하고 있다.
이러한 MOS 트랜지스터를 제조함에 있어서 그 초기 단계로서는 기판 위에 게이트 산화막과 게이트 전극을 형성하는 단계로부터 시작된다.
소자분리를 위한 필드 산화막이 형성된 웨이퍼를 박층의 게이트 산화막을 형성하기 위해 통상의 열산화막 성장을 위해 전기로에 장입된다. 그런데 MOS 트랜지스터의 게이트 산화막은 반도체 구조중 가장 얇은 산화막으로서 그 두께가 얇을수록 트랜지스터 구동 전압이 작게 되므로 통상은 100Å 내지 2,000Å 범위로 형성시키게 되는데, 이 산화막은 오염되지 않을 것과 두께가 균일할 것이 요구되어 산화시키는 도중에 HCl이나 삼염화에틸렌(TCE)등의 가스를 주입하여 산화막 내에 존재하는 불순물 양을 감소시킨다. 이에 대한 보다 구체적인 공정 단계는 제1도에 도시한 바와 같다.
제1공정은 준비된 웨이퍼를 고온 열산화 성장을 위해 전기로 내에 장입시키고, 제2공정으로 온도를 900℃ 내지 1,00℃로 온도 조절한다. 이어서, 제3공정으로 산화막을 얻기 위해 HCl 가스를 넣는다. 적정시간동안에 걸쳐 요구하는 두께의 산화막을 성장시킨 뒤에 제4공정으로 온도를 내리고(즉, 625℃) 웨이퍼를 꺼내어 다음 공정을 진행시키도록 한다.
적절한 두께의 산화막이 형성된 웨이퍼에는 게이트 전극 형성을 위해 저압 증착로에 두어진다.
먼저, 다결정 실리콘과 단결성 실리콘의 서로 다른 성질은 결정립 구조로부터 기인하고 결정립의 크기에 따라 물리적, 화학적 성질에 조금씩 다른 차이를 주는데, 증착 등의 방법으로 성장시킨 실리콘의 결정립 크기는 증착 온도에 따라 다르므로 게이트 폴리츠의 증착을 위해서 LPCVD와 같은 정비내에서 온도 조절하에 성장될 수 있다.
제2도의 제1공정으로 산화막이 형성된 웨이퍼를 저압 화학 기상 증착(LPCVD)장비 내에 장입시키고, 제2공정으로 저압에서 즉, 200 내지 300 mTorr로 저압공정을 진행 후 게이트 폴리를 성장시키기 위해서 가스원(source)인 SiN4를 개스 주입 공정에 의해 주입시켜 다결정 실리콘을 원하는 두께의 막으로 성장시킨다. 이때의 온도는 예를 들면, 625℃로 하고 발생된 H2가스는 제4공정에서 배출하고 N2가스에 의해 웨이퍼 세정공정을 진행시킨다. 이어서 장비 내의 웨이퍼를 언로딩시키기 위해서 압력을 N2가스로서 상압시키고 시료를 언로딩하므로써 게이트 폴리 형성 공정을 종료한다.
이와 같이 각각의 막질을 얻기 위해 서로 다른 반도체 제조 장비가 사용되고, 이에 관련한 문제점을 구체적으로 고찰해 보면, 게이트 산화층의 열산화방법과 상기한 바와 같은 게이트 폴리의 형성은 비교적 빠른 공정이나 외부의 오염 및 오 조작에 의한 웨이퍼의 손상과 지연(native)산화층의 성장에 의해 접합 누설 전류의 증가가 유발되고 게이트 산화막질의 성능 저하 등의 문제가 대두된다. 즉, 반도체 장치의 고집적화 경향에 따라 각각의 막질 두께가 작아지면서, 문제시되는 종래의 막질과는 다른 형태의 막질로 형성될 것이 필요하게 되고 외부로부터의 오염 방지 및 막질의 신뢰성 형상등이 요구되는 것이다.
이 발명은 고집적화되는 반도체 장치에 있어 MOS 트랜지스터의 게이트 산화막 및 게이트 전극에 대하여 근본적으로 다른 형태의 막질 형성 및 그 공정을 제공함을 목적으로 한다.
이를 위해 이 발명에서는 제기된 문제점에 관련하여 동일 장비 내에 막질을 형성케 하며 종래 게이트 산화막 대신 SiOxNy 막질을 성장시키도록 하고 동일장비 내에서 게이트 폴리를 형성하므로 오염이 방지된 고신뢰성을 갖는 막질형성과, 초기 단계인 웨이퍼의 손상 방지 및 더욱이 산화막 대신 상기 물질의 사용으로 접합 누설 전류의 개선을 갖게 한 MOS 트랜지스터의 게이트 절연막 및 게이트 폴리 구조와 그 형성방법을 제공한다.
먼저 이 발명에 의한 막질 형성 방법을 첨부한 도면인 제3도를 참조하여 설명하고 그 효과등을 이하 기술한다.
이 발명은 준비된 웨이퍼를 LPCVD 설비 내에 로딩시키고 Si2H6, N2O 및 NH3가스의 사용으로서 이루어진다.
제3도는 이 발명에 의한 SiOxNy 게이트 절연막과 게이트 폴리의 연속 형성 공정을 단계별로 나타낸 것이다.
먼저 반도체 기판은 로딩 공정에 의해 장비 내에 로딩된 후, 저압 공정을 위해서 예를 들면 진공도가 200 내지 500mTorr로 유지되도록 펌핑에 의해 장비내를 저압 상태로 유지시킨다(제1,제2공정)
이어서 제3공정으로서 SiOxNy를 성장시키는데 적합한 온도인 700℃ 내지 800℃까지 온도를 조절하여 두고 연이어서, 종래 게이트 산화막에 대응하는 게이트 절연층 형성을 위해 Si2H6, N2O, NH3가스를 혼합하여 정도로 튜브내에 주입시켜 소정의 두께로 게이트 SiOxNy를 성장시킨다. 그러나 경우에 따라서는 DCS가스 즉 SiH2Cl2를 사용할 수도 있다.
게이트전극과 기판간 절연층으로서 본 발명에 따른 SiOxNy 물질은 유전율이 산화물(oxide) 보다 크고 SiN 물질보다는 작은 범위의 유전율을 갖고 있으나 Si2H6와 N2O, NH3의 가스 조성비에 의해 이 유전율값은 조절된다.
여기서 보다 구조적인 면을 고찰한다.
종래예에서 게이트 산화막과 게이트 폴리층 형성후에 소오스/드레인 영역을 형성하기 위해 이온 주입을 행하는데 특히 p+ 소오스/드레인 영역을 얻기 위해 BF2불순물 이온을 주입할 때 게이트 폴리 내에도 이 이온들이 주입된다. 그후 열처리 공정에 의해서 게이트 산화층과 실리콘 기판으로 보론이 침투되기 때문에 이는 트랜지스터의 동작 특성을 저하시키는 요인이 되므로 적어도 기억 용량이 64M급 이상의 반도체 장치 같은 경우에서 고집적화에 따라 게이트산화층의 산화물 재질로서는 박층의 두께로 보론 이온의 침투 억제가 불가능해진다. 따라서 산화물 보다 유전율이 높고 동시에 보론의 확산을 저지할 수 있는 물질로 SiOxNy를 채용하여 공정에 따른 트랜지스터 특성 저하 요인을 제거할 수가 있는 것이다.
상기한 과정 진행 후 장비 내의 소스(source) 가스를 H2가스로 배출시키고 이와 같이 게이트 절연층이 형성된 후에는 동일 튜브 내에서 게이트 폴리를 성장시킨다. 종래와 같이 로딩, 언로딩과 같은 튜브(장비)간 이동 공정이 없기 때문에 외부의 불순물이 포함될 확률이 극히 낮아진다.
먼저 상기와 같이 튜브 내 잔류 가스는 모두 배출된 상태에서 게이트 폴리 성장을 위한 온도 조건을 맞추어준다. 이것은 제3도의 제6공정에 도시된 바와 같이 약 625℃ 정도로 온도가 유지되도록 온도 조절을 행한다. 이어서 공정 7과 같이 게이트 폴리를 형성하기 위하여 Si2H6가스를 튜브 내로 주입시켜 소정의 두께로 게이트 폴리 실리콘 막질을 성장시킨 후에 개스 배출 및 N2가스 주입에 의해 세정 공정을 실시한다(제8공정).
이와 같은 LPCVD 장비 내에서 게이트 절연 막질과 게이트 폴리를 모두 성장시킨 후에 이 시료를 언로딩하기 위해 상기 장비의 조절되었던 압력을 높이고 다음 공정을 진행키위해 시료를 언로딩한다.
이와 같이 기판과 게이트 전극간 위치하는 게이트 절연층은 SiOxNy로 형성되고 이 위에 게이트 폴리가 동일 장비 내에서 두 막질이 성장되므로 종래의 경우인 순수 산화물 성장과 이 게이트 산화막에 의한 접합 누설 전류증가 요인이 동일 장비 내에서 저압의 N2분위기하에서 이 발명의 막질 형성 공정이 진행되므로 제거된다. 더욱이 외부에 의한 오염 및 웨이퍼 조작에 의한 손상 등의 요소가 없기 때문에 수율면에서 매우 유리하다.
그리고, 게이트 절연층을 형성하기 위해 Si2H6, N2O, NH3의 가스 혼합비로 인해 SiOxNy의 막질을 저압의 낮은 온도에서 성장시키므로 SiOxNy의 유전율의 조절이 가능한데, SiO2의 유전율은 3.9인데 반해 SiN은 7.5이므로 이 범위내에서 유전율을 조절할 수 있고 SiO2보다 유전율이 높은 막질 사용이 가능하다.
더욱이, 64M 비트 용량의 반도체 기억 장치와 같은 고집적화된 반도체 장치에서 게이트 산화막층은 그 두께가 더욱 얇아져 게이트 막의 한계에 도달하고 있는데, 게이트 폴리 형성후 이루어지는 공정으로 고농도의 P+소오스/드레인 영역 형성을 위한 BF2이온 주입에 의해서 게이트 폴리 내의 주입된 보론이 그후 열처리 공정으로 인해 게이트 산화막과 기판으로 침투하는 등의 문제점도 이 발명의 막질을 사용하므로써 해결 가능해진다.

Claims (4)

  1. 반도체 기판을 로딩공정에 의해 장비내에 로딩한 후 게이트 절연층 형성을 위해 적정온도에서 저압화학기상증착법으로 게이트 SiOxNy를 소정두께로 성장시키는 공정과 ; 상기 장비내의 잔류개스를 N2가스로 배출시키고 온도조절을 실시한 후 Si2H6가스를 튜브내로 주입시켜 동일튜브내에서 소정두께의 게이트 폴리를 성장시키는 공정 ; 및 상기 공정후 잔류개스 배출 및 N2가스 주입에 의해 세정을 실시하는 공정으로 이루어진 것을 특징으로 하는 MOS 트랜지스터 제조방법.
  2. 제1항에 있어서, 게이트 절연층 형성은 Si2H6, NH3, N2O가스가 혼합된 가스로부터 형성됨을 특징으로 하는 MOS 트랜지스터제조방법.
  3. 제2항에 있어서, 상기 게이트 절연층 형성시 Si2H6외 SiH4또는 DCS가스(SiH2Cl2)를 사용하는 것을 특징으로 하는 MOS 트랜지스터 제조방법.
  4. 기판내에 소오스/드레인영역과 이 기판 위에 게이트 절연층과 이 위에 게이트 전극을 갖는 MOS 트랜지스터에 있어서, 상기 게이트 절연층은 SiOxNy로 된 막질이며 게이트 전극은 게이트 폴리 실리콘으로 형성되는 것을 특징으로 하는 MOS 트랜지스터.
KR1019910012284A 1991-07-18 1991-07-18 Mos 트랜지스터 및 그 제조방법 KR940005294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910012284A KR940005294B1 (ko) 1991-07-18 1991-07-18 Mos 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012284A KR940005294B1 (ko) 1991-07-18 1991-07-18 Mos 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930003242A KR930003242A (ko) 1993-02-24
KR940005294B1 true KR940005294B1 (ko) 1994-06-15

Family

ID=19317447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012284A KR940005294B1 (ko) 1991-07-18 1991-07-18 Mos 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR940005294B1 (ko)

Also Published As

Publication number Publication date
KR930003242A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US5194397A (en) Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
US6667251B2 (en) Plasma nitridation for reduced leakage gate dielectric layers
KR0122513B1 (ko) 반도체 소자에서 질화 실리콘을 산화하는 방법
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
US7737511B2 (en) Semiconductor device and method of manufacturing the same
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US20040248392A1 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
US5716891A (en) Fabrication process of semiconductor device
EP0588487A2 (en) Method of making thin film transistors
US6855994B1 (en) Multiple-thickness gate oxide formed by oxygen implantation
US5849643A (en) Gate oxidation technique for deep sub quarter micron transistors
US7476916B2 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
US5223458A (en) Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
KR940005294B1 (ko) Mos 트랜지스터 및 그 제조방법
US6143618A (en) Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors
US20020072185A1 (en) Method of forming gate structure
US7358198B2 (en) Semiconductor device and method for fabricating same
US6362044B1 (en) Method of forming on a semiconductor substrate a capacitor electrode having hemispherical grains
US6664198B1 (en) Method of forming a silicon nitride dielectric layer
KR100247904B1 (ko) 반도체 장치의 제조방법
US6566271B1 (en) Method of producing a semiconductor surface covered with fluorine
KR0184942B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR940008014B1 (ko) 캐패시터 유전체막 제조방법
KR100266006B1 (ko) 불순물이도핑된박막형성방법
KR19990044807A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee