KR100671629B1 - 반도체 소자의 산화막 형성 방법 - Google Patents

반도체 소자의 산화막 형성 방법 Download PDF

Info

Publication number
KR100671629B1
KR100671629B1 KR1020040018066A KR20040018066A KR100671629B1 KR 100671629 B1 KR100671629 B1 KR 100671629B1 KR 1020040018066 A KR1020040018066 A KR 1020040018066A KR 20040018066 A KR20040018066 A KR 20040018066A KR 100671629 B1 KR100671629 B1 KR 100671629B1
Authority
KR
South Korea
Prior art keywords
oxide film
temperature
furnace
semiconductor device
forming
Prior art date
Application number
KR1020040018066A
Other languages
English (en)
Other versions
KR20050094002A (ko
Inventor
이창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040018066A priority Critical patent/KR100671629B1/ko
Publication of KR20050094002A publication Critical patent/KR20050094002A/ko
Application granted granted Critical
Publication of KR100671629B1 publication Critical patent/KR100671629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 트렌치를 형성한 후 실시하는 측벽 산화(Wall Oxidation) 공정의 공정 조건을 조절하여 활성 영역의 상부 모서리가 뾰족하게 형성되는 것을 방지하고, 주 산화(Main Oxidation) 공정에서 산화 속도와 산화막 두께를 정확하게 조절하면서 퍼니스 내부의 부분별 균일도(Zone to Zone Uniformity)를 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
STI, 측벽 산화, 레시피, 전계 집중, 누설 전류

Description

반도체 소자의 산화막 형성 방법{Method of forming a oxide film in a semiconductor device}
도 1은 종래 기술에 따른 측벽 산화 공정을 설명하기 위한 레시피도이다.
도 2는 도 1에 도시된 공정 조건으로 측벽 산화 공정을 실시한 상태의 트렌치 형상을 보여주기 위한 단면 사진이다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 트렌치 측벽 산화 공정을 설명하기 위한 레시피도이다.
도 4는 도 3에 도시된 공정 조건으로 측벽 산화 공정을 실시한 상태의 트렌치 형상을 보여주기 위한 단면 사진이다.
본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 구조의 소자 분리막을 형성하기 위하여 소자 분리 영역에 형성된 트렌치의 측벽을 산화시키는 반도체 소자의 산화막 형성 방법에 관한 것이다.
소자의 집적도가 높아짐에 따라 반도체 기판의 소자 분리 영역에 트렌치를 형성하고 트렌치를 절연물질로 매립하는 STI(Shallow Trench Isolation) 방식으로 소자 분리막을 형성하고 있다. 최근에는, STI 방식을 변형하여 난드형 플래시 소자의 소자 분리막과 플로팅 게이트를 형성하고 있다.
이렇게 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 경우 트렌치의 상부 모서리에서 활성 영역의 가장 자리가 뾰족하게 형성된다. 이렇게, 활성 영역의 가장자리가 뾰족하게 형성되면, 이 부분에서 게이트 산화막(또는, 터널 산화막)이 얇게 형성되고, 프로그램/소거 동작 시 활성 영역의 가장 자리에 전계가 집중된다. 이로 인하여, 누설 전류가 발생되고 소자의 전기적 특성이 저하되어 소자의 신뢰성이 저하될 뿐만 아니라 불량이 발생될 수도 있다.
이러한 문제점을 해결하기 위하여, 반도체 기판의 소자 분리 영역에 트렌치를 형성한 후에는, 활성 영역 가장자리의 뾰족한 부분을 완만하게 하기 위하여 측벽 산화(Wall oxidation) 공정을 실시한다.
이러한 측벽 산화 공정은 퍼니스(furnace)에서 1000℃ 이상의 고온으로 진행된다. 측벽 산화 공정을 보다 구체적으로 설명하면 다음과 같다.
도 1은 종래 기술에 따른 측벽 산화 공정을 설명하기 위한 레시피도이다. 도 2는 도 1에 도시된 공정 조건으로 측벽 산화 공정을 실시한 상태의 트렌치 형상을 보여주기 위한 단면 사진이다.
도 1을 참조하면, 먼저 기판을 750℃ 내지 800℃의 퍼니스 내부로 장착(LOAD)하고 안정화(RECOVERY) 단계를 거친 후, 퍼니스의 온도를 5℃/min의 상승률로 950℃까지 상승시키는 1차 램프업 단계(RAMP UP-1)를 실시한다. 이때, 질화막이 형성되는 것을 방지하고 균일도(Uniformity)를 확보하기 위하여 미량의 O2 가스를 공급한다. 이렇듯, 종래의 일반적인 산화 공정에서는 균일한 산화막을 형성하기 위하여 로딩 단계, 안정화 단계 또는 램프 업 단계에서 1% 내지 5%(약 0.12SLM 내지 0.5SLM)의 O2를 공급하고 있다.
그런데, 이때 공급되는 가스에 의해 주 산화(Main Oxidation) 공정이 진행되기도 전에 30Å 내지 35Å의 산화막이 형성되며, 초기에는 질화막(Si3N4)이 형성되기도 한다. 이때 형성되는 산화막은 주 산화 공정(DRY OX)보다 낮은 온도에서 형성되기 때문에, 산화막의 질이 낮으며 주 산화 공정이 정상적으로 진행되지 못한다. 이 때문에 활성 영역 가장자리의 뾰족한 형상(도 2 참조)도 원하는 형상으로 형성할 수 없는 문제점이 발생된다.
또한, 주 산화 공정(DRY OX)은 퍼니스의 온도를 약 1000℃까지 상승시킨 후 약 10리터의 O2 가스를 공급하면서 실시하는데, 고온에서 진행되므로 약 50Å 정도의 얇은 산화막을 형성하기 위해서는 진행 시간(Soak time)이 1분미만으로 조절되어야 하며, 부분별 균일도(Zone to Zone Uniformity)도 2% 정도로 양호하지 못해 양산성이 부족한 문제점이 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 산화막 형성 방법은 트렌치를 형성한 후 실시하는 측벽 산화(Wall Oxidation) 공정의 공정 조건을 조절하여 활성 영역의 상부 모서리가 뾰족하게 형성되는 것을 방지하고, 주 산화(Main Oxidation) 공정에서 산화 속도와 산화막 두께를 정확하게 조절하면서 퍼니스 내부의 부분별 균일도(Zone to Zone Uniformity)를 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 산화막 형성 방법은 산화막을 형성하기 위하여 퍼니스의 온도를 상승시키는 램프 업 단계에서 저온 산화막이 형성되는 것을 억제하가 위하여 초기에만 O2를 공급하고, 산화 공정 시에는 산소 분위기에서 N2의 공급량으로 산화 속도를 조절한다.
본 발명의 다른 실시예에 따른 반도체 소자의 산화막 형성 방법은 반도체 기판이 퍼니스 내부로 장착되는 단계와, 퍼니스 내부로 O2를 공급하면서 퍼니스의 내부 온도를 제1 온도까지 상승시키고, 제1 온도부터 제2 온도까지는 O2의 공급을 차단한 상태에서 상승시키는 단계와, 제2 온도에서 O2의 공급량을 증가시키면서 퍼니스 내부를 안정화 시키는 단계와, 산소 분위기에서 N2 가스의 공급량으로 산화막의 성장 속도를 조절하면서 제2 온도로 산화막을 형성하는 단계, 및 퍼니스의 온도를 낮춘 후 반도체 기판을 퍼니스로부터 언로딩 시키는 단계를 포함한다.
상기에서, 퍼니스의 온도를 상승시키는 단계에서 O2가 공급되는 시간과 공급되지 않는 시간의 비율이 1:3로 설정되는 것이 바람직하다. 이때, N2가 함께 공급되며, O2의 초기 공급량을 N2의 0.5% 내지 1.5% 정도로 설정한다.
제1 온도는 800℃ 내지 900℃이고, 제2 온도는 950℃ 내지 1050℃이다.
산화막 형성 시 O2의 공급을 차단한다.
퍼니스 내부를 안정화 시키는 단계에서 O2의 초기 공급량을 공급 가스의 0.1% 내지 0.3%로 설정하고, O2의 공급량을 0.4% 내지 0.6%까지 증가시킨다.
산화막 형성 시 산소 공급량을 N2 공급량의 20% 내지 50%로 설정하는 것이 바람직하다.
온도 상승률 또는 온도 하강률은 2.5℃/min 내지 5℃/min로 설정하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 산화막 형성 공정을 설명하기 위한 레시피도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 트렌치 측벽을 산화시키기 위한 산화막 공정은 로딩 단계(LOAD), 회복 단계(RECOVERY), 램프 업 단계(RAMP UP-1 및 RAMP UP-1), 안정화 단계(STAB-1 및 STAB-2), 주 산화 단계(DRY OX), 정화 단계(N2 PURG), 램프 다운 단계(RAMP DOWN) 및 언로딩 단계(UNLOAD)를 포함한다. 상기의 단계들을 보다 구체적으로 설명하면 다음과 같다.
먼저, 소자 분리 영역에 트렌치가 형성된 반도체 기판들을 약 800℃의 퍼니스 내부로 장착(LOAD)한 후, 회복 단계(RECOVERY)를 거친다.
이때, 반도체 기판은 100mm/min 내지 150mm/min의 속도로 장착한다. 그리고, 회복 단계(RECOVERY)에서는 각 기판들의 온도를 일정하게 해주기 위한 단계로써, 약 10초 동안 진행된다.
이어서, 램프 업 단계(RAMP UP-1 및 RAMP UP-2)를 거쳐 퍼니스의 내부 온도를 2.5℃/min 내지 5℃/min의 상승률로 주 산화 공정을 실시하기 위한 온도(예를 들면, 약 1000℃)까지 상승시킨다.
이때, 램프 업 단계를 실시하는 과정에서 저온 산화막이 형성되는 것을 최대한 억제하기 위하여, 초기에는 퍼니스의 내부 온도가 약 850℃될 때까지 O2를 공급 가스의 0.5% 내지 1.5%(예를 들면, 0.6SLM 내지 1.8SLM) 정도 공급하고, 850℃ 내지 주 산화 공정 온도(약 1000℃)까지는 O2의 공급을 차단하고 N2 가스만을 공급한다. 종래와 비교해 보면, 종래에는 30분 동안 O2를 공급하면서 온도를 950℃까지 상승시킨 후, O2를 차단한 상태에서 20분 동안 온도를 1000℃까지 상승시켰다. 하지만, 본 발명에서는 10분 동안만 O2를 공급하면서 온도를 800℃ 내지 900℃(바람직하게는, 850℃)까지 상승시킨 후, O2를 차단한 상태에서 30분 동안 온도를 950℃ 내지 1050℃(바람직하게는 1000℃)까지 상승시켰다. 이렇듯, O2의 공급 시간을 최소화함으로써 저온 산화막이 형성되는 것을 최대한 억제할 수 있다.
퍼니스의 온도를 주 산화 공정에 필요한 온도까지 상승시킨 후에는, 각 기판들의 온도를 같은 온도로 유지하기 위하여 안정화 단계(STAB-1 및 STAB-2)를 실시한다. 이러한 안정화 단계(STAB-1 및 STAB-2)는 기판들의 온도를 동일하게 유지할 뿐만 아니라, 온도 상승 시 발생할 수 있는 오버 슛(Over Shoot)을 방지하기 위한 것이다.
이때, 안정화 단계(STAB-1 및 STAB-2)에서는 웨이퍼 내에서의 균일도를 향상시키기 위하여 O2의 공급량을 점진적으로 증가시킨다. 예를 들면, 제1 안정화 단계(STAB-1)에서는 O2의 공급량을 공급 가스의 1% 내지 3%(예를 들면, 0.1SLM 내지 0.3SLM)로로 설정하고, 제2 안정화 단계(STAB-2)에서는 O2의 공급량을 공급 가스의 4% 내지 6%(예를 들면, 0.4SLM 내지 0.6SLM)로로 설정한다. 상기의 조건으로 안정화 단계(STAB)를 실시하는 경우 질화막은 거의 성장하지 않는다.
각 기판들의 온도가 균일하게 유지되면, 주 산화 공정 단계(DRY OX)를 실시한다. 주 산화 공정 단계(DRY OX)에서는, 고온에서의 산화막 성장 속도와 두께를 보다 용이하게 제어하기 위하여, 산소 공급량은 N2 공급량의 20% 내지 50%에 해당하는 양을 공급한다. 이 경우, 약 50Å의 산화막을 성장시키는데 약 2분의 시간이 소요된다. 종래 기술과 비교해 보면, 종래에는 주 산화 공정 단계(DRY OX)가 약 5분 동안 진행되었으나, 본 발명에서는 산화 속도를 감소시키기 때문에 주 산화 공정 단계(DRY OX)가 약 11분 동안 진행되는 것을 알 수 있다.
상기의 공정 조건을 통해, N2의 공급량을 조절하여 산화막의 성장 속도를 제어할 수 있을 뿐만 아니라, 공정 진행 시간을 조절하여 산화막의 성장 두께를 보다 용이하게 조절할 수 있다.
주 산화 공정 단계(DRY OX)를 실시한 후, 퍼니스 내부를 정화시키기 위한 정화 단계(N2 PURG)를 실시한다. 정화 단계(N2 PURG)는 주 산화 공정 단계(DRY OX) 이후 잔류하는 산소를 제거함과 동시에 어닐링 효과를 얻기 위한 단계이다.
이어서, 반도체 기판을 언로딩 하기에 적합한 온도까지 퍼니스의 내부 온도를 하강시키는 램프 다운 단계(RAMPDOWN)를 실시한 후, 반도체 기판을 언로딩(UNLOAD)시킨다. 이때, 온도 하강률은 2.5℃/min 내지 5℃/min로 설정한다.
도 4는 도 3에 도시된 공정 조건으로 측벽 산화 공정을 실시한 상태의 트렌치 형상을 보여주기 위한 단면 사진이다.
도 4를 참조하면, 상기의 공정 조건을 통해, 램프 업 단계(RAMP UP-1 및 RAMP UP-2)에서는 저온 산화막이 성장되는 것을 최대한 억제하고, 안정화 단계(STAB-1 및 STAB-2)에서는 웨이퍼 내에서의 균일도를 향상시키면서 질화막의 성장을 억제하며, 주 산화 공정 단계(DRY OX)에서는 산화막 성장 속도를 조절하여 산화막의 두께를 조절함으로써, 도 2에서와는 달리 뾰족한 활성 영역의 가장자리를 보다 더 완화시킬 수 있다.
상기에서 제시하는 트렌치의 측벽 산화 공정은 DRAM 제조 공정에서보다 SA-STI(Self Aligned - Shallow Trench Isolation) 방식을 적용한 난드형 플래쉬 메모리 소자의 제조 공정에서 보다 효과적으로 응용될 수 있다. 이는, DRAM 제조 공정에서는 측벽 산화 공정 이외에도, 트렌치를 형성한 후 후속 공정으로 진행되는 게이트 산화막 형성 공정과 문턱 전압 조절 시 사용되는 스크린 산화막 형성 공정이 트렌치의 측벽 형상(Profile)에 영향을 준다. 하지만, SA-STI 방식이 적용되는 난드형 플래쉬 메모리 소자의 제조 공정에서는 터널 산화막과 스크린 산화막 형성 공정이 트렌치가 형성되기 전에 실시되기 되므로, 측벽 산화 공정만이 트렌치의 측벽 형상에 영향을 주기 때문이다.
상술한 바와 같이, 본 발명은 트렌치를 형성한 후 실시하는 측벽 산화(Wall Oxidation) 공정의 공정 조건을 조절하여 활성 영역의 상부 모서리가 뾰족하게 형성되는 것을 방지하고, 주 산화(Main Oxidation) 공정에서 산화 속도와 산화 두께를 정확하게 조절하면서 퍼니스 내부의 부분별 균일도(Zone to Zone Uniformity)를 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (9)

  1. 산화막을 형성하기 위하여 퍼니스의 온도를 상승시키는 단계에서 저온 산화막이 형성되는 것을 억제하가 위하여 초기에만 O2를 공급하고, 산화 공정 시에는 산소 분위기에서 N2의 공급량으로 산화 속도를 조절하는 반도체 소자의 산화막 형성 방법.
  2. 반도체 기판이 퍼니스 내부로 장착되는 단계;
    상기 퍼니스 내부로 O2를 공급하면서 상기 퍼니스의 내부 온도를 제1 온도까지 상승시키고, 상기 제1 온도부터 제2 온도까지는 상기 O2의 공급을 차단한 상태에서 상기 퍼니스의 내부 온도를 상승시키는 단계;
    상기 제2 온도에서 상기 O2의 공급량을 증가시키면서 상기 퍼니스 내부를 안정화 시키는 단계;
    산소 분위기에서 N2 가스의 공급량으로 산화막의 성장 속도를 조절하면서 상기 제2 온도로 산화막을 형성하는 단계; 및
    상기 퍼니스의 내부 온도를 낮춘 후 상기 반도체 기판을 상기 퍼니스로부터 언로딩 시키는 단계를 포함하는 반도체 소자의 산화막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 퍼니스 온도를 상승시키는 단계에서 상기 O2가 공급되는 시간과 공급되지 않는 시간의 비율이 1:3인 반도체 소자의 산화막 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 퍼니스의 온도 상승 시 N2가 함께 공급되며, 상기 O2의 초기 공급량이 상기 N2의 0.5% 내지 1.5%에 해당하는 반도체 소자의 산화막 형성 방법.
  5. 제 2 항에 있어서,
    상기 제1 온도는 800℃ 내지 900℃이고, 상기 제2 온도는 950℃ 내지 1050℃인 반도체 소자의 산화막 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 산화막 형성 시 상기 O2의 공급을 차단하는 반도체 소자의 산화막 형성 방법.
  7. 제 2 항에 있어서,
    상기 퍼니스 내부를 안정화 시키는 단계에서 상기 O2의 초기 공급량은 공급 가스의 0.1% 내지 0.3%이고, 상기 O2의 공급량이 0.4% 내지 0.6%까지 증가되는 반도체 소자의 산화막 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 산화막 형성 시 산소 공급량이 N2 공급량의 20% 내지 50%인 반도체 소자의 산화막 형성 방법.
  9. 제 2 항에 있어서,
    상기 퍼니스의 내부 온도가 2.5℃/min 내지 5℃/min로 상승하거나, 2.5℃/min 내지 5℃/min로 낮아지는 반도체 소자의 산화막 형성 방법.
KR1020040018066A 2004-03-17 2004-03-17 반도체 소자의 산화막 형성 방법 KR100671629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040018066A KR100671629B1 (ko) 2004-03-17 2004-03-17 반도체 소자의 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040018066A KR100671629B1 (ko) 2004-03-17 2004-03-17 반도체 소자의 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050094002A KR20050094002A (ko) 2005-09-26
KR100671629B1 true KR100671629B1 (ko) 2007-01-18

Family

ID=37274922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040018066A KR100671629B1 (ko) 2004-03-17 2004-03-17 반도체 소자의 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100671629B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230215737A1 (en) * 2021-12-31 2023-07-06 Texas Instruments Incorporated Method of annealing out silicon defectivity

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012538A (ko) * 1992-11-30 1994-06-23 김주용 게이트 산화막 형성방법
KR940016567A (ko) * 1992-12-31 1994-07-23 김주용 반도체 소자의 게이트 산화막 성장방법
KR950034594A (ko) * 1994-05-26 1995-12-28 김주용 반도체 소자의 희생 산화막 형성방법
KR960019660A (ko) * 1994-11-28 1996-06-17 김주용 필드산화막 형성시의 산화 방법
KR19990060892A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 필드 산화막 형성 방법
KR20020054901A (ko) * 2000-12-28 2002-07-08 박종섭 에스램 소자의 트랜지스터 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012538A (ko) * 1992-11-30 1994-06-23 김주용 게이트 산화막 형성방법
KR940016567A (ko) * 1992-12-31 1994-07-23 김주용 반도체 소자의 게이트 산화막 성장방법
KR950034594A (ko) * 1994-05-26 1995-12-28 김주용 반도체 소자의 희생 산화막 형성방법
KR960019660A (ko) * 1994-11-28 1996-06-17 김주용 필드산화막 형성시의 산화 방법
KR19990060892A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 필드 산화막 형성 방법
KR20020054901A (ko) * 2000-12-28 2002-07-08 박종섭 에스램 소자의 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR20050094002A (ko) 2005-09-26

Similar Documents

Publication Publication Date Title
US5851892A (en) Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JP4174302B2 (ja) フラッシュメモリセルの製造方法
JP2005197643A (ja) フラッシュセメモリ素子の製造方法
JP4768986B2 (ja) 半導体素子の酸化膜形成方法
KR100624290B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2010034552A (ja) フラッシュメモリ素子のトンネル絶縁膜形成方法
US6984562B2 (en) Method for forming dielectric layer between gates in flash memory device
KR100933835B1 (ko) 플래시 메모리 소자의 제조 방법
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR100700926B1 (ko) 반도체 장치의 제조 방법
CN114361020A (zh) 半导体结构的制作方法
CN110473780B (zh) 改善栅极氧化层的方法及半导体器件的制造方法
KR100738575B1 (ko) 반도체소자 제조를 위한 고온 건식산화방법
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
KR20090025780A (ko) 플래시 메모리 소자의 제조 방법
KR20070037740A (ko) 반도체소자 제조를 위한 고온 건식산화방법
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR100580116B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100246776B1 (ko) 반도체 소자의 산화막 형성방법
KR20060030173A (ko) 플래쉬 메모리 소자의 제조 방법
KR20050118477A (ko) 플래쉬 메모리 소자의 제조 방법
KR100529610B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100342862B1 (ko) 반도체장치의적층구조게이트형성방법
KR100671623B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR101055756B1 (ko) 플래쉬 메모리 소자의 터널 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee