CN110473780B - 改善栅极氧化层的方法及半导体器件的制造方法 - Google Patents
改善栅极氧化层的方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN110473780B CN110473780B CN201910816556.0A CN201910816556A CN110473780B CN 110473780 B CN110473780 B CN 110473780B CN 201910816556 A CN201910816556 A CN 201910816556A CN 110473780 B CN110473780 B CN 110473780B
- Authority
- CN
- China
- Prior art keywords
- temperature
- oxide layer
- gate oxide
- set temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 86
- 230000008569 process Effects 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 60
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 29
- 238000001816 cooling Methods 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 230000006641 stabilisation Effects 0.000 claims description 16
- 238000011105 stabilization Methods 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000000087 stabilizing effect Effects 0.000 claims description 8
- 230000005527 interface trap Effects 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000003949 trap density measurement Methods 0.000 claims description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 abstract description 17
- 229910006403 Si—SiO2 Inorganic materials 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 229910008065 Si-SiO Inorganic materials 0.000 abstract description 7
- 229910006405 Si—SiO Inorganic materials 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种改善栅极氧化层的方法及半导体器件的制造方法，所述改善栅极氧化层的方法包括：在栅极氧化层形成工艺之前对衬底进行高温热处理工艺，所述高温热处理工艺的温度不低于500℃。通过优先对衬底进行高温热处理，之后再形成栅氧化层的方法，一方面，可以将衬底中残留的一些Si‑H的键合形态去除，减少Si‑SiO2界面处的硅“悬挂”键缺陷，保证了Si‑SiO2界面的质量；另一方面，可以消除外界因素对栅氧化层质量影响，避免了Si‑SiO2界面的恶化，提高了产品的性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种改善栅极氧化层的方法及半导体器件的制造方法。
背景技术
随着工艺的发展，半导体器件关键尺寸不断减小。现在的CMOS晶体管的制造技术中，负偏压不稳定性(negative bias temperature instability，简称NBTI)效应逐渐成为影响40纳米以及28纳米以下器件可靠性的主要因素之一。NBTI效应是由于在高温下(通常大于100℃)对P-MOSFET栅极加大的负栅压偏置所造成的，表现为阈值电压漂移ΔVth不断增大。这种变化是由于在负栅压和高温应力作用下在Si-SiO2界面处形成了界面态和氧化层正电荷所造成的。实验表明NBTI效应发生的条件是在Si-SiO2界面处有空穴的存在。
在CMOS晶体管的栅氧化层和硅衬底的界面处是硅单晶的边界，研究表明Si-SiO2界面并不是一个几何平面，在界面处存在厚度约为
的过渡层。所述过渡层的结构为SiOx(x介于1～2之间)，因而出现许多硅的“悬挂”键，这些悬挂键会在禁带中产生额外的能带。当电荷载流子运动到Si-SiO2界面时，有一些被随机俘获，随后又被产生的能带释放，Si-SiO2界面电荷填充的变化引起了衬底表面电势的变化，从而调整了沟道表面载流子的浓度，并且随着频率产生波动，结果在漏源电流中产生“闪烁”噪声。闪烁噪声的增加对于器件在低频方面造成了横向干扰，从而影响了低频下的灵敏度。
目前业界的逻辑器件尤其是手机芯片逐渐往SOC方向发展，把CPU、IO控制器、Ram控制器、音频电路甚至是基带芯片都集成在一颗SOC上，闪烁噪声的存在将影响基带在杂波下的过滤能力，从而导致手机的弱信号下通话不流畅，影响效果。同时对于集成的音频电路，将严重影响其信噪比(db)，影响手机的体验度，因此业界对于闪烁噪声的控制也越来越高。因此，如何保证高质量的Si-SiO2界面是问题的关键。
发明内容
本发明的目的在于提供一种改善栅极氧化层的方法，以提高Si-SiO2界面的质量，从而提高产品的性能。
为解决上述技术问题，本发明提供了一种改善栅极氧化层的方法，包括：在栅极氧化层形成工艺之前对衬底进行高温热处理工艺，所述高温热处理工艺的温度不低于500℃。
可选的，在所述改善栅极氧化层的方法中，所述高温热处理工艺与所述栅极氧化层形成工艺在同一炉管内进行。
可选的，在所述改善栅极氧化层的方法中，在所述高温热处理工艺中所述炉管内处于无氧环境。
可选的，在所述改善栅极氧化层的方法中，在所述高温热处理工艺中所述炉管内的气源包括氮气；和/或，在所述栅极氧化层形成工艺中所述炉管内的气源包括氮气和氧气。
可选的，在所述改善栅极氧化层的方法中，所述氮气的流量为5～20slm。
可选的，在所述改善栅极氧化层的方法中，所述高温热处理工艺包括加热阶段和第一稳定阶段，所述加热阶段用于将所述高温热处理工艺所使用的加热腔体内的温度升至第二设定温度，所述第一温度阶段用于将所述加热腔体内的温度恒温在所述第二设定温度。
可选的，在所述改善栅极氧化层的方法中，所述第一稳定阶段的时间为20～60min，和/或，所述稳定阶段的温度为800～1000℃。
可选的，在所述改善栅极氧化层的方法中，所述栅极氧化层形成工艺包括在所述第一稳定阶段之后依次经历的第一冷却阶段、第二稳定阶段和第二冷却阶段，所述第一冷却阶段用于将所述加热腔体内的温度由所述第二设定温度降温至第三设定温度，所述第二稳定阶段用于将所述加热腔体内的温度维持在所述第三设定温度，所述第二冷却阶段用于将所述加热腔体内的温度由所述第三设定温度降温至第四设定温度，所述第四设定温度低于所述第三设定温度，所述第三设定温度低于所述第二设定温度。
可选的，在所述改善栅极氧化层的方法中，所述栅极氧化层的质量通过界面陷阱密度进行表征。
为实现上述目的以及其它相关目的，本发明还提供了一种半导体器件的制造方法，包括：提供一衬底，并采用如上任一项所述的改善栅极氧化层的方法，在所述衬底上形成所需的栅极氧化层。
综上所述，本发明提供了一种改善栅极氧化层的方法，包括：在栅极氧化层形成工艺之前对衬底进行高温热处理工艺，所述高温热处理工艺的温度不低于500℃。通过优先对衬底进行高温热处理，之后再形成栅氧化层的方法，一方面可以消除外界因素对栅氧化层质量影响，避免了Si-SiO2界面的恶化，提高了产品的性能；另一方面，高温热处理可以将衬底中残留的一些Si-H的键合形态去除，减少Si-SiO2界面处的硅“悬挂”键缺陷，保证了Si-SiO2界面的质量；同时高温热处理后紧接着形成栅氧化层，不受等待时间(Q-Time)的影响。
附图说明
图1为栅极氧化层形成工艺中各步骤的温度和氧气量关系图。
图2为高温热处理工艺以及栅极氧化层形成工艺中各步骤的温度和氧气量关系图。
具体实施方式
随着工艺节点的降低，栅氧化层的质量要求越来越高。
通常采用的栅氧化层形成的工艺方法如图1所示，具体过程为：所述衬底经过预清洗之后转移至600℃的炉管中进行栅极氧化层形成工艺。首先，在步骤A中，所述衬底在600℃维持10min，并通入10slm的氮气；然后，进行步骤F，即将炉管内温度以4℃/min的升温速率升至700℃，在此过程中维持氮气的流量为10slm，所用时间大约为25min；待炉管内温度到达700℃之后，进行步骤G，即以3℃/min的升温速率维持该温度3min；在步骤H中，所述衬底在700℃的温度下继续维持35min，并维持氮气的通入流量为10slm，同时通入氧气形成栅极氧化层，所述氧气的通入流量为9slm；最后，进行步骤I和步骤J，即栅极氧化层形成之后将温度以3℃/min的降温速率降至600℃，并维持10min，在此过程中，关闭氧气，同时维持氮气的流量为10slm。
为了得到更好的工艺稳定性，同时也为满足整体工艺和集成上的要求，栅氧化层形成之前会进行一道清洗预处理的工艺站点，去除自然氧化层，所述清洗预处理的方法通常为湿法清洗，但是在清洗过程中不可避免的在硅片上产生一些Si-H的键合形态，而Si-H的键合形态是一种极不稳定的存在方式，高温时Si-H的键合会断裂，形成“悬挂”键，这些悬挂键对于Si-SiO2界面的质量是致命的，很大程度上降低了Si-SiO2界面的性能。
另一方面，衬底经过清洗预处理之后进入炉管氧化形成栅氧化层，为防止再次产生自然氧化层，清洗机台到栅氧化层形成的炉管之间是有等待时间控制的，但是由于工艺的特点很难做到不产生氧化层，而自然氧化层质量较差，存在缺陷较多。
本发明提供了一种改善栅极氧化层的方法，即在栅极氧化层形成前对衬底进行高温热处理，能够减少Si-SiO2界面处的硅“悬挂”键缺陷，消除外界因素对栅氧化层质量影响，避免Si-SiO2界面的恶化，提高产品的性能。所述的外界因素包括干法刻蚀工艺、湿法刻蚀工艺或者等离子体工艺等等。
所述改善栅极氧化层的方法，包括：高温热处理工艺和栅极氧化层形成工艺。
所述高温热处理工艺包括加热阶段和第一稳定阶段。在高温热处理工艺过程中所述炉管内处于无氧环境，通入炉管的气源包括氮气、氩气或者氦气等惰性气体，所述流量为5～20slm，进一步地，所述流量优选为10～15slm。
其中，所述加热阶段包括：将衬底转移至维持在一定温度的加热腔体(即恒温的加热腔体)中以及将加热腔体的温度升至第二设定温度两个步骤，其中所述加热腔体为带有加热腔室的设备，例如炉管，以下内容均以炉管作为加热腔体。
首先，在步骤A1中，将经过清洗预处理的衬底从清洗机台转移至恒温温度为500～700℃炉管中，并在该温度下维持8～12min，以使得所述衬底达到该恒温温度，其中所述衬底优选为硅衬底。在此步骤中，可以除去衬底中的水汽等易挥发的杂质。
然后，进行步骤B1和步骤C1，即以第一升温速率将炉管内的温度加热到第一设定温度，待炉管内的温度升至第一设定温度之后，以第二升温速率将温度加热到第二设定温度。其中，所述第一设定温度为700～800℃，所述第二设定温度为800～1000℃，且第二设定温度高于第一设定温度。所述第一升温速率和第二升温速率为2～15℃/min。进一步地，优选所述第二升温速率低于所述第一升温速率。再进一步，当所述惰性气体的流量优选为10～15slm时，所述第二升温速率优选为3～5℃/min，相对所述第一升温速率较低的第二升温速率，可以防止衬底由于升温速率过大而造成衬底形变较大的问题，同时也可以防止升温速率过大而造成升至第二设定温度时的温度过冲较大的问题，而衬底形变较大以及温度过冲较大均有可能会导致衬底破裂。所述第一设定温度偏低，以较大的升温速率对衬底进行升温可以节省升温过程所使用的时间，同时温度过冲对衬底也无太大影响。即上述升温过程分成两种不同的升温速率，既可以节约升温过程使用的时间，也可以起到保护衬底的作用。
所述高温热处理工艺中的第一稳定阶段具体过程为：待温度升至第二设定温度之后，以1～6℃/min的加热速率使得炉管内的温度恒温在第二设定温度，主要是因为炉管内热量会有衰减，需要不断加热以使得炉管内的温度维持稳定。所述温度维持稳定时所需的加热速率主要与所述气源的通入流量有关，所述气源的通入流量越大，温度维持稳定时所需要的加热速率越大。例如惰性气体流量为10slm时，维持温度稳定的加热速率大约为2～3℃/min。所述稳定阶段的时间为20～60min。进一步地，可以将所述稳定阶段分成两步骤，即步骤D1和步骤E1，以增加温度稳定的卡控，例如在步骤D1中维持时间为2～5min，步骤E1中维持时间为18～55min，具体时间根据工艺而定，即根据炉管内温度稳定的情况而定。将所述稳定阶段分成两步骤是因为：在步骤D1中，所述炉管内温度初到第二设定温度，会出现温度不稳定的情况，所以步骤D1作为温度稳定的步骤；在步骤E1中，温度已经稳定开始卡控温度，使其保持在第二设定温度。在此稳定阶段，所述硅衬底上的自然氧化物能发生化学反应:SiO2+Si＝2SiO，而SiO易气化，气化后的SiO通过惰性气体被抽出炉管，从而获得高度清洁完整的衬底表面。所述衬底上的自然氧化物是由湿法清洗、干法刻蚀或者等离子处理等工艺之后所述衬底与空气中的氧接触反应形成的。同时，在此稳定阶段，也可以将湿法预清洗处理之后残留的一些Si-H的键合形态去除，减少Si-SiO2界面处的硅“悬挂”键缺陷。
所述衬底经过高温热处理工艺之后进行所述栅极氧化层形成工艺。所述衬底在第二设定温度的炉管中维持一定时间之后(即所述衬底在炉管中经历所述稳定阶段后)，依次经历的第一冷却阶段、第二稳定阶段和第二冷却阶段。其中，第一冷却阶段中，即步骤F1中，将炉管内温度以2～15℃/min的降温速率降温至第三设定温度，所述第三设定温度为700～850℃，且第三设定温度低于所述第二设定温度。在此过程中通过惰性气体的流量为5～20slm，无氧气通入，进一步地，所述惰性气体流量优选为10～15slm。所述第一冷却阶段为所述衬底进行氧化工艺形成栅氧化层提供合适的温度环境。
所述第二稳定阶段中，可以将该稳定阶段分为两个步骤，即稳定步骤G1和反应步骤H1，其中稳定步骤G1的具体过程为：待炉管内温度到达第三设定温度时，先以1～6℃/min的升温速率维持该第三设定温度2～5min，因为所述炉管内温度初到第三设定温度，会出现温度不稳定的情况，所以需要先在该温度下一段时间，使得所述炉管中的温度得以稳定，由此能直接为后续所述衬底进行氧化工艺形成栅氧化层提供稳定的温度环境；待稳定步骤G1之后进行反应步骤H1，具体过程为：继续将炉管内温度维持在第三设定温度25～40min，在此过程中，维持惰性气体的通过流量，并通入氧气，所述氧气的设定流量为5～15slm，在通入氧气的过程中，所述衬底被氧化生成二氧化硅，即形成栅极氧化层，所述氧化工艺可以为炉管氧化或者原子氧化工艺等，优选炉管氧化，由此，实现了高温热处理工艺和栅氧化层成型工艺的无缝衔接。因为炉管内高温热处理后紧接着形成栅氧化层，即高温热处理和栅氧化层形成工艺均在炉管内进行，且进行氧化工艺之前所述炉管内处于无氧环境下，因此不受等待时间的影响。
最后，所述第二冷却阶段中，即步骤I1中，在栅极氧化层形成之后将温度以2～15℃/min的降温速率降至第四设定温度，所述第四设定温度为500～700摄氏度，且所述第四设定温度低于所述第三设定温度。然后，将炉管内的温度维持在所述第四设定温度8～12min，即J1步骤，在此过程中，关闭氧气，并维持惰性气体的通过流量值，第二冷却阶段能够稳定形成的栅极氧化层的性能。
最后，采用界面陷阱密度(Interface Trap Density，简称Dit)表征Si-SiO2界面的质量，以此判断经过热处理的衬底栅极氧化层的质量状况。结果发现，未经高温热处理的硅衬底栅极氧化层的Dit值比经过高温热处理的衬底栅极氧化层的Dit值高(同样的实验条件下，所述未经高温热处理的硅衬底栅极氧化层的Dit值为7.31E11/cm3，而所述经过高温热处理的衬底栅极氧化层的Dit值为1.38E11/cm3)，因此，经过高温热处理的衬底栅极氧化层的质量比未经高温热处理的硅衬底栅极氧化层的质量高。
参阅图2，为一具体实施例中所述衬底在炉管内的高温热处理工艺以及栅极氧化层形成工艺中各步骤的温度和氧气量关系图。
首先，在步骤A1中，将经过清洗预处理的衬底从清洗机台转移至温度为600℃炉管中，并在该温度下维持10min，在此过程中所述炉管内处于无氧环境，通入炉管的气源为氮气，流量为10slm；然后，在步骤B1中，以10℃/min将炉管内温度加热到800℃，所用时间大约为20min；待炉管内温度升至800℃之后，进行步骤C1，即以4℃/min升温速率将炉管内温度加热到950℃，所用时间大约为38min，在此步骤中，所述炉管内为无氧环境，所述炉管内的气源为氮气，流量为10slm；待温度升至950℃之后，进行步骤D1和步骤E1，即以3℃/min的加热速率使得温度保持在950℃，维持的时间为3min和30min，在此过程中，所述炉管内均为无氧环境，所述气源为氮气，流量为15slm。
所述衬底经过高温热处理工艺之后进行所述栅极氧化层形成工艺。首先，在步骤F1中，将炉管内温度以3～5℃/min的降温速率从950℃降温至700℃，在此过程中通过惰性气体的流量为10slm，无氧气通入，所用时间大约为1h25min；待炉管内温度到达700℃时，进行步骤G1，即以3℃/min的升温速率维持该温度3min，在此过程中维氮气的通入流量为10slm，无氧气通入；然后在700℃继续维持35min，在此过程中，维持氮气的通入流量在10slm，通入氧气，所述氧气的设定流量为9slm，即步骤H1；待步骤H1之后，进行步骤I1，即在栅极氧化层形成之后将温度以3℃/min的降温速率降至600℃；最后在步骤J1中，所述衬底在600℃温度维持大约10min。在此过程中，关闭氧气，而氮气的流量为10slm。
本发明提供了一种改善栅极氧化层质量方法，即在栅氧化层形成前对衬底进行高温热处理，一方面可以消除外界因素对栅氧化层质量影响，避免了Si-SiO2界面的恶化，提高了产品的性能；另一方面，高温热处理可以将衬底中残留的一些Si-H的键合形态去除，减少Si-SiO2界面处的硅“悬挂”键缺陷，保证了Si-SiO2界面的质量；同时高温热处理后紧接着形成栅氧化层，不受等待时间(Q-Time)的影响。
本实施例还提供一种半导体器件的制造方法，包括：提供一衬底，并采用上述的改善栅极氧化层的方法，在所述衬底上形成所需的栅极氧化层。所述改善栅极氧化层的方法能够减少Si-SiO2界面处的硅“悬挂”键缺陷，消除外界因素对栅氧化层质量影响，避免Si-SiO2界面的恶化，提高产品的性能，因此制得的半导体器件的质量也得到提高。
最后所应说明的是，以上实施例仅为本发明较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。
Claims (9)
1.一种改善栅极氧化层的方法，其特征在于，包括：在栅极氧化层形成工艺之前对衬底进行高温热处理工艺，所述高温热处理工艺的温度不低于500℃，所述高温热处理工艺包括加热阶段和第一稳定阶段，所述加热阶段用于将所述高温热处理工艺所使用的加热腔体内的温度升至第二设定温度，所述第一稳定阶段用于将所述加热腔体内的温度恒温在所述第二设定温度，其中所述加热阶段包括：
步骤A1：将所述衬底转移至恒温温度为500～700℃加热腔体中，并在该温度下维持8～12min；
步骤B1：以第一升温速率将加热腔体内的温度加热到第一设定温度；
步骤C1：以第二升温速率将加热腔体内的温度加热到第二设定温度，且所述第二设定温度高于所述第一设定温度，所述第二升温速率低于所述第一升温速率。
2.如权利要求1所述的改善栅极氧化层的方法，其特征在于，所述高温热处理工艺与所述栅极氧化层形成工艺在同一炉管内进行。
3.如权利要求2所述的改善栅极氧化层的方法，其特征在于，在所述高温热处理工艺中所述炉管内处于无氧环境。
4.如权利要求2所述的改善栅极氧化层的方法，其特征在于，在所述高温热处理工艺中所述炉管内的气源包括氮气；和/或，在所述栅极氧化层形成工艺中所述炉管内的气源包括氮气和氧气。
5.如权利要求4所述的改善栅极氧化层的方法，其特征在于，所述氮气的流量为5～20slm。
6.如权利要求1所述的改善栅极氧化层的方法，其特征在于，所述第一稳定阶段的时间为20～60min，和/或，所述第一稳定阶段的温度为800～1000℃。
7.如权利要求1所述的改善栅极氧化层的方法，其特征在于，所述栅极氧化层形成工艺包括在所述第一稳定阶段之后依次经历的第一冷却阶段、第二稳定阶段和第二冷却阶段，所述第一冷却阶段用于将所述加热腔体内的温度由所述第二设定温度降温至第三设定温度，所述第二稳定阶段用于将所述加热腔体内的温度维持在所述第三设定温度，所述第二冷却阶段用于将所述加热腔体内的温度由所述第三设定温度降温至第四设定温度，所述第四设定温度低于所述第三设定温度，所述第三设定温度低于所述第二设定温度。
8.如权利要求2所述的改善栅极氧化层的方法，其特征在于，所述栅极氧化层的质量通过界面陷阱密度进行表征。
9.一种半导体器件的制造方法，其特征在于，包括：提供一衬底，并采用如权利要求1～8中任一项所述的改善栅极氧化层的方法，在所述衬底上形成所需的栅极氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910816556.0A CN110473780B (zh) | 2019-08-30 | 2019-08-30 | 改善栅极氧化层的方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910816556.0A CN110473780B (zh) | 2019-08-30 | 2019-08-30 | 改善栅极氧化层的方法及半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473780A CN110473780A (zh) | 2019-11-19 |
| CN110473780B true CN110473780B (zh) | 2021-12-10 |
Family
ID=68514288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910816556.0A Active CN110473780B (zh) | 2019-08-30 | 2019-08-30 | 改善栅极氧化层的方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473780B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993486B (zh) * | 2019-12-31 | 2023-07-18 | 中国电子科技集团公司第四十七研究所 | 提高栅氧化层质量的制备工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851892A (en) * | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
| US6395610B1 (en) * | 1999-06-24 | 2002-05-28 | Lucent Technologies Inc. | Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer |
| CN1661782A (zh) * | 2004-02-23 | 2005-08-31 | 海力士半导体有限公司 | 用以在半导体器件中形成氧化膜的方法 |
| CN103903971A (zh) * | 2014-03-20 | 2014-07-02 | 上海华力微电子有限公司 | 一种提高栅氧化层质量的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407008B1 (en) * | 2000-05-05 | 2002-06-18 | Integrated Device Technology, Inc. | Method of forming an oxide layer |
| JP2006222136A (ja) * | 2005-02-08 | 2006-08-24 | Tokyo Electron Ltd | 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置 |
| CN105624795B (zh) * | 2016-03-09 | 2018-05-15 | 中国科学院上海微系统与信息技术研究所 | 一种n型硅片热处理方法 |
-
2019
- 2019-08-30 CN CN201910816556.0A patent/CN110473780B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851892A (en) * | 1997-05-07 | 1998-12-22 | Cypress Semiconductor Corp. | Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage |
| US6395610B1 (en) * | 1999-06-24 | 2002-05-28 | Lucent Technologies Inc. | Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer |
| CN1661782A (zh) * | 2004-02-23 | 2005-08-31 | 海力士半导体有限公司 | 用以在半导体器件中形成氧化膜的方法 |
| CN103903971A (zh) * | 2014-03-20 | 2014-07-02 | 上海华力微电子有限公司 | 一种提高栅氧化层质量的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473780A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| US6548422B1 (en) | Method and structure for oxide/silicon nitride interface substructure improvements | |
| CN110473780B (zh) | 改善栅极氧化层的方法及半导体器件的制造方法 | |
| KR100537554B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| JP2005093865A (ja) | 半導体装置の製造方法 | |
| US7867918B1 (en) | Semiconductor topography including a thin oxide-nitride stack and method for making the same | |
| CN108807165B (zh) | 氧化层的制造方法 | |
| JP2002100769A (ja) | 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法 | |
| JP3757566B2 (ja) | シリコン酸化膜の形成方法及び酸化膜成膜装置 | |
| JPH11186255A (ja) | シリコン酸化膜の形成方法 | |
| JPH11186248A (ja) | シリコン酸化膜の形成方法及びシリコン酸化膜形成装置 | |
| JP3588994B2 (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| JPH0574762A (ja) | 絶縁膜形成方法 | |
| JPH11135492A (ja) | シリコン酸化膜の形成方法及びシリコン酸化膜形成装置 | |
| KR100329745B1 (ko) | 알루미나를 사용한 게이트 절연막 형성방법 | |
| KR100687410B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100342862B1 (ko) | 반도체장치의적층구조게이트형성방법 | |
| JP2004214620A (ja) | オキシナイトライド膜の形成方法 | |
| KR100445058B1 (ko) | 반도체장치의게이트산화막형성방법 | |
| KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
| KR100671629B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| JPH1174264A (ja) | シリコン酸化膜の形成方法 | |
| KR19980046161A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100358572B1 (ko) | 반도체소자의 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |