KR19980046161A - 반도체 소자의 게이트 산화막 형성 방법 - Google Patents

반도체 소자의 게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR19980046161A
KR19980046161A KR1019960064454A KR19960064454A KR19980046161A KR 19980046161 A KR19980046161 A KR 19980046161A KR 1019960064454 A KR1019960064454 A KR 1019960064454A KR 19960064454 A KR19960064454 A KR 19960064454A KR 19980046161 A KR19980046161 A KR 19980046161A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
plasma
fluorine group
gas
Prior art date
Application number
KR1019960064454A
Other languages
English (en)
Inventor
강승열
장원익
백종태
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960064454A priority Critical patent/KR19980046161A/ko
Publication of KR19980046161A publication Critical patent/KR19980046161A/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 0.18 um급 이상의 디자인 룰을 갖는 차세대 반도체 소자에 적용할 수 있는 반도체 소자 제조 방법에 관한 것으로, 특히, 낮은 온도에서 양질의 게이트 산화막을 형성하는 방법이다. 불소기를 포함하는 가스를 이용하여 게이트 영역의 자연산화막을 제거하고 동시에 불소에 의한 표면 처리효과를 이용하는 것으로 이로 인해 다음의 플라즈마 산화공정에 의한 산화막의 계면특성을 우수하게 하고 산화막의 성장속도를 쉽게 조절할 수 있다.

Description

반도체 소자의 게이트 산화막 형성 방법
본 발명은 0.18 um급 이상의 디자인 룰을 갖는 차세대 반도체 소자에 적용할 수 있는 반도체 소자 제조 방법에 관한 것으로, 특히, 계면특성이 우수한 양질의 게이트산화막을 낮은 온도에서 형성할 수 있는 반도체 소자의 게이트 산화막을 형성하는 방법에 관한 것이다.
차세대 반도체 소자에서는 열용량(thermal budget)을 줄이기 위해 가능한 한 낮은 온도의 공정을 요구하고 있다. 종래의 게이트산화막은 성장한 산화막의 계면특성 등을 고려하여 높은 온도의 열전기로(furnace)에서 성장시킨 열산화막(thermal oxide)을 주로 사용하고 있다.
그러나, 열산화막의 성장은 900℃ 이상의 고온이 필요하므로 열용량이 크게 되는 문제를 피할 수 없으므로, 최근 열산화막과 같은 박막특성을 가지면서도 낮은 온도에서 산화막을 성장시킬 수 있는 방법에 대해 많은 연구가 진행되고 있다. 그 중에서 고밀도 플라즈마를 이용한 산화막 형성방법은 응용면에서 상당한 관심을 끌고 있다. 특히, 전자싸이클로트론공명(ECR), 유도결합플라즈마(ICP), 헬리콘(Hellicon) 등의 고밀도 플라즈마원의 개발이 진척되면서, 수 mTorr 압력에서도 1013/cm3정도의 높은 밀도를 갖는 플라즈마를 형성할 수 있으므로 이러한 플라즈마 산화 방법은 실용화의 가능성이 점점 커지고 있다. 그러나 아직까지는 열산화막과 같은 정도의 박막특성이 얻어지고 있지는 않으므로 이에 대한 개선이 필요하다.
본 발명은 계면특성이 우수한 양질의 게이트산화막을 낮은 온도에서 형성할 수 있는 반도체 소자의 게이트 산화막 형성 방법을 제공함을 그 목적으로 한다.
도 1A 내지 도 1C는 본 발명의 일실시예에 따른 게이트산화막 형성공정도.
* 도면의 주요부분에 대한 부호의 설명
11: 실리콘 기판
12: 자연산화막
13: 실리콘산화막
본 발명은 반도체 기판 상에 형성된 자연산화막을 제거하기 위해 불소기를 포함한 가스를 소오스 가스로한 제1플라즈마로 기판 표면을 처리하는 단계; 및 불소기를 포함하는 산화 가스를 소오스 가스로한 제2플라즈마에 의해 상기 반도체 기판 표면에 산화막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 1A 내지 도 1C는 본 발명의 일실시예에 따른 게이트산화막 형성공정도로서, 도면부호 '11'은 실리콘 기판, '12'는 자연산화막, '13'은 실리콘산화막을 각각 나타낸다.
먼저, 도 1A는 실리콘 기판(11) 상에 성장되어 있는 자연산화막(12)을 제거하기 위하여 불소기를 포함하는 가스(CF4, NF3, F2)의 플라즈마로 기판을 처리하는 과정을 나타내는 것으로, 부연하면, CF4, NF3, 또는 F2등 불소를 포함하는 가스를 질소나 아르곤 등의 불활성 기체로 희석시켜 플라즈마 산화 공정 이전에 기판을 이 혼합가스로 플라즈마 처리하는 것이다. 이 과정은 실리콘 기판이 공기 중에 노출되는 경우, 약 20Å 정도의 자연산화막이 생기는 데, 이를 산화공정 이전에 제거하는 것을 목적으로 한다. 자연산화막은 열산화막에 비해 그 박막특성이나 계면특성이 떨어지므로 이 산화막을 제거하지 않은 상태로 플라즈마 산화방법을 사용할 경우, 전체적인 박막의 질이나 성장속도를 제어하는데 어려움이 있기 때문에, 일차적으로 제거해야 한다. 또한, 불소의 미량 도입으로 열산화막의 성장속도를 증가시킬 수 있다는 연구는 많이 진행되어 있으므로, 이러한 자연산화막 제거과정은 실리콘기판의 표면에 불소기를 남기게 되어 이후의 성장속도를 조절하는 역할을 하게된다.
도 1B는 자연산화막이 제거된 상태의 실리콘 기판을 도시하고, 그 표면에 불소기가 잔류하고 있는 상태를 나타낸다.
이어서, 도 1C는 불소기를 포함하는 O2또는 N2O 가스의 플라즈마로 실리콘 기판(11) 표면을 산화시켜 게이트산화막용 실리콘산화막(13)을 형성하는 상태를 나타내는 것으로, 종래의 플라즈마 산화방법은 O2또는 N2O 등 산화종만을 사용하여 플라즈마 산화막을 형성하였으나, 본 발명은 불소기를 포함하는 가스(CF4, NF3, F2)를 이러한 산화종에 미량 첨가하여 함께 플라즈마를 형성하여, 이러한 플라즈마에 의해 기판을 산화시켜 산화막을 형성하는 방법이다. 이 경우, 미량 첨가된 불소는 앞서의 자연산화막 제거 단계에서 언급한 것과 같이 산화막의 성장속도를 증가시킬 수 있으므로, 공정시간을 줄일 수 있는 효과가 있으며, 미량 첨가된 불소가 실리콘 기판의 실리콘과 실리콘산화막간의 계면으로 이동하여 계면 특성을 향상시키는 효과가 있다. 또한, 실리콘과 실리콘산화막간의 계면에 형성된 불소기는 X선 등의 방사선에 대한 내성을 강화시키는 역할도 한다.
또한, O2대신 N2O를 사용하여 열산화막을 성장시킬 경우, 미량의 질소가 박막 내에 포함되고 이 질소는 계면특성을 우수하게 만든다는 연구결과가 보고되었다. 이 결과를 플라즈마 산화방법에 응용할 경우, 플라즈마 상태에서는 박막에 함유될 수 있는 여기된 질소가 열산화 방법에 비하면 많이 형성될 수 있으므로, N2O를 이용한 플라즈마 산화법은 계면특성을 더욱 강화시킬 수 있다.
이상에서 설명한 바와같은 본 발명은 기판 상에 형성되어 있는 자연산화막을 제거하여 얇은 산화막을 제어할 때 생기는 문제를 제거할 수 있으며, 불소의 미량 첨가는 산화막의 성장속도를 증가시킨다는 기존의 결과에 의해 산화시간을 줄일 수도 있다. 또한, 이와 같은 전처리에 의해 기판 상에 남아 있는 불소는 실리콘-실리콘산화막의 계면으로 이동하여 계면의 포획밀도(trap density)를 낮추는 역할을 하고 X선 등의 방사선에 대한 내성을 증가시키며, 불소의 양을 조절하기 용이하며 불소를 첨가하는 위치를 조절하여 게더링(gettering)등의 효과도 기대할 수 있다. 특히, N2O 가스에 불소기를 포함시켜서 플라즈마 산화막을 형성하는 경우, 위에서 언급한 불소 첨가 효과뿐만 아니라, N2O에 의한 미량의 질소가 계면 쪽으로 이동하여 계면 특성을 우수하게 하는 특성을 동시에 얻을 수 있다.
본 발명은 불소기를 포함하는 가스를 플라즈마 산화 전에 전처리하거나 플라즈마 산화 중에 미량 첨가하여, 포획밀도(trap density)가 낮은 우수한 계면 특성을 갖는 산화막을 형성할 수 있으므로, 이를 반도체 소자를 구성하는 트랜지스터의 게이트산화막으로 사용하면 소자의 특성을 크게 향상시키게 된다. 또한, 플라즈마를 이용한 산화 방법이므로 반도체 공정에서 문제가 되는 열용량(thermal budget)을 줄일 수 있다.

Claims (6)

  1. 반도체 기판 상에 형성된 자연산화막을 제거하기 위해 불소기를 포함한 가스를 소오스 가스로한 제1플라즈마로 기판 표면을 처리하는 단계; 및
    불소기를 포함하는 산화 가스를 소오스 가스로한 제2플라즈마에 의해 상기 반도체 기판 표면에 산화막을 형성하는 단계를 포함하여 이루어진 반도체 소자의 게이트산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판 표면 처리를 위한 제1플라즈마 소오스 가스는 불소기 함유 가스를 불활성 기체로 희석시킨 가스인 것을 특징으로 하는 반도체 소자의 게이트산화막 형성 방법.
  3. 제 2 항에 있어서,
    상기 불소기 함유 가스 CF4, NF3, 또는 F2중 어느하나를 포함하는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성 방법.
  4. 제 1 항에 있어서,
    상기 기판 표면 처리시, 상기 자연산화막이 제거된 상기 반도체 기판 표면에 불소기를 잔류시키는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제2플라즈마의 소오스 가스인 산화 가스는 불소기를 포함하는 O2또는 불소기를 포함하는 N2O를 포함하는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성 방법.
  6. 제 1 항에 있어서,
    상기 산화막과 그 하부의 반도체와의 계면에 불소기를 잔류시키는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성 방법.
KR1019960064454A 1996-12-11 1996-12-11 반도체 소자의 게이트 산화막 형성 방법 KR19980046161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064454A KR19980046161A (ko) 1996-12-11 1996-12-11 반도체 소자의 게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064454A KR19980046161A (ko) 1996-12-11 1996-12-11 반도체 소자의 게이트 산화막 형성 방법

Publications (1)

Publication Number Publication Date
KR19980046161A true KR19980046161A (ko) 1998-09-15

Family

ID=66522334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064454A KR19980046161A (ko) 1996-12-11 1996-12-11 반도체 소자의 게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR19980046161A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557577B1 (ko) * 2002-12-07 2006-03-03 주식회사 하이닉스반도체 반도체소자의 형성 방법
KR100542690B1 (ko) * 1998-12-30 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 실리콘 산화막 형성 방법
KR101157747B1 (ko) * 2010-01-14 2012-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 불소 부동태화 방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542690B1 (ko) * 1998-12-30 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 실리콘 산화막 형성 방법
KR100557577B1 (ko) * 2002-12-07 2006-03-03 주식회사 하이닉스반도체 반도체소자의 형성 방법
KR101157747B1 (ko) * 2010-01-14 2012-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 불소 부동태화 방법 및 장치

Similar Documents

Publication Publication Date Title
US5869405A (en) In situ rapid thermal etch and rapid thermal oxidation
JP3085272B2 (ja) 炭化けい素半導体装置の熱酸化膜形成方法
US6136654A (en) Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
JP5072837B2 (ja) プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法
US20160155641A1 (en) System and Method for Mitigating Oxide Growth in a Gate Dielectric
US20080090425A9 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
EP0847079A2 (en) Method of manufacturing an MIS electrode
KR20050096181A (ko) 초저압에서 암모니아를 이용한 급속 열 어닐링을 통한실리콘 옥시나이트라이드의 나이트로겐 프로파일 테일링
KR100869913B1 (ko) 산화물/질화 실리콘 계면 하부 구조를 개선하기 위한 방법 및 구조
JP2005093865A (ja) 半導体装置の製造方法
JPH1131691A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
KR19980046161A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20000017498A (ko) 고 품질 초박막 게이트 산화물을 위해 제어가능한 산화 기술
JP2008078253A (ja) 半導体装置の製造方法
CN110473780B (zh) 改善栅极氧化层的方法及半导体器件的制造方法
JP2008258614A (ja) 基板上への酸窒化物薄膜の成長方法
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
KR100252871B1 (ko) 반도체 소자의 박막 형성방법
JP2699928B2 (ja) 化合物半導体基板の前処理方法
US20230207638A1 (en) Methods for silicon carbide gate formation
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
US10699898B2 (en) Method for oxidizing a silicon carbide based on microwave plasma at an AC voltage
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
KR100444166B1 (ko) 급속 열처리 장치에서의 어닐링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration