JP2008258614A - 基板上への酸窒化物薄膜の成長方法 - Google Patents
基板上への酸窒化物薄膜の成長方法 Download PDFInfo
- Publication number
- JP2008258614A JP2008258614A JP2008085284A JP2008085284A JP2008258614A JP 2008258614 A JP2008258614 A JP 2008258614A JP 2008085284 A JP2008085284 A JP 2008085284A JP 2008085284 A JP2008085284 A JP 2008085284A JP 2008258614 A JP2008258614 A JP 2008258614A
- Authority
- JP
- Japan
- Prior art keywords
- oxynitride film
- gas
- substrate
- processing
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 172
- 239000007789 gas Substances 0.000 claims abstract description 103
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 85
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000005121 nitriding Methods 0.000 claims abstract description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001272 nitrous oxide Substances 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 111
- 239000010703 silicon Substances 0.000 claims description 111
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 107
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 34
- 238000000137 annealing Methods 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 239000012895 dilution Substances 0.000 claims description 14
- 238000010790 dilution Methods 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 239000003085 diluting agent Substances 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 229910001868 water Inorganic materials 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims 4
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 129
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000005527 interface trap Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】水蒸気熱酸化を利用して酸窒化膜へ高濃度の窒素を加え、基板上へ酸窒化物薄膜を成長させる方法を提供する。
【解決手段】基板上に酸窒化膜を成長する方法は、処理チャンバ内に基板を設ける工程１００、処理チャンバを加熱する工程１０２、並びに、水蒸気を含む湿式処理ガス及び亜酸化窒素(NO)を含む窒化ガスを処理チャンバへ流し込む工程１０４を有する。湿式処理ガス及び窒化ガスは、基板上に酸窒化膜が成長するように、基板と反応する処理雰囲気を形成する。
【選択図】図２
【解決手段】基板上に酸窒化膜を成長する方法は、処理チャンバ内に基板を設ける工程１００、処理チャンバを加熱する工程１０２、並びに、水蒸気を含む湿式処理ガス及び亜酸化窒素(NO)を含む窒化ガスを処理チャンバへ流し込む工程１０４を有する。湿式処理ガス及び窒化ガスは、基板上に酸窒化膜が成長するように、基板と反応する処理雰囲気を形成する。
【選択図】図２
Description
本発明は半導体基板処理に関する。より詳細には、本発明は、水蒸気熱酸化を利用して酸窒化膜へ高濃度の窒素を加える方法に関する。
半導体基板表面上の集積回路の作製においては、酸窒化膜は、たとえばシリコンのような結晶性基板表面にわたって成長すなわち堆積させることがよくある。酸窒化膜は、高電子移動度及び低電子トラップ密度を含む優れた電気特性を有する。これらの特性は、半導体用途での素子動作にとって望ましい。酸化物薄膜中に窒素を加えることの利点は以下である。p型ドープされた多結晶シリコンゲートを介したボロンの侵入が減少すること、界面の平坦性が改善されること、酸窒化膜の誘電率が上昇すること、及び金属酸化物又は金属ゲート材料が下地の基板へ拡散するのを防止するバリヤ特性が改善されることである。半導体用途向けに酸窒化膜を形成する複数の方法が開発されてきた。基板上へのこれらの膜の形成に続き、酸窒化膜は大抵の場合、その材料特性及び電気特性が改善されるように、さらにアニーリングされる。
処理中に窒素を加える能力は、素子の特性にとって極めて重要である。一例では、酸化物薄膜が、所定の処理条件において窒素含有ガスの存在下でアニーリングされることで、窒素が気体から酸化膜へ加えられることによって酸窒化膜が形成されて良い。窒素含有ガスとはたとえば、亜酸化窒素(N2O)、アンモニア(NH3)、一酸化窒素(NO)、及び熱プラズマ窒素(N2)である。しかし現状の窒素源を用いることに関連した1つの深刻な問題は、窒素を加えるのにばらつきが生じること、及び基板への窒素の侵入を防止することが困難なことである。これらの困難のいずれも作製されるMOSFETの性能を劣化させる。他の問題には、酸窒化膜の厚さが受容できない程度にばらつくこと、及び酸窒化膜中での窒素濃度がばらつくことが含まれる。換言すると、現状の処理技術では、バッチ間でのばらつきが生じてしまう。このバッチ間でのばらつきは、酸窒化膜全体の品質、及び酸窒化膜で構築される半導体素子の品質に影響を及ぼす。
よって酸化膜の成長速度を制御しながら、制御された深さで高い窒素濃度を供する新たな方法が必要である。また必要なことは、窒素の付加の信頼性を改善すること、並びに酸化膜内部での窒素の濃度及び位置を調整することである。
本発明は、基板上に酸窒化膜を成長する方法を供する。一の実施例では、当該方法は、処理チャンバ内に基板を設ける工程、処理チャンバを処理温度に加熱する工程、並びに、水蒸気を含む湿式処理ガス及び一酸化窒素(NO)を含む窒化ガスを処理チャンバへ流し込む工程を有する。湿式処理ガス及び窒化ガスは、基板上に酸窒化膜が形成されるような、処理雰囲気を形成する。
他の実施例では、当該方法は、処理チャンバ内に基板を設ける工程、処理チャンバを少なくとも850℃の処理温度に加熱する工程、水素ガスと酸素ガスとを燃焼させることによって処理チャンバ外で水蒸気を含む湿式処理ガスを生成する工程、並びに、湿式処理ガス、窒素希釈ガス、及び酸化窒素窒化ガスを処理チャンバへ流し込む工程を有する。それにより、約0.5よりも大きな窒素ピーク濃度を有するシリコン酸窒化膜が基板上に形成される。
本明細書に添付されてその一部を構成する図は、上で与えられた本発明の一般的な説明と共に本発明の実施例を示している。以降で与えられる詳細な説明は、本発明を説明する役割を果たす。
本発明の実施例は、半導体基板処理に関し、より詳細には半導体基板上への酸窒化膜の成長方法に関する。当技術分野において既知であるように、半導体基板上に成長する酸化膜は、半導体の製造においては、特にMOSデバイス用のゲート誘電体として利用される。2つの重要な半導体材料はシリコンとゲルマニウムである。high-k誘電体にとって必要なことは、製造者が、窒素を酸化膜へ加えることによって、既存の酸化膜（たとえばシリコン及びゲルマニウム上の酸化膜）を増補することである。当技術分野においては、酸化膜に窒素を加えることで加えた結果形成される酸窒化膜の誘電率が上昇し、かつこれらの半導体基板材料上に、より薄いゲート誘電体が成長可能となることが知られている。本発明は、現状の両窒素源に関連した上述の問題を解決する窒素付加方法、及び窒素を酸化膜に加える方法を供する。
図1は、処理チャンバを有するバッチ処理システム10の断面を図示している。処理チャンバ12内には複数の基板20が設けられている。バッチ処理システムが図示及び記載されているとはいえ、当該方法が、複数の基板が一度に処理される単一基板処理にも適用されうることは、当業者にとって明らかである。図2は、図1の基板20上に酸窒化膜を形成する方法の処理フローダイヤグラムを示している。
ここで図1及び図2を参照すると、当該方法の一の実施例においては、工程100で、複数の基板20が処理チャンバ12内に設けられる。基板20は回転可能な基板ホルダ13上に設けられて良い。バッチ処理システム10内に基板20を設ける、すなわち搬入する工程は、基板20の挿入に続いて、排気ポート15を介して処理チャンバ12を排気する工程、及び真空ポート14を介して処理チャンバ12を真空引きする工程を有して良い。それに加えて、バッチ処理システム10内に基板20を設ける工程は、たとえば窒素のような不活性ガスで処理チャンバ12をパージすることで、処理チャンバ12内の有機物の汚染を希釈する、すなわち減少させる工程をも有して良い。
続いて処理チャンバ12は、工程102で処理温度に加熱される。処理チャンバ12の加熱中、加熱速度は、数℃/分から数百℃/分であって良い。
加熱に続いて、工程104では、湿式処理ガスが、吸入ポート16を介して処理チャンバ12に導入される。湿式ガスは水蒸気(H2O)を有する。水蒸気からの酸素が基板20に堆積することで、各基板20上に酸化膜が成長する。さらに工程104では、湿式処理ガスを流した後に続いて、あるいは該湿式処理ガスを流すのとほぼ同時に、窒化ガスが、吸入ポート16を介して処理チャンバ12に導入される。窒化ガスは一酸化窒素(NO)を有する。それにより、一酸化窒素からの窒素が酸化膜に加えられることで、図3の1枚の基板20上に図示されているように、各基板20上に酸窒化膜30が形成される。さらに図1及び図2を参照すると、上では処理チャンバ12の加熱工程、並びに湿式処理ガス及び窒化ガスを流す工程とが、ある特定の順序で記載されているものの、処理チャンバ12の加熱工程、及びガスを流す工程は、如何なる順序で行われても良い。またその順序は、酸窒化膜30の所望の電気特性に依存して良い。ここで当該方法のさらに別な実施例について説明する。
一の実施例では、処理チャンバ12は、約600℃よりも高温である処理温度に加熱される。600℃よりも低温で酸窒化膜30に窒素を加えるのは、速度が遅すぎると思われる。従って低温での処理は費用対効果が良くないものと思われる。それに加えて、基板20の中には、600℃よりも低温で電気特性が急速に劣化するものがある。他の実施例では、処理温度は、基板20が変形すなわち軟化する温度よりも低温である。一般的には、処理温度は約1100℃よりも低温である。他の実施例では、費用対効果の良い製造及び高品質の酸窒化膜のための処理温度は約850℃から約1100℃である。
一の実施例では、一旦処理チャンバ12が処理温度に到達すると、水蒸気を含む湿式処理ガス及び一酸化窒素を含む窒化ガスが、処理チャンバ12に導入される。よって基板20は、処理温度の水蒸気及び一酸化窒素を含む処理環境によって取り囲まれる。処理環境は、基板20と反応することで水蒸気から酸化膜を成長させ、かつ一酸化窒素からの窒素が成長した酸化膜に加えられる。よって図3の1枚の基板20上に図示されているように、複数の基板20の各々の上には酸窒化膜30が形成される。
処理環境を生成する湿式処理ガスと窒化ガスの流れと共に、処理環境は処理圧力を有する。その処理圧力は、大気圧から10Torr未満までの範囲であって良い。一の実施例では、処理圧力は、酸窒化膜30の成長速度を制御する処理温度と共に設定される。処理圧力及びガスの流速が酸窒化膜の成長中いつでも変化してよいことは当業者には明らかである。従って“設定”という語は、処理圧力、ガスの流速、及び処理温度を一回設定する行為に限定されるわけではない。むしろ設定とは、酸窒化膜30の成長が、内部制御による品質基準、産業界の品質基準、又は顧客によって決定される品質基準のいずれかに従うように、如何なる回数の設定又は調節を意味して良い。
本発明の一の実施例によると、湿式処理ガスを処理チャンバ12に流す前に、図1に図示されているように、処理チャンバ12の外部で、水素ガス(H2)と酸素ガス(O2)とを燃焼させることによって、湿式処理ガスが生成される。高希釈の発熱性トーチ18による湿式処理ガスの生成の一例は、図1に図示されているように、東京エレクトロン株式会社によって開発された。高希釈発熱性トーチ18は、わずかな流れの水素及び酸素を燃焼させる。よって発熱性トーチ18は、水蒸気である湿式処理ガスを、処理チャンバ12の外部で生成する。続いて図1に図示されているように、湿式処理ガスは処理チャンバ12へ流入する。
一の実施例では、湿式処理ガスと窒化ガスとは、ほぼ同時に処理チャンバ12へ流入する。従って窒素は、酸窒化膜30の成長につれてその膜に入り込む。
当該方法の別な実施例では、希釈ガスは、処理環境中の湿式処理ガスを希釈するのに用いられる。希釈ガス濃度と湿式処理ガス濃度との比は、酸窒化膜30の成長速度に影響を及ぼすものと思われる。従って希釈ガスは、酸窒化膜の成長速度を制御するのに用いられて良い。一の実施例では、希釈ガスは、図示されているように窒素(N2)を有する。しかしたとえばアルゴンのような他の非反応性ガスが用いられても良い。他の実施例では、希釈ガスが処理チャンバ12に流入することで、酸窒化膜を約40Å未満の厚さで成長させることが可能となる。本発明の他の実施例によると、酸窒化膜の成長速度、又は一酸化窒素の流れのタイミングを制御することによって、制御された位置で、窒素ピーク濃度34（図4A）を有する酸窒化物薄膜30の成長が可能である。一の実施例では、当該方法は、たとえば界面状態密度のように酸窒化膜の電気特性を劣化させることなく、たとえば約2原子%よりも大きな高窒素ピーク濃度を有する酸窒化膜を成長させる。
当該方法の他の実施例では、図3に図示されているように、一旦酸窒化膜30が各基板20上で成長すると、上に酸窒化膜30を有する基板20はアニーリングされる。当技術分野においては既知であるように、基板20上の酸窒化膜30をアニーリングすることで、素子の特性、特に膜の電気特性を変えることが可能である。当該方法の一の実施例では、アニーリング中、上述した処理環境、処理圧力、及び処理温度が変更される。たとえば湿式処理ガス及び窒化ガスを処理チャンバ12に流入させた後、処理チャンバ12は、アニーリング前に、湿式処理ガス、窒化ガス、及び希釈ガスを含む処理環境を除去するために1回以上真空パージされて良い。一旦処理環境がパージされると、アニーリングガスが導入され、かつ処理チャンバ内のアニーリング温度及びアニーリング圧力が設定されて良い。その設定には、処理温度及び処理圧力からの温度及び/又は圧力の上昇又は下降が必要となるものと思われる。あるいはその代わりに、上に酸窒化膜30を有する基板20は、アニーリング用の別な処理システムに搬送されて良い。アニーリング温度及びアニーリング圧力は、処理温度及び処理圧力と同様の範囲を有して良い。一の実施例によると、アニーリングガスは、窒素、一酸化窒素、亜酸化窒素、酸素、若しくは水、又はこれらの混合物のうちのすくなくとも1つを有する。
前述したように、図3は、基板20及び当該方法の一実施例によって成長した酸窒化膜30の断面を図示している。例として基板20が、シリコン基板40として示されているようにシリコンを有するとき、湿式処理ガスと窒化ガスが処理チャンバ12に流入することで、シリコン酸窒化膜50が形成される。図3に図示されているように、線”A”がシリコン酸窒化膜50を貫通するようにして引かれ、その線はシリコン基板40にまで延びている。当業者にとって明らかなように、シリコン酸窒化膜50の組成は、シリコン酸窒化膜50の外側表面52から、シリコン酸窒化膜50とシリコン基板40との間の界面に至るまで変化する。たとえばシリコン酸窒化膜50については、酸素、シリコン、及び窒素それぞれの含有量は、線Aに沿って、シリコン酸窒化膜50の外側表面52から、シリコン酸窒化膜50とシリコン基板40との間の界面に至るまで変化する。しかし当業者にとって明らかなように、シリコン基板40とシリコン酸窒化膜50との間の“界面”54は急峻ではなく、シリコン酸窒化膜50の酸素含有量からシリコン基板40の酸素含有量に至るまでの酸素濃度の滑らかな連続的減少によって表すことができる。
図4Aは、当該方法の一実施例によって成長したシリコン酸窒化膜の2次イオン質量分析(SIMS)プロットを図示している。図4Aを参照すると、x軸で示されるシリコン基板40への侵入深さに応じて3つの異なる濃度プロファイルが示される。再度図3を参照すると、線Aがシリコン酸窒化膜50の外側表面52と交差する位置は、図4Aのx軸に沿って約“0.5nm”の深さである。よって線Aに沿って下方に進むこと、つまりシリコン酸窒化膜50へ深く進むことは、図4Aのx軸に沿って右側へ移動することに対応する。
これまで述べてきたように、図4Aは3つの濃度プロファイルを示している。シリコン酸窒化膜50に加えられた窒素についての1つのプロファイルは”N”のラベルが付されている。他の2つのプロファイルは、”N”のラベルが付されたSiについてのプロファイルと、”O”のラベルが付されたOについてのプロファイルである。窒素プロファイル32は、シリコン酸窒化膜50又はシリコン基板40内部で濃度ピーク34を示す。窒素が加えられた量は、シリコン酸窒化膜50の外側表面52ではほぼゼロである。本明細書では窒素ピーク濃度34として表されている最大窒素濃度は、シリコン酸窒化膜50の外側表面52よりも深い場所に位置する。繰り返しになるが、外側表面52はほぼ0.5nmである。
酸素プロファイルは、シリコン酸窒化膜50の深さで、毎秒の酸素カウント数が減少していることを示している。シリコンプロファイルはSIMSプロットにわたってほぼ一定のままである。SIMSプロットからシリコン酸窒化膜50とシリコン基板40との間の界面の位置を決定するには、一般的に酸素プロファイルが参照される。本明細書を参照するとき、“界面”又は“酸窒化膜-基板界面”は、毎秒の酸素カウント数が、シリコン酸窒化膜50の外側表面での酸素含有量の1/2にまで減少する深さを意味する。従って図4AのSIMSプロットについては、シリコン酸窒化膜50とシリコン基板40との間の界面54は、約2nmの深さに位置する。当該発明の一の実施例によると、窒素ピーク濃度34は、ほぼシリコン酸窒化膜-シリコン基板界面54に位置する。これまで述べてきたように、本発明の方法は、窒素プロファイル32を、形状と位置の両方について変調させることを可能にする。ここで、形状は窒素ピーク濃度及び窒素プロファイル32の幅を含み、かつ位置は酸窒化膜-シリコン基板界面54に対する位置である。
湿式処理ガス、窒化ガス、及び希釈ガスの流速の範囲は、湿式処理ガスについては10sccm（標準状態でのcm3/分）から20slm（標準状態でのl/分）、窒化ガスについては1から5000sccmで、かつ希釈ガスについては100sccmから20slmであって良い。本発明の方法によると、以下のような流速及び温度を用いることによって、図4Aに図示された窒素、酸素、及びシリコンプロファイルを有するシリコン酸窒化膜50はシリコン基板40上に成長した。処理温度は約900℃、処理圧力は約670Torr、窒化ガス流は約1.41slmで、かつ発熱性トーチ18から処理チャンバ12へ湿式処理ガスが流れる際の酸素及び水素流速は、それぞれ約0.2slmであった。窒化ガスは15分間流された。希釈ガスは、流速が約3.19slmの窒素である。図4Aに図示されたSIMSプロットを有するシリコン酸窒化膜50は、3×1021(3E+21)原子数/cc（立方センチメートル）から4×1021(4E+21)原子数/ccの間の窒素濃度ピーク34を示す。図示されているようにこの値は、約4.6原子%の窒素に相当する。しかも窒素プロファイル32の状態は、窒素プロファイル32の下の面積によって表現されても良い。この面積は窒素照射量とも呼ばれる。従って処理された窒素照射量は4×1014原子数/cm2であった。
図4Aに示されたSIMSプロットを有するシリコン酸窒化膜50のキャパシタンス-電圧(CV)曲線が図4Bに示されている。このシリコン酸窒化膜50は、4.4の誘電率、-1.35Vのフラットバンド電圧、42.5mVのΔVfb、及び2.3×1012(2.3E+12)/ccの界面トラップ密度すなわちDitを示す。
図4Aに示されたSIMSプロットを有するシリコン酸窒化膜50は、本発明の方法に係る他の実施例によってさらに処理された。その処理は、シリコン酸窒化膜50のアニーリングによって行われた。まとめると、図5A及び5Bは、処理温度900℃で、中にシリコン基板40を有する処理チャンバ12に湿式処理ガス、窒化ガス、及び希釈ガスを流すことにより成長させたシリコン酸窒化膜50の濃度プロファイル及び電気特性を示している。窒化ガスは一酸化窒素である。湿式処理ガスは、発熱性トーチ18を介して0.2slmの酸素と0.2slmの水素を流すことによって、処理チャンバ外部で生成された。また希釈ガスはN2であった。窒化ガス、湿式処理ガス、及び希釈ガスを処理チャンバ12へ15分間流すことでシリコン酸窒化膜50を成長した後、シリコン酸窒化膜50がアニーリングされた。アニーリング温度は900℃であった。シリコン酸窒化膜50は、酸素を含むアニーリングガス中で30分間、その温度で保持された。図5Aは、約2.5nmの深さで約6.4原子%の窒素ピーク濃度を示している。酸窒化膜-基板界面は約3nmの深さである。よって本発明の一の実施例によると、窒素ピーク濃度34はシリコン酸窒化膜50内である。図4Aのシリコン酸窒化膜50と図5Aのアニーリングされたシリコン酸窒化膜50とを比較すると、酸素中でシリコン酸窒化膜50をアニーリングすることによって、窒素ピーク濃度34は、4.6原子%から約6.4原子%に増大した。それに加えて、窒素照射量は、4.3×1014原子数/cm2から8.2×1014原子数/cm2に増大した。
図5Bは、図5Aについて上述した、本発明の方法によって成長した酸素アニーリングされたシリコン酸窒化膜50のCV曲線を示している。酸素を含むアニーリングガス中でのアニーリング後、誘電率は4.28に減少し、フラットバンド電圧は-1.21Vで、ΔVfbは60mVで、かつ界面トラップ密度は1.47×1012/ccである。よって本発明の方法によってシリコン酸窒化膜50を成長させることにより、シリコン基板40へ窒素がかなり侵入するので、電気的特性を劣化させることなく、窒素プロファイル32は変調され、かつ窒素が加わる量はかなり増大する。
当該方法の一の実施例によって成長したシリコン酸窒化膜50は、図6A及び6Bに図示されているような窒素プロファイル32及び電気特性を有する。この例では、希釈ガス流は、図4A及び5Aに図示された窒素プロファイル32を有するシリコン酸窒化膜50の成長に用いられる希釈ガス流から増大した。図6Aは、窒素プロファイル32を図示している。その窒素プロファイル32は、約2.5nmの深さで約4.3原子%の窒素ピーク濃度、及び約6×1014原子数/cm2の窒素照射量を有する。酸窒化膜-基板界面は深さ約2.75nmである。図6Bは、図6Aと同一のシリコン酸窒化膜50のCV曲線を示している。このシリコン酸窒化膜50は、つまりの4.4の誘電率、-1.29Vのフラットバンド電圧、33mVのΔVfb、及び0.75×1012/ccの界面トラップ密度を示す。
図7A、7B、及び7Cは、本発明の一の実施例によって成長した他のシリコン酸窒化膜50の濃度プロファイルを示している。詳細には、図7Aは、図4Aに示されたSIMSプロットを有する同一のシリコン酸窒化膜50のSIMSプロットである。このSIMSプロットは、スケールがわずかに拡大されているが、以下に示す流速によって供される処理環境内で成長したシリコン酸窒化膜50の窒素プロファイル32を示す。発熱性トーチ18への酸素ガス及び水素ガスの流速はそれぞれ0.2slm、処理チャンバへの一酸化窒素の流速は1.41slmで、窒素の流速は3.19slmであった。このシリコン酸窒化膜50は、4.6原子%の窒素ピーク濃度34、及び4.3×1014原子数/cm2の窒素照射量を有する。酸窒化膜-基板界面は、約2nmから約2.25nmの間の深さであった。図7Bは、窒素を含むアニーリングガス中にて、約900℃でかつ約60分間、図7Aに示されたSIMSプロットを有するシリコン酸窒化膜50をアニーリングした効果を示している。窒素ピーク濃度34は約4.6原子%のままであるが、窒素照射量は、5.6×1014原子数/cm2に増大した。よって窒素中でアニーリングすることで、手を加えずにそのまま成長させたシリコン酸窒化膜50よりも窒素照射量は増大した。さらに合計の時間が90分になるまでアニーリングを続けることで、窒素照射量は、図7Cに示されているように、6×1014原子数/cm2に増大した。一方窒素ピーク濃度34は約4.6原子%のままである。
図8A、8B、及び8Cはそれぞれ、図7A、7B、及び7Cに図示されたSIMSプロットを有するシリコン酸窒化膜50の電気特性を図示している。よって図8Aは、図7Aに図示されたSIMSプロットを有するシリコン酸窒化膜50のCV曲線を示している。この図は、界面状態密度が2.3×1012/ccであることを示している。窒素を含むアニーリングガス中にて、約900℃でかつ約60分間アニーリングした後、界面状態密度は1.14×1012/ccまで減少した。対応するCV曲線は図8Bに図示されている。また窒素を含むアニーリングガス中にて、約900℃でかつ約90分間アニーリングした後、界面状態密度は0.6×1012/ccで、かつ誘電率は4.51であった。窒素中での90分間アニーリング後のシリコン酸窒化膜50のCV曲線は図8Cに図示されている。
図9は、当技術分野において既知であるN2O窒化処理を参考にした処理環境中でのシリコン酸窒化膜50の成長と、本発明の方法に係る実施例によるシリコン酸窒化膜50との成長との比較である。図9は、本発明の実施例によって成長したシリコン酸窒化膜50の粗さ(%Ra/Tox)及び界面状態密度(Dit)を、それぞれ曲線902及び904で表している。さらにさらに図9は、従来技術を参考にしたN2O窒化処理のデータ組906、及び、本発明の一実施例による、酸素中でのアニーリング後に湿式処理ガスと窒化ガスを含む処理環境を用いて成長させたシリコン酸窒化膜50のデータ組908を示す。特に当該方法の実施例によって成長させたシリコン酸窒化膜50の界面状態密度は低い。たとえば本発明の一実施例によって成長させたシリコン酸窒化膜50（データ組908で与えられている）は、6原子%を超える窒素ピーク濃度34を有し、かつ参考にしたN2O環境中で成長したシリコン酸窒化膜50の界面状態密度（データ組906で与えられていて約2.8×1012/ccである）よりもはるかに低い界面状態密度（約1.5×1012/cc未満）を有する。それに加えて、図9は、本発明の一実施例によって成長したシリコン酸窒化膜50の粗さ(%Ra/Tox)の比較を示している。その粗さは原子間力顕微鏡(AFM)によって測定された。図示されているように、本発明の実施例によって成長したシリコン酸窒化膜50は一般的に、参考にしたN2O窒化ガスによって成長させたシリコン酸窒化膜よりも平坦であることを特徴とする。
本発明は、1以上の実施例の説明によって明らかにされ、かつその実施例は相当な程度詳細に記載されているとはいえ、これらの実施例は、「特許請求の範囲」の請求項の技術的範囲を、その詳細な程度にまで減縮すなわち限定するものと解されてはならない。他の利点及び修正型は、当業者にはすぐ明らかになる。従って本発明は、特定の詳細、典型的装置及び方法、並びに図示及び記載された例に限定されない。たとえば約0.5、2、4、6、10あるいは又は14原子%よりも大きな窒素ピーク濃度を有するシリコン酸窒化膜も考えられる。一例では、シリコン酸窒化膜は、約0.5から約14原子%の間の窒素ピーク濃度を有して良い。従って大まかな発明の構想の技術的範囲から逸脱することなく実施例以外の実施形態が可能である。
10 バッチ処理システム
12 処理チャンバ
13 回転可能な基板ホルダ
14 真空ポート
15 排気ポート
16 吸入ポート
18 発熱性トーチ
20 基板
30 酸窒化膜
32 窒素プロファイル
34 窒素ピーク濃度
40 シリコン基板
50 シリコン酸窒化膜
52 外側表面
54 界面
902 曲線
904 曲線
906 データ組
908 データ組
12 処理チャンバ
13 回転可能な基板ホルダ
14 真空ポート
15 排気ポート
16 吸入ポート
18 発熱性トーチ
20 基板
30 酸窒化膜
32 窒素プロファイル
34 窒素ピーク濃度
40 シリコン基板
50 シリコン酸窒化膜
52 外側表面
54 界面
902 曲線
904 曲線
906 データ組
908 データ組
Claims (16)
- 基板上に酸窒化膜を成長する方法であって：
前記基板を処理チャンバ内に設ける設置工程；
前記処理チャンバを処理温度に加熱する加熱工程；
前記処理チャンバへ水蒸気を含む湿式処理ガス及び一酸化窒素を含む窒化ガスを流し込む流入工程；並びに
前記基板を、前記湿式処理ガス及び前記窒化ガスと、前記処理温度で反応させることで、前記基板上に酸窒化膜を成長させる、反応工程；
を有する方法。 - 水素ガスと酸素ガスを燃焼させることで、前記処理チャンバ外部で前記湿式処理ガスを生成する生成工程をさらに有する、請求項1に記載の方法。
- 前記湿式処理ガスと前記窒化ガスはほぼ同時に流される、請求項1に記載の方法。
- 前記湿式処理ガスを流しながら希釈ガスを前記処理チャンバに流すことで前記酸窒化膜の成長速度を制御する工程をさらに有する、請求項1に記載の方法。
- 前記湿式処理ガス、前記窒化ガス、及び前記希釈ガスが、ほぼ同時に流される、請求項4に記載の方法。
- 前記反応工程後に、前記酸窒化膜を上に有する前記基板を、窒素、一酸化窒素、亜酸化窒素、酸素、若しくは水、又はこれらの混合ガスを含むアニーリングガス中でアニーリングする工程をさらに有する、請求項1に記載の方法。
- 前記処理温度が約600℃から約1100℃である、請求項1に記載の方法。
- 前記処理温度が約850℃よりも高温である、請求項1に記載の方法。
- 前記反応工程が、前記酸窒化膜を約40Å未満の厚さに成長させる、請求項1に記載の方法。
- 前記処理チャンバがバッチ処理システムで、かつ
前記設置工程が、前記処理チャンバ内に複数の基板を設置する工程を有し、
それにより前記酸窒化膜は、前記複数の基板の各々の上に成長する、
請求項1に記載の方法。 - 前記基板がシリコンを有し、
それにより前記反応工程は、前記基板上にシリコン酸窒化膜を成長させる、
請求項1に記載の方法。 - 前記シリコン酸窒化膜を上に有する前記基板が、約0.5から約5原子%の窒素ピーク濃度を示す、請求項11に記載の方法。
- 前記のシリコン酸窒化膜を上に有する基板が、前記シリコン酸窒化膜中で窒素ピーク濃度を示す、請求項11に記載の方法。
- 前記湿式処理ガスと前記窒化ガスとの比を制御することで、前記のシリコン酸窒化膜中で窒素ピーク濃度を示すシリコン酸窒化膜を成長させる工程をさらに有する、請求項13に記載の方法。
- 基板上にシリコン酸窒化膜を成長する方法であって：
シリコンを含む前記基板を処理チャンバ内に設ける設置工程；
前記処理チャンバを少なくとも850℃の処理温度に加熱する加熱工程；
水素ガスと酸素ガスを燃焼させることで、前記処理チャンバ外部で水蒸気を含む前記湿式処理ガスを生成する生成工程；
前記処理チャンバへ、前記湿式処理ガス、窒素を含む希釈ガス、及び一酸化窒素を含む窒化ガスを流し込むことで、前記基板と反応させて、約0.5原子%から約14原子%の間の窒素ピーク濃度を有するシリコン酸窒化膜を前記基板上に成長させる、流入工程；
を有する方法。 - 前記処理チャンバがバッチ処理システムで、かつ
前記設置工程が、前記処理チャンバ内に複数の基板を設置する工程を有し、
それにより前記酸窒化膜は、前記複数の基板の各々の上に成長する、
請求項15に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/694,643 US7534731B2 (en) | 2007-03-30 | 2007-03-30 | Method for growing a thin oxynitride film on a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008258614A true JP2008258614A (ja) | 2008-10-23 |
| JP2008258614A5 JP2008258614A5 (ja) | 2011-05-12 |
Family
ID=39795206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008085284A Pending JP2008258614A (ja) | 2007-03-30 | 2008-03-28 | 基板上への酸窒化物薄膜の成長方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7534731B2 (ja) |
| JP (1) | JP2008258614A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9077174B2 (en) | 2010-09-29 | 2015-07-07 | Murata Manufacturing Co., Ltd. | ESD protection device and manufacturing method therefor |
| WO2016038660A1 (ja) * | 2014-09-08 | 2016-03-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066219A (ja) * | 2009-09-17 | 2011-03-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343421A (ja) * | 1992-06-09 | 1993-12-24 | Kawasaki Steel Corp | 半導体装置の絶縁膜形成方法 |
| JPH10223628A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11162970A (ja) * | 1997-11-25 | 1999-06-18 | Sony Corp | 酸化膜の形成方法 |
| JP2000021876A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置の製造方法と製造装置 |
| JP2000183055A (ja) * | 1998-12-11 | 2000-06-30 | Samsung Electronics Co Ltd | 低圧下のシリコン酸化膜及び酸窒化膜形成方法 |
| JP2001085428A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Kokusai Electric Inc | 基板処理方法 |
| JP2001338923A (ja) * | 2000-05-29 | 2001-12-07 | Tokyo Electron Ltd | 酸窒化膜形成方法及び酸窒化膜形成装置 |
| JP2002026317A (ja) * | 2000-07-10 | 2002-01-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2006066923A (ja) * | 2001-07-18 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007500946A (ja) * | 2003-07-31 | 2007-01-18 | 東京エレクトロン株式会社 | 自己制限的界面酸化による超極薄酸化物層および酸窒化物層の形成。 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674788A (en) | 1995-06-06 | 1997-10-07 | Advanced Micro Devices, Inc. | Method of forming high pressure silicon oxynitride gate dielectrics |
| EP0829096B1 (en) * | 1996-02-28 | 2005-04-20 | Koninklijke Philips Electronics N.V. | Metal halide lamp |
| US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
| US5998270A (en) * | 1997-05-15 | 1999-12-07 | Advanced Micro Devices | Formation of oxynitride and polysilicon layers in a single reaction chamber |
| KR100230429B1 (ko) | 1997-06-27 | 1999-11-15 | 윤종용 | 반도체장치의 실리콘 옥시나이트라이드막 형성방법 |
| TW346666B (en) * | 1997-10-29 | 1998-12-01 | United Microelectronics Corp | Process for producing dielectric layer in an integrated circuit |
| US6436848B1 (en) * | 1999-03-30 | 2002-08-20 | Cypress Semiconductor Corp. | Method for forming nitrogen-rich silicon oxide-based dielectric materials |
| US6450116B1 (en) * | 1999-04-22 | 2002-09-17 | Applied Materials, Inc. | Apparatus for exposing a substrate to plasma radicals |
| US6248628B1 (en) * | 1999-10-25 | 2001-06-19 | Advanced Micro Devices | Method of fabricating an ONO dielectric by nitridation for MNOS memory cells |
| US6939756B1 (en) * | 2000-03-24 | 2005-09-06 | Vanderbilt University | Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects |
| US6346487B1 (en) * | 2001-03-10 | 2002-02-12 | International Business Machines Corporation | Apparatus and method for forming an oxynitride insulating layer on a semiconductor wafer |
| US6649537B1 (en) * | 2001-11-19 | 2003-11-18 | Lsi Logic Corporation | Intermittent pulsed oxidation process |
| US6929699B2 (en) * | 2002-12-13 | 2005-08-16 | Texas Instruments Incorporated | Gas injectors for a vertical furnace used in semiconductor processing |
| US6692249B1 (en) * | 2003-01-06 | 2004-02-17 | Texas Instruments Incorporated | Hot liner insertion/removal fixture |
| US6869892B1 (en) | 2004-01-30 | 2005-03-22 | Tokyo Electron Limited | Method of oxidizing work pieces and oxidation system |
| US7312139B2 (en) * | 2005-01-03 | 2007-12-25 | United Microelectronics Corp. | Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device |
-
2007
- 2007-03-30 US US11/694,643 patent/US7534731B2/en not_active Expired - Fee Related
-
2008
- 2008-03-28 JP JP2008085284A patent/JP2008258614A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343421A (ja) * | 1992-06-09 | 1993-12-24 | Kawasaki Steel Corp | 半導体装置の絶縁膜形成方法 |
| JPH10223628A (ja) * | 1997-02-04 | 1998-08-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11162970A (ja) * | 1997-11-25 | 1999-06-18 | Sony Corp | 酸化膜の形成方法 |
| JP2000021876A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置の製造方法と製造装置 |
| JP2000183055A (ja) * | 1998-12-11 | 2000-06-30 | Samsung Electronics Co Ltd | 低圧下のシリコン酸化膜及び酸窒化膜形成方法 |
| JP2001085428A (ja) * | 1999-09-14 | 2001-03-30 | Hitachi Kokusai Electric Inc | 基板処理方法 |
| JP2001338923A (ja) * | 2000-05-29 | 2001-12-07 | Tokyo Electron Ltd | 酸窒化膜形成方法及び酸窒化膜形成装置 |
| JP2002026317A (ja) * | 2000-07-10 | 2002-01-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2006066923A (ja) * | 2001-07-18 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007500946A (ja) * | 2003-07-31 | 2007-01-18 | 東京エレクトロン株式会社 | 自己制限的界面酸化による超極薄酸化物層および酸窒化物層の形成。 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6013021209; Ｘｕ， Ｊ．Ｐ．， ｅｔ ａｌ．: '"Ｉｍｐｒｏｖｅｄ ｅｌｅｃｔｒｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｇｅｒｍａｎｉｕｍ ＭＯＳ ｃａｐａｃｉｔｏｒｓ ｗｉｔｈ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ｇｒｏｗｎ ｉｎ ｗｅｔ-ＮＯ ａｍｂ' ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ． ２７， Ｎｏ． ６, 200606, ｐｐ． ４３９-４４１ * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9077174B2 (en) | 2010-09-29 | 2015-07-07 | Murata Manufacturing Co., Ltd. | ESD protection device and manufacturing method therefor |
| WO2016038660A1 (ja) * | 2014-09-08 | 2016-03-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JPWO2016038660A1 (ja) * | 2014-09-08 | 2017-05-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| US9905413B2 (en) | 2014-09-08 | 2018-02-27 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080242109A1 (en) | 2008-10-02 |
| US7534731B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7994070B1 (en) | Low-temperature dielectric film formation by chemical vapor deposition | |
| US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
| KR100993124B1 (ko) | 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 | |
| JP4512098B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| US6245616B1 (en) | Method of forming oxynitride gate dielectric | |
| KR100512824B1 (ko) | 반도체 장치의 제조 방법 | |
| US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| CN101290886B (zh) | 栅极介质层及栅极的制造方法 | |
| KR20050096181A (ko) | 초저압에서 암모니아를 이용한 급속 열 어닐링을 통한실리콘 옥시나이트라이드의 나이트로겐 프로파일 테일링 | |
| KR20030063341A (ko) | 유전막을 형성하는 방법 | |
| JP2009177161A (ja) | 絶縁膜の形成方法 | |
| JPWO2004066376A1 (ja) | 誘電体膜の形成方法 | |
| KR20050033831A (ko) | 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치 | |
| JP2008258614A (ja) | 基板上への酸窒化物薄膜の成長方法 | |
| JP4224044B2 (ja) | 半導体装置の製造方法 | |
| US20080128833A1 (en) | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film | |
| US7659214B2 (en) | Method for growing an oxynitride film on a substrate | |
| JP4032889B2 (ja) | 絶縁膜の形成方法 | |
| KR19990088398A (ko) | 예정된종의입자를고체속에위치시키는방법및생성된구조물 | |
| KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100650758B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100650757B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100650756B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| WO2005013348A2 (en) | Formation of ultra-thin oxide and oxynitride layers by self-limiting interfacial oxidation | |
| WO2004012237A2 (en) | Methods of forming interfacial layers for high-k gates by ozone oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121012 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150203 |