KR100342862B1 - 반도체장치의적층구조게이트형성방법 - Google Patents

반도체장치의적층구조게이트형성방법 Download PDF

Info

Publication number
KR100342862B1
KR100342862B1 KR1019980062535A KR19980062535A KR100342862B1 KR 100342862 B1 KR100342862 B1 KR 100342862B1 KR 1019980062535 A KR1019980062535 A KR 1019980062535A KR 19980062535 A KR19980062535 A KR 19980062535A KR 100342862 B1 KR100342862 B1 KR 100342862B1
Authority
KR
South Korea
Prior art keywords
gate
semiconductor device
oxide film
oxidation process
ono layer
Prior art date
Application number
KR1019980062535A
Other languages
English (en)
Other versions
KR20010008434A (ko
Inventor
전윤석
홍병섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980062535A priority Critical patent/KR100342862B1/ko
Publication of KR20010008434A publication Critical patent/KR20010008434A/ko
Application granted granted Critical
Publication of KR100342862B1 publication Critical patent/KR100342862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 적층구조 게이트에서 층간절연막으로 사용되는 ONO층의 가장자리 측벽에서 산화막이 비정상적으로 성장하는 것을 억제하여 소자의 특성을 개선시킬 수 있도록 한 반도체장치의 적층구조 게이트 형성방법에 관한 것으로, ONO층(40)의 층간절연막을 갖는 적층구조 게이트를 정의한 후 열산화 공정으로 ONO층(40)의 손상을 보상하는 반도체장치의 적층구조 게이트 형성방법에 있어서, 열산화 공정을 진행하기 전에 웨이퍼 로딩시 불활성 기체를 흘려주면서 승온속도를 증가시켜 전처리 열공정을 진행하는 것을 특징으로 하여 로딩 및 승온단계에서 산소에 노출될 수 있는 확률과 시간을 최대한으로 억제하여 메인 산화공정전에 산화막의 성장을 근본적으로 차단함으로써 ONO층(40)의 측벽에서 산화막이 재성장되는 현상을 억제할 수 있도록 한다.

Description

반도체장치의 적층구조 게이트 형성방법{METHOD FOR FORMING STACKED-TYPE GATE OF A SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 적층구조 게이트 형성방법에 관한 것으로서, 보다 상세하게는 적층구조 게이트에서 층간절연막으로 사용되는 ONO층의 가장자리 측벽에서 비정상적으로 성장하는 것을 억제하여 소자의 특성을 개선시킬 수 있도록 한 반도체장치의 적층구조 게이트 형성방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 요구되어지고 있는 게이트산화막의 두께는 점점 얇아지고 있고, 소자의 동작 속도를 증가시키기 위하여 게이트전극에 텅스텐 실리사이드층의 사용이 늘고 있다.
도 1은 일반적인 반도체장치의 적층구조 게이트를 나타낸 단면도이다.
여기에서 보는 바와 같이 특히, 플래쉬 메모리의 게이트를 형성할 때에는 콘트롤게이트와 플로팅게이트의 적층구조로 이루어지고, 그 사이에 층간절연막으로 ONO층을 사용하고 있다.
즉, 기판(10)위로 터널산화막(20)을 성장시킨 후 플로팅게이트로 사용될 제 1폴리실리콘(30)을 증착하고 층간절연막인 ONO층(40)을 증착한 다음, 콘트롤게이트로 폴리사이드 구조의 제 2폴리실리콘(50)과 텅스텐 실리사이드(60)를 차례로 증착한 다음 게이트영역을 정의하기 위한 식각작업을 하게 된다. 게이트 정의시 페리 트랜지스터를 동시에 식각해야하기 때문에 셀 트랜지스터는 두 번의 식각단계를 거치게 된다.
따라서, 식각작업을 완료한 후에는 층간절연막인 ONO층(40)의 가장자리부분은 충격을 받아 리세스되기 때문에 이에 따른 리커버리를 위한 열산화 공정이 필요하게 된다. 또한, 게이트 정의후 소오스/드레인 형성을 위한 열공정에서도 얇은 산화막의 성장이 필수적이다.
열산화 공정은 온도가 650℃∼800℃일 때 질소와 미량의 순수 산소를 흘려주면서 반응로 내부를 오염으로부터 방지하는 분위기에서 웨이퍼를 반응로에 로딩시킨다. 이때 반응로 내로 웨이퍼를 로딩하는 시간은 약 30분∼40분 정도가 소요되며 이후에 약 5℃/분의 온도 기울기로 산화온도까지 서서히 온도를 상승시킨다. 온도를 상승시키면서 10 slm의 질소와 미량의 순수 산소를 흘려준다.
이때 질소는 산화막 성장을 억제하는 불활성가스로 작용하고 미량의 순수 산소는 산화막의 평평도를 증가시킬 뿐만 아니라 공정조건에 따라 포함시킨 불순물들에 의해 결함이나 파티클이 발생되는 것을 억제한다.
산화온도는 약 900℃ 정도에서 진행되는데, 산화가스로는 건식산화일때는 순수한 산소를 사용하게 되며, 습식산화일때는 산소와 수소를 섞어 수소를 산화시켜 수분을 생성하여 산소와 수분을 같이 흘려주어 산화속도를 증가시키는 방법으로 사용한다.
그리고, 산화공정이 다 끝나면 산화가스를 제거하기 위하여 질소 퍼지 공정을 거치고, 약 3℃/분의 온도 기울기로 온도를 800℃ 이하로 낮추어 웨이퍼를 언로링시킨다.
위와 같은 열산화 공정을 수행하면 ONO층(40) 가장자리 부위에서 도 2에서 보는 바와 같이 ONO층(40)의 제 1 및 제 3막으로부터 산화막이 재성장하여 ONO층(40)의 두께가 비정상적으로 증가하여 게이트내에서의 층간절연막, 콘트롤게이트 및 플로팅게이트의 비균일도로 인하여 게이트 바이어스시 커플링율의 국부적인 차이로 인한 소거 특성을 저하시켜 플래쉬 메모리소자의 특성을 악화시킨다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 적층구조 게이트 형성시 층간절연막으로 사용되는 ONO층의 가장자리에 입은 손상을 보상할 때 순수 산소를 흘리지 않음으로써 비정상적인 산화막의 재성장을 억제하도록 한 반도체장치의 적층구조 게이트 형성방법을 제공함에 있다.
도 1은 일반적인 반도체장치의 적층구조 게이트를 나타낸 단면도이다.
도 2는 종래의 방법에 의해 층간절연막의 측벽에 비정상적으로 산화막이 성장된 상태를 나타낸 단면도이다.
도 3은 본 발명의 방법에 의해 형성된 반도체장치의 적층구조 게이트를 나타낸 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 터널산화막
30 : 제 1폴리실리콘 40 : ONO층
50 : 제 2폴리실리콘 60 : 텅스텐 실리사이드
상기와 같은 목적을 실현하기 위한 본 발명은 ONO층의 층간절연막을 갖는 적층구조 게이트를 정의한 후 열산화 공정으로 ONO층의 손상을 보상하는 반도체장치의 적층구조 게이트 형성방법에 있어서, 열산화 공정을 진행하기 전에 웨이퍼 로딩시 불활성 기체를 흘려주면서 승온속도를 증가시켜 전처리 열공정을 진행하는 것을 특징으로 한다.
위와 같이 진행되는 본 발명의 작용을 설명하면 다음과 같다.
적층구조 게이트를 정의한 후 식각에 의한 층간절연막인 ONO층의 손상을 보상하기 위해 열산화 공정을 수행하기 전에 로딩 및 승온단계에서 불활성 가스만을 주입하면서 로딩 및 승온을 시켜 산소에 노출될 수 있는 확률과 시간을 최대한으로 억제함으로써 메인 열산화 공정 전에 산화막의 성장을 근본적으로 차단하여 ONO층의 측벽에 산화막이 재성장되는 현상을 억제하게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 3은 본 발명에 의한 반도체장치의 적층구조 게이트를 나타낸 단면도이다.
여기에서 보는 바와 같이 기판(10)위에 터널산화막(20)을 성장시킨 후 플로팅게이트로 사용될 제 1폴리실리콘(30)을 증착하고 층간절연막인 ONO층(40)을 증착한 다음, 콘트롤게이트로 폴리사이드 구조의 제 2폴리실리콘(50)과 텅스텐 실리사이드(60)를 차례로 증착한 다음 게이트영역을 정의하기 위한 식각작업을 하게 된다.
이렇게 형성된 게이트의 층간절연막인 ONO층(40)의 손상을 보상하기 위해 전처리 열공정을 진행한 후 열산화 공정을 수행하여 게이트를 형성하게 된다.
이때 전처리 열공정은 종래의 열산화 공정시 로딩 단계와 승온 단계에서 흘려주는 미량의 산소를 제거하고 순수한 질소만을 10 slm ∼ 30 slm으로 흘려주고, 순수 질소만 흘려주는 조건에서 승온속도를 5℃∼20℃/분으로 증가시키고, 메인 열산화 공정과 동일한 온도 900℃에서 30분∼60분간 진행한다.
위에서 순수한 질소는 산화막의 성장을 억제시키는 불활성가스로 작용하고 있기 때문에 불활성 가스로서 헬륨이나 아르곤을 사용하여 동일한 조건으로 전처리 열공정을 진행할 수 있다.
이렇게 전처리 열공정을 수행한 후 종래 기술에서 언급된 열산화 공정과 동일하게 진행하게 된다.
위와 같이 로딩 및 승온단계에서 산소에 노출될 수 있는 확률과 시간을 최대한으로 억제하여 메인 산화공정전에 산화막의 성장을 근본적으로 차단함으로써 ONO층의 측벽에서 산화막이 재성장되는 현상을 억제할 수 있도록 한다.
상기한 바와 같이 본 발명은 적층구조 게이트 형성시 층간절연막으로 사용되는 ONO층의 가장자리에 입은 손상을 보상할 때 비정상적인 산화막 성장을 억제함으로써 소거특성을 향상시키고 궁극적으로 집적소자의 수율 및 신뢰성을 향상시킬 수 있다는 이점이 있다.
또한, 열산화 공정을 수행하기 위해 승온시 미량의 순수 산소를 흘리지 않음으로써 비용을 절감할 수 있고 승온 속도를 증가시켜 줌으로써 단위 프로세스의 시간을 감소시킬 수 있다는 이점이 있다.

Claims (3)

  1. 반도체기판 상에 터널산화막, 제1폴리실리콘, ONO막, 제2폴리실리콘과 텅스텐실리사이드를 순차적으로 적층하여 게이트 패턴을 형성하고, 이 게이트 패턴을 식각하여 적층구조의 게이트를 정의한 후, 열산화 공정으로 ONO층의 손상을 보상하는 반도체장치의 적층구조 게이트 형성방법에 있어서,
    상기 열산화 공정을 진행하기 전에 웨이퍼 로딩시 불활성 기체를 흘려주면서 승온속도를 증가시켜 전처리 열공정을 진행하는 것을 특징으로 하는 반도체장치의 적층구조 게이트 형성방법.
  2. 제 1항에 있어서, 상기 전처리 열공정은 로딩 단계와 승온 단계에서 불활성기체만을 10 slm ∼ 30 slm으로 흘려주고, 승온속도를 5℃∼20℃/분으로 증가시키고, 상기 열산화막 공정의 온도 900℃에서 30분∼60분간 진행하는 것을 특징으로 하는 반도체장치의 적층구조 게이트 형성방법.
  3. 제 2항에 있어서, 상기 불활성기체는 질소나 헬륨이나 아르곤 중 어느 하나인 것을 특징으로 하는 반도체장치의 적층구조 게이트 형성방법.
KR1019980062535A 1998-12-30 1998-12-30 반도체장치의적층구조게이트형성방법 KR100342862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062535A KR100342862B1 (ko) 1998-12-30 1998-12-30 반도체장치의적층구조게이트형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062535A KR100342862B1 (ko) 1998-12-30 1998-12-30 반도체장치의적층구조게이트형성방법

Publications (2)

Publication Number Publication Date
KR20010008434A KR20010008434A (ko) 2001-02-05
KR100342862B1 true KR100342862B1 (ko) 2002-09-18

Family

ID=19569198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062535A KR100342862B1 (ko) 1998-12-30 1998-12-30 반도체장치의적층구조게이트형성방법

Country Status (1)

Country Link
KR (1) KR100342862B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466312B1 (ko) * 2002-08-07 2005-01-13 삼성전자주식회사 유전막을 갖는 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20010008434A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
KR100586020B1 (ko) 반도체 장치의 게이트 형성 방법
KR100982996B1 (ko) 반도체장치의 제조 방법 및 기판처리장치
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
JP2005197643A (ja) フラッシュセメモリ素子の製造方法
KR100624290B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2000243753A (ja) 半導体素子の金属配線の形成方法
KR100466312B1 (ko) 유전막을 갖는 반도체 장치의 제조방법
KR100616498B1 (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US6368984B1 (en) Insulating film and method of forming the same
US20050106894A1 (en) Semiconductor device and method for fabricating same
KR100342862B1 (ko) 반도체장치의적층구조게이트형성방법
KR100580587B1 (ko) 반도체 장치의 제조 방법
KR100495921B1 (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
US20030003656A1 (en) Method of manufacturing flash memory device
JP2006303404A (ja) 半導体素子の製造方法
KR100801727B1 (ko) 반도체 소자의 컨택 형성 방법
KR20090000880A (ko) 반도체소자의 게이트 형성방법
JP3093600B2 (ja) 半導体装置の製造方法
JPH0888198A (ja) 半導体装置の製造方法
KR20020001253A (ko) 플래시 이이피롬의 폴리사이드 산화 방법
KR20060030173A (ko) 플래쉬 메모리 소자의 제조 방법
KR20010058966A (ko) 반도체소자의 소자분리막 형성방법
KR19980055906A (ko) 반도체 소자의 게이트 산화막 형성 방법
JPH06124893A (ja) 半導体装置の製造方法
KR20060056547A (ko) 플래쉬 메모리 소자의 터널 산화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee