CN1661782A - 用以在半导体器件中形成氧化膜的方法 - Google Patents

用以在半导体器件中形成氧化膜的方法 Download PDF

Info

Publication number
CN1661782A
CN1661782A CN2005100038813A CN200510003881A CN1661782A CN 1661782 A CN1661782 A CN 1661782A CN 2005100038813 A CN2005100038813 A CN 2005100038813A CN 200510003881 A CN200510003881 A CN 200510003881A CN 1661782 A CN1661782 A CN 1661782A
Authority
CN
China
Prior art keywords
temperature
oxide
under
film
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100038813A
Other languages
English (en)
Other versions
CN100399519C (zh
Inventor
申承佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1661782A publication Critical patent/CN1661782A/zh
Application granted granted Critical
Publication of CN100399519C publication Critical patent/CN100399519C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种用以在半导体器件中形成氧化膜的方法。依据本发明，在形成一氧化膜之后，可经由一高温热处理工序及一预处理热工序减少界面陷阱电荷及氧化物陷阱电荷。此外，由于形成了一具有减少的陷阱电荷的氧化膜时，改善了器件的可靠性并防止了阈值电压的变动。

Description

用以在半导体器件中形成氧化膜的方法
技术领域
本发明涉及一种用以在半导体器件中形成氧化膜的方法，更具体地，涉及一种用以形成一高品质晶体管的栅极氧化膜或一高品质闪速器件的隧道氧化膜的方法。
背景技术
传统闪速电可擦除可编程只读存储器(EEPROM)器件的隧道氧化膜及其它内存器件的栅极氧化膜在考虑到它们的应用时需要有高水平的品质。决定高品质的氧化膜的主要因素包括界面陷阱电荷(interface trap charge)及氧化物陷阱电荷(oxide trap charge)的密度。
界面陷阱电荷集中存在于硅衬底与氧化膜彼此相邻的界面处。氧化物陷阱电荷同时存在于该氧化膜的体内及该硅衬底与氧化膜的界面处。俘获电子的电荷主要存在于该体材料中，而俘获空穴的电荷通常存在于该硅衬底与该氧化膜的界面。
因此，为了形成高品质的氧化膜，重要的技术问题是要减少该界面陷阱电荷及氧化物陷阱电荷的密度。换句话说，如果使用一具有高密度的界面陷阱电荷及氧化物陷阱电荷的氧化膜来作为一栅极氧化膜及一隧道氧化膜，则会有因陷阱电荷俘获电荷而造成的晶体管的阈值电压漂移的问题。此外，会有立即发生氧化膜击穿的问题。
发明内容
因此，有鉴于上述问题而提出本发明，而本发明的一目的在于提供一种用以在半导体器件中形成氧化膜的方法，其中可减少界面陷阱电荷及氧化物陷阱电荷的密度。
为了实现上述目的，依据本发明的一实施例，提供一种用以在半导体器件中形成氧化膜的方法，其包括下列步骤：提供一硅衬底，从该硅衬底剥离天然氧化膜(native oxide film)；通过实施一氧化工序在该硅衬底上形成一氧化膜；以及在一惰性气体与氧气混合的气氛下实施高温热处理工序，以便减少该氧化膜中所存在的陷阱电荷。
该方法优选地进一步包括：在形成该氧化膜之后，实施用以减少该硅衬底与该氧化膜间的界面陷阱电荷的预处理热工序的步骤。
优选地该预处理热工序在850到950℃温度及一氧化二氮(N2O)或一氧化氮(NO)气体气氛下实施5到15分钟。
该高温热处理工序优选在950到1100℃温度及在一惰性气体中混合有氧气的气氛下实施5到15分钟。
优选地，其中的氧化工序通过下列方式来实施：令氢气及氧气在高温下经由反应变成蒸汽，以及然后将该蒸汽喷洒至该硅衬底的表面或者将一包含氯的TCA或TCE气体一起注入该蒸汽中。
依据本发明的另一实施例，提供一种用以在半导体器件中形成氧化膜的方法，其包括下列步骤：将一硅衬底加载到反应室中，然后第一次使该反应室中的温度上升，以便该温度成为第一温度；通过在该第一温度下实施一氧化工序以在该硅衬底上形成一氧化膜；第二次使该反应室中的温度上升，以便该温度成为第二温度；在该第二温度及在一氮气气氛下实施一预处理热工序；第三次使该反应室中的温度上升，以便该温度成为第三温度；在该第三温度及在混合有一惰性气体及氧气的气氛下实施一高温热处理工序；以及使该反应室中的温度下降，以便该温度成为一卸载温度，然后将该硅衬底自该反应室卸载。
该预处理热工序优选包括下列步骤：在氮气气氛下使该反应室中的温度稳定4到6分钟，以便稳定该反应室中的温度；在一氧化二氮或一氧化氮气体气氛下实施5到15分钟的退火处理(annealing)；以及在氮气气氛下实施4到6分钟之后期退火处理(post annealing)。
该高温热处理工序优选在混合有氮气及氧气的气体气氛下或在混合有氩气及氧气的气体气氛下实施5到15分钟。
优选地，该第一升温工序在3到10℃/分钟的速率下实施，该第二升温工序在3到10℃/分钟的速率及氮气气氛下实施20到40分钟，以及该第三升温工序在3到10℃/分钟的速率下实施4到6分钟。
优选地，该第一温度为700到800℃，该第二温度为850到950℃，以及该第三温度为950到1100℃。
附图说明
图1至图3为显示用以说明依据本发明的用以制造一氧化膜的方法的剖面图；
图4为用以说明依据本发明的用以制造该氧化膜的方法的概念图示；以及
图5为示出通过依据本发明的热处理工序实现的氧化物陷阱电荷水平的曲线图。
主要组件符号说明
100       硅衬底
110       氧化膜
具体实施方式
现在，将参考附图来描述依据本发明的优选实施例。因为提供优选实施例是为了使本领域的普通技术人员能了解本发明，所以可以不同方式来修改这些优选实施例，而且本发明的范围并非局限于稍后所描述的优选实施例。相同组件符号用以指代相同或相似部分。
通过在一氧化工序之后以氮(N)或氢(H)原子来取代，可以减少界面陷阱电荷的密度。同样地，为了减少氧化物陷阱电荷的密度，可以使用在该氧化工序时通过在周围气氛下令氢气(H2)与氧气(O2)彼此反应所产生的蒸汽。
在该氧化物陷阱电荷形成期间由电子引起的陷阱电荷分布在该氧化膜的体内。该陷阱电荷的密度随该氧化工序期间的工艺条件而改变。可经由在该氧化工序后的一预定热处理工序来减少这些电子引起的陷阱电荷密度。可通过在该氧化工序或随后的热工序期间供应充分的氧气以减少空穴引起的陷阱电荷密度。
图1至图3为显示用以说明依据本发明的用以制造一氧化膜的方法的剖面图。图4为用以说明依据本发明的用以制造该氧化膜的方法的概念图示。
参考图1及图4，在将一硅衬底100载入一反应室中之后，经由一氧化工序在该硅衬底100上形成一氧化膜110。
优选地，在将该硅衬底100加载到该反应室上之前，实施用以将在该硅衬底100上所形成的天然氧化膜剥离的清洗工序。该清洗工序优选使用一化学溶液(例如：氟化氢(HF)或缓冲氧化物蚀刻液(BOE))来实施。如果没有实施该清洗工序，可能会产生因留在该硅衬底100上的天然氧化膜降低由随后工序所形成的氧化膜110的品质的问题。
在将该硅衬底100加载到该反应室上之后，使该反应室中的温度上升，以便该温度成为在氧化工序时所使用的温度。该上升速率优选为3到10℃/分钟。加载时优选的温度为550到700℃，更优选地在620到680℃。
可通过向该硅衬底100的表面只喷洒作为氧化剂的氧气或者喷洒作为氧化剂的在高温下经由反应产生蒸汽的氢气与氧气的混合气体，以实施该氧化工序。此时，优选通过一起注入一包含氯的气体(例如：TCA或TCE)来实施氧化工序，以便减少在该氧化膜110中的移动离子。有鉴于该膜的特性，将该氧化工序的温度保持在高温是有效的。因此，优选该氧化工序的温度为700到800℃，更优选为730到770℃。如果该氧化工序在上述温度中实施，不但可均匀地形成该氧化膜110的品质，而且可强化接合。可通过控制该氧化工序条件及该氧化工序时间，以形成具有一目标厚度的氧化膜110。在此实施例中，该氧化膜110优选具有约30到200埃(更优选为50到130埃)的厚度。
如果已经由上述氧化工序形成该氧化膜110，则停止该氧化剂的注入，然后通过将一惰性气体注入该反应室中以将该残留氧化剂完全地自该反应室排出。可使用氮气来作为该惰性气体。
参考图2及图4，优选地在氮气气氛下实施用以减少该界面陷阱电荷的预处理热工序。该预处理热工序优选包括稳定该反应室的温度的步骤、退火步骤及后期退火步骤。
使该反应室中的温度上升，以便该温度成为在该预处理热工序时所使用的温度。在此实施例中，该预处理热工序的温度优选为850到950℃。因此，该反应室的温度优选在该惰性气体气氛下以3到10℃/分钟的上升速率来提升，并逐渐地提升至该预处理热工序的温度。更为优选地，以4到6℃/分钟的上升速率提升该反应室中的温度约20到40分钟。可以优选地使用氮气作为该惰性气体。
在使该反应室的温度上升之后，优选地在氮气气氛下稳定该反应室的温度约4到6分钟。这是为了要稳定该升温所造成的温度的不稳定性。
在稳定该温度之后，优选地在850到950℃温度及一氧化二氮或一氧化氮气体气氛下实施约5到15分钟的退火处理。在此实施例中，更优选的是实施该退火处理约8到12分钟。这是用以减少因过度退火所造成的热应力及有效地以氮来取代该界面陷阱电荷。
在该退火工序之后，优选在850到950℃温度及氮气气体气氛下实施4到6分钟的后期退火处理。这是用以减少热应力、加强氮取代效果以及排放在该退火工序中所使用的气体。
参考图3及图4，实施用以减少氧化物陷阱电荷的高温热处理工序。
在实施该高温热处理工序之前，使该反应室中的温度上升，以便该温度成为在高温度热处理工序时所使用的温度。优选以3到10℃/分钟的速率来实施该温度的提升。更为优选的是以4到6℃/分钟的速率使该反应室中的温度上升约4到6分钟。此外，优选在一惰性气体气氛或一混合气体气氛(一惰性气体与氧气混合)下实施该高温热处理的升温。优选使用氮气或氩气作为该惰性气体。因此，在该升温步骤期间，可防止在该硅衬底与该氧化膜的界面附近发生空穴陷阱电荷。
在该升温步骤之后，优选在950到1100℃温度及在氧气与该惰性气体混合的气体气氛下实施该高温热处理工序，以便减少氧化物陷阱电荷。换句话说，优选在氮气与氧气混合的气体气氛或氩气与氧气混合的气体气氛下实施该高温热处理工序。此外，可在一氧化二氮气体或一氧化氮气体气氛下实施该高温热处理工序。该高温热处理工序优选实施5到15分钟。在此实施例中，更优选的是在上述温度及在上述气体气氛下实施该高温热处理工序8到12分钟。
如果在上述工艺条件下实施该高温热处理工序，则可通过供应充分氧气及同时应用热预算以最小化该氧化膜110中的氧化物陷阱电荷。其详细效果将描述于后。
在实施该高温热处理工序之后，使该反应室中的温度下降一定时间，并从该反应室卸载该晶片。优选地以2到4℃/分钟的速率使该反应室的温度下降约60到70分钟。在温度下降时，该反应室的内部优选是惰性气体气氛。当从该反应室卸载该晶片时的温度优选为约750到850℃。
图5为示出通过依据本发明的热处理工序实现的氧化物陷阱电荷水平的曲线图。
图5中的曲线″A″表示在950℃或更高温度及在一惰性气体与氧气混合的气体气氛下实施10分钟或更长时间的高温热处理工序时的氧化物陷阱电荷水平。图5中的曲线″B″表示在没有实施该高温热处理工序时的氧化物陷阱电荷水平。从图5可看出在实施依据本发明的高温热处理工序的情况下，陷阱电荷水平降低了。
依据上述本发明，在形成一氧化膜之后，实施一高温热处理工序及一预处理热工序。因此，可减少界面陷阱电荷及氧化物陷阱电荷。
此外，形成了一具有减少的陷阱电荷的高品质氧化膜。因此，可改善器件的可靠性并防止阈值电压的变动。

Claims (10)

1.一种用以在半导体器件中形成氧化膜的方法，其包括下列步骤：
提供一硅衬底，从所述硅衬底剥离天然氧化膜；
通过实施一氧化工序在该硅衬底上形成一氧化膜；以及
在一惰性气体与氧气混合的气氛下实施高温热处理工序，以便减少该氧化膜中所存在的陷阱电荷。
2.如权利要求1所述的方法，其进一步包括在形成所述氧化膜之后，实施用以减少该硅衬底与该氧化膜间的界面陷阱电荷的预处理热工序的步骤。
3.如权利要求2所述的方法，其中所述预处理热工序在850到950℃温度及一氧化二氮(N2O)或一氧化氮(NO)气体气氛下实施5到15分钟。
4.如权利要求1所述的方法，其中所述高温热处理工序在950到1100℃温度及在一惰性气体中混合有氧气的气氛下实施5到15分钟。
5.如权利要求1所述的方法，其中所述氧化工序通过下列方式来实施：令氢气及氧气在高温下经由反应变成蒸汽，以及然后将该蒸汽喷洒至该硅衬底的表面或者将一包含氯的TCA或TCE气体一起注入该蒸汽中。
6.一种用以在半导体器件中形成氧化膜的方法，其包括下列步骤：
将一硅衬底加载到一反应室中，然后第一次使该反应室中的温度上升，以便该温度成为第一温度；
通过在该第一温度下实施一氧化工序以在该硅衬底上形成一氧化膜；
第二次使所述反应室中的温度上升，以便该温度成为第二温度；
在所述第二温度及在一氮气气氛下实施一预处理热工序；
第三次使所述反应室中的温度上升，以便该温度成为第三温度；
在所述第三温度及在混合有一惰性气体及氧气的气氛下实施一高温热处理工序；以及
使所述反应室中的温度下降，以便该温度成为一卸载温度，然后将所述硅衬底自该反应室卸载。
7.如权利要求6所述的方法，其中所述预处理热工序包括下列步骤：
在氮气气氛下使该反应室中的温度稳定4到6分钟，以便稳定该反应室中的温度；
在一氧化二氮或一氧化氮气体气氛下实施5到15分钟的退火处理；以及
在氮气气氛下实施4到6分钟的后期退火处理。
8.如权利要求6所述的方法，其中所述高温热处理工序在混合有氮气及氧气的气体气氛下或在混合有氩气及氧气的气体气氛下实施5到15分钟。
9.如权利要求6所述的方法，其中所述第一升温工序在3到10℃/分钟的速率下实施，所述第二升温工序在3到10℃/分钟的速率及氮气气氛下实施20到40分钟，以及所述第三升温工序在3到10℃/分钟的速率下实施4到6分钟。
10.如权利要求6所述的方法，其中所述第一温度为700到800℃，所述第二温度为850到950℃，以及所述第三温度为950到1100℃。
CNB2005100038813A 2004-02-23 2005-01-19 用以在半导体器件中形成氧化膜的方法 Expired - Fee Related CN100399519C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0011754/04 2004-02-23
KR10-2004-0011754A KR100537554B1 (ko) 2004-02-23 2004-02-23 반도체 소자의 산화막 형성 방법
KR0011754/2004 2004-02-23

Publications (2)

Publication Number Publication Date
CN1661782A true CN1661782A (zh) 2005-08-31
CN100399519C CN100399519C (zh) 2008-07-02

Family

ID=34836814

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100038813A Expired - Fee Related CN100399519C (zh) 2004-02-23 2005-01-19 用以在半导体器件中形成氧化膜的方法

Country Status (6)

Country Link
US (1) US7368400B2 (zh)
JP (1) JP4768986B2 (zh)
KR (1) KR100537554B1 (zh)
CN (1) CN100399519C (zh)
DE (1) DE102004060440A1 (zh)
TW (1) TWI262559B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN106206266A (zh) * 2016-07-22 2016-12-07 上海芯导电子科技有限公司 一种推阱工艺
CN106548937A (zh) * 2015-09-18 2017-03-29 上海先进半导体制造股份有限公司 退火的工艺方法
CN110473780A (zh) * 2019-08-30 2019-11-19 上海华力微电子有限公司 改善栅极氧化层的方法及半导体器件的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082468A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for high-temperature annealing a multilayer wafer
KR100695004B1 (ko) * 2005-11-01 2007-03-13 주식회사 하이닉스반도체 반도체 소자의 산화막 형성 방법
KR100818426B1 (ko) * 2006-08-31 2008-04-01 동부일렉트로닉스 주식회사 산화막 하드 마스크 피트 결함 방지 방법
US7592274B2 (en) * 2006-09-29 2009-09-22 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor element
GB2499816A (en) * 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
US20140342473A1 (en) * 2013-05-14 2014-11-20 United Microelectronics Corp. Semiconductor processing method
US9954176B1 (en) 2016-10-06 2018-04-24 International Business Machines Corporation Dielectric treatments for carbon nanotube devices
CN109004063B (zh) * 2018-07-06 2020-06-09 横店集团东磁股份有限公司 一种晶硅太阳电池的热氧化方法
CN113026002A (zh) * 2021-03-03 2021-06-25 陕西雷翔新材料科技有限公司 一种薄膜金属氧化物结构及其制造方法
CN116959961A (zh) * 2023-08-22 2023-10-27 中环领先半导体材料有限公司 一种晶圆及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5137147B2 (zh) * 1971-08-20 1976-10-14
JPH0682652B2 (ja) * 1985-01-31 1994-10-19 株式会社東芝 シリコン熱酸化膜の形成方法
JPH0770535B2 (ja) * 1986-06-25 1995-07-31 ソニー株式会社 半導体装置の製造方法
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
JPS63199434A (ja) * 1987-02-16 1988-08-17 Oki Electric Ind Co Ltd 絶縁膜の形成方法
JPH0316215A (ja) * 1989-06-14 1991-01-24 Matsushita Electron Corp シリコン熱酸化膜の形成方法
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
JP3041065B2 (ja) * 1991-03-15 2000-05-15 沖電気工業株式会社 絶縁膜形成方法
JPH05160114A (ja) * 1991-12-06 1993-06-25 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP3243915B2 (ja) * 1993-12-28 2002-01-07 ソニー株式会社 Ｃｖｄ酸化膜の界面酸化方法
JPH07220987A (ja) * 1994-01-28 1995-08-18 Nippon Telegr & Teleph Corp <Ntt> 単結晶Ｓｉ基板とその製造方法
JPH07335876A (ja) * 1994-06-10 1995-12-22 Sony Corp ゲート絶縁膜の形成方法
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法
KR19980055759A (ko) 1996-12-28 1998-09-25 김영환 폴리실리콘층 형성 방법
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5849643A (en) * 1997-05-23 1998-12-15 Advanced Micro Devices, Inc. Gate oxidation technique for deep sub quarter micron transistors
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
JP2000114253A (ja) * 1998-09-30 2000-04-21 Toshiba Corp 半導体酸化膜形成法
KR100327329B1 (ko) * 1998-12-11 2002-07-04 윤종용 저압하의실리콘산화막및산질화막형성방법
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
JP2000216156A (ja) * 1999-01-21 2000-08-04 Sony Corp シリコン窒化酸化膜の形成方法及びｐ形半導体素子の製造方法
US6670242B1 (en) * 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6180543B1 (en) * 1999-07-06 2001-01-30 Taiwan Semiconductor Manufacturing Company Method of generating two nitrogen concentration peak profiles in gate oxide
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US6448126B1 (en) * 2001-08-07 2002-09-10 Macronix International Co. Ltd. Method of forming an embedded memory
KR100576503B1 (ko) * 2003-01-07 2006-05-10 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN106548937A (zh) * 2015-09-18 2017-03-29 上海先进半导体制造股份有限公司 退火的工艺方法
CN106548937B (zh) * 2015-09-18 2019-06-25 上海先进半导体制造股份有限公司 退火的工艺方法
CN106206266A (zh) * 2016-07-22 2016-12-07 上海芯导电子科技有限公司 一种推阱工艺
CN106206266B (zh) * 2016-07-22 2020-02-04 上海芯导电子科技有限公司 一种推阱工艺
CN110473780A (zh) * 2019-08-30 2019-11-19 上海华力微电子有限公司 改善栅极氧化层的方法及半导体器件的制造方法
CN110473780B (zh) * 2019-08-30 2021-12-10 上海华力微电子有限公司 改善栅极氧化层的方法及半导体器件的制造方法

Also Published As

Publication number Publication date
TW200529323A (en) 2005-09-01
KR20050083281A (ko) 2005-08-26
JP2005244176A (ja) 2005-09-08
US20050186806A1 (en) 2005-08-25
TWI262559B (en) 2006-09-21
JP4768986B2 (ja) 2011-09-07
DE102004060440A1 (de) 2005-09-08
CN100399519C (zh) 2008-07-02
US7368400B2 (en) 2008-05-06
KR100537554B1 (ko) 2005-12-16

Similar Documents

Publication Publication Date Title
CN1661782A (zh) 用以在半导体器件中形成氧化膜的方法
KR100350815B1 (ko) 유전체 형성방법
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
US20070207628A1 (en) Method for forming silicon oxynitride materials
US6268269B1 (en) Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects
CN1691312A (zh) 在闪存装置的栅极间形成介电层的方法
US7341960B2 (en) Method for making a metal oxide semiconductor device
US20100029091A1 (en) Method of Forming Tunnel Insulation Layer in Flash Memory Device
CN1402307A (zh) 制作基极介电层的方法
CN1230769A (zh) 半导体器件制造方法
EP0339852A2 (en) Method of fabricating a layer on a substrate
CN105489655A (zh) 电子设备及其制造方法和其制造装置
CN1262014C (zh) 半导体器件和半导体器件的制造方法
CN1701426A (zh) 半导体器件的制造方法
US20150064930A1 (en) Process of manufacturing the gate oxide layer
KR0137550B1 (ko) 게이트 산화막 형성 방법
Jang et al. Positive aging in InP-based QD-LEDs encapsulated with epoxy: the role of thiol molecules and post-annealing treatment
KR20090025780A (ko) 플래시 메모리 소자의 제조 방법
CN1428824A (zh) 半导体晶圆的热氧化制作工艺
KR960007641B1 (ko) 반도체 소자 제조방법
US20090039413A1 (en) Method to form uniform tunnel oxide for flash devices and the resulting structures
KR960013152B1 (ko) 반도체소자의 게이트 산화막 형성방법
JP3264909B2 (ja) 熱処理装置、熱処理方法及び半導体装置製造方法
KR100529610B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR19980046161A (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20170119