JPH07220987A - 単結晶Ｓｉ基板とその製造方法 - Google Patents
単結晶Ｓｉ基板とその製造方法Info
- Publication number
- JPH07220987A JPH07220987A JP848594A JP848594A JPH07220987A JP H07220987 A JPH07220987 A JP H07220987A JP 848594 A JP848594 A JP 848594A JP 848594 A JP848594 A JP 848594A JP H07220987 A JPH07220987 A JP H07220987A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- single crystal
- interface
- single crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 原子レベルで平坦なＳｉ表面を有し、プロセ
ス中に平坦性の劣化がなく、微細ＭＯＳデバイス用、Ｓ
ｉ量子効果用デバイス用にも好適な単結晶Ｓｉ基板を提
供する。また、基板の面方位によらずＳｉ表面の平坦化
が可能であり、しかも超高真空装置を用いることなく低
コストにより平坦化が可能な単結晶Ｓｉ基板の製造方法
を提供する。 【構成】 単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を
含む積層体と、そのＳｉ面と接してなる少なくとも１層
のＳｉ酸化膜とからなり、単結晶ＳｉとＳｉ酸化膜の界
面に原子層オーダーで平坦なテラスと原子層オーダー高
さのステップ構造を有する。また、製造方法は、単結晶
Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を含む積層体と、そ
のＳｉ面に接してなる少なくとも１層のＳｉ酸化膜とを
含む構造体を、該構造体の所望のＳｉ／Ｓｉ酸化膜界面
部分のみを溶融できる酸素濃度、温度を満たす条件で処
理を行う工程を少なくとも含むこと。
ス中に平坦性の劣化がなく、微細ＭＯＳデバイス用、Ｓ
ｉ量子効果用デバイス用にも好適な単結晶Ｓｉ基板を提
供する。また、基板の面方位によらずＳｉ表面の平坦化
が可能であり、しかも超高真空装置を用いることなく低
コストにより平坦化が可能な単結晶Ｓｉ基板の製造方法
を提供する。 【構成】 単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を
含む積層体と、そのＳｉ面と接してなる少なくとも１層
のＳｉ酸化膜とからなり、単結晶ＳｉとＳｉ酸化膜の界
面に原子層オーダーで平坦なテラスと原子層オーダー高
さのステップ構造を有する。また、製造方法は、単結晶
Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を含む積層体と、そ
のＳｉ面に接してなる少なくとも１層のＳｉ酸化膜とを
含む構造体を、該構造体の所望のＳｉ／Ｓｉ酸化膜界面
部分のみを溶融できる酸素濃度、温度を満たす条件で処
理を行う工程を少なくとも含むこと。
Description
【０００１】
【産業上の利用分野】本発明は、単結晶Ｓｉ基板とその
製造方法に係り、より詳細には、微細ＭＯＳデバイス用
あるいはＳｉ量子効果デバイス用として好適に用いるこ
とができる高品位な単結晶Ｓｉ基板とその製造方法に関
する。
製造方法に係り、より詳細には、微細ＭＯＳデバイス用
あるいはＳｉ量子効果デバイス用として好適に用いるこ
とができる高品位な単結晶Ｓｉ基板とその製造方法に関
する。
【０００２】
【従来の技術】ＭＯＳデバイスの微細化が進む中で、Ｓ
ｉ基板表面のマイクロラフネスに注目が集まっている。
マイクロラフネスは微細なＭＯＳデバイスにおいてはそ
の特性に影響を与えることから、その低減が大きな課題
となっている。最終目標は原子レベルで平坦な表面であ
るが、通常の基板の仕上げに用いられている表面研磨技
術では、Ｒａで０．１ｎｍ程度が限界であり、原子レベ
ルで平坦な表面の実現は不可能である。
ｉ基板表面のマイクロラフネスに注目が集まっている。
マイクロラフネスは微細なＭＯＳデバイスにおいてはそ
の特性に影響を与えることから、その低減が大きな課題
となっている。最終目標は原子レベルで平坦な表面であ
るが、通常の基板の仕上げに用いられている表面研磨技
術では、Ｒａで０．１ｎｍ程度が限界であり、原子レベ
ルで平坦な表面の実現は不可能である。
【０００３】原子レベルで平坦な表面を得る実験的な手
法として、超高真空中の加熱処理法がかなり古くより知
られている。また、近年、ウエット処理によって原子レ
ベルで平坦な界面を得る研究がなされており、Ｓｉ（１
１１）面においては緩衝弗酸によるウエット処理により
原子レベルで平坦な表面が得られている。
法として、超高真空中の加熱処理法がかなり古くより知
られている。また、近年、ウエット処理によって原子レ
ベルで平坦な界面を得る研究がなされており、Ｓｉ（１
１１）面においては緩衝弗酸によるウエット処理により
原子レベルで平坦な表面が得られている。
【０００４】しかし、上記超高真空中加熱法、ウエット
処理法のいずれの場合でも、基板を大気にさらすと極め
て速やかに表面は酸化され、もはや、原子レベルで平坦
な表面とはいえなくなるため、実際のデバイスプロセス
に供する事はできない。さらに、ウエット処理の場合に
は、Ｓｉ（１１１）面以外の面、特にＭＯＳデバイスに
おいて重要であるＳｉ（１００）面においては原子レベ
ルで平坦な表面が得られる見通しは現在のところない。
処理法のいずれの場合でも、基板を大気にさらすと極め
て速やかに表面は酸化され、もはや、原子レベルで平坦
な表面とはいえなくなるため、実際のデバイスプロセス
に供する事はできない。さらに、ウエット処理の場合に
は、Ｓｉ（１１１）面以外の面、特にＭＯＳデバイスに
おいて重要であるＳｉ（１００）面においては原子レベ
ルで平坦な表面が得られる見通しは現在のところない。
【０００５】このように、現状では、特に重要であるＳ
ｉ（１００）面において、原子レベルで平坦なＳｉ表面
を得る現実的な方法は超高真空中加熱法以外にない。こ
の手法はコストが高いという欠点のみならず、その得ら
れた表面は活性で酸化され易いという欠点もある。原子
レベルで平坦な表面を必要とするのは例えばＭＯＳデバ
イスであればゲート酸化膜／Ｓｉ界面であり、通常のＭ
ＯＳデバイスの製造工程では、ゲート酸化膜形成までに
多くの工程を経る。しかるに多くの工程を経てもその平
坦性が十分保たれる必要があり、基板供給の段階で表面
が露出している場合には平坦性の保存は困難である。ま
たゲート酸化直前に高温の真空中加熱を行い平坦化を行
うことはデバイス特性等に非常に大きな悪影響を及ぼす
ため事実上不可能である。
ｉ（１００）面において、原子レベルで平坦なＳｉ表面
を得る現実的な方法は超高真空中加熱法以外にない。こ
の手法はコストが高いという欠点のみならず、その得ら
れた表面は活性で酸化され易いという欠点もある。原子
レベルで平坦な表面を必要とするのは例えばＭＯＳデバ
イスであればゲート酸化膜／Ｓｉ界面であり、通常のＭ
ＯＳデバイスの製造工程では、ゲート酸化膜形成までに
多くの工程を経る。しかるに多くの工程を経てもその平
坦性が十分保たれる必要があり、基板供給の段階で表面
が露出している場合には平坦性の保存は困難である。ま
たゲート酸化直前に高温の真空中加熱を行い平坦化を行
うことはデバイス特性等に非常に大きな悪影響を及ぼす
ため事実上不可能である。
【０００６】以上のように、現状では所望の工程まで原
子レベルに平坦なＳｉ表面を保存できる技術がない。
子レベルに平坦なＳｉ表面を保存できる技術がない。
【０００７】
【発明が解決しようとする課題】本発明は、原子レベル
で平坦なＳｉ表面を有し、プロセス中に平坦性が劣化す
ることがなく、微細ＭＯＳデバイス用あるいはＳｉ量子
効果用デバイス用にも好適に用いることができる単結晶
Ｓｉ基板を提供することを目的とする。
で平坦なＳｉ表面を有し、プロセス中に平坦性が劣化す
ることがなく、微細ＭＯＳデバイス用あるいはＳｉ量子
効果用デバイス用にも好適に用いることができる単結晶
Ｓｉ基板を提供することを目的とする。
【０００８】また、本発明は、基板の面方位によらずＳ
ｉ表面の平坦化が可能であり、しかも超高真空装置を用
いることなく低コストにより平坦化が可能な単結晶Ｓｉ
基板の製造方法を提供することを目的とする。
ｉ表面の平坦化が可能であり、しかも超高真空装置を用
いることなく低コストにより平坦化が可能な単結晶Ｓｉ
基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
の本発明の単結晶Ｓｉ基板は、単結晶Ｓｉ基板、或い
は、単結晶Ｓｉ薄膜を含む積層体と、そのＳｉ面と接し
てなる少なくとも１層のＳｉ酸化膜とからなり、単結晶
ＳｉとＳｉ酸化膜の界面に原子層オーダーで平坦なテラ
スと原子層オーダー高さのステップ構造を有することを
特徴とする。
の本発明の単結晶Ｓｉ基板は、単結晶Ｓｉ基板、或い
は、単結晶Ｓｉ薄膜を含む積層体と、そのＳｉ面と接し
てなる少なくとも１層のＳｉ酸化膜とからなり、単結晶
ＳｉとＳｉ酸化膜の界面に原子層オーダーで平坦なテラ
スと原子層オーダー高さのステップ構造を有することを
特徴とする。
【００１０】また、本発明の単結晶Ｓｉ基板の製造方法
は、単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を含む積
層体と、そのＳｉ面に接してなる少なくとも１層のＳｉ
酸化膜とを含む構造体を、該構造体の所望のＳｉ／Ｓｉ
酸化膜界面部分のみを溶融できる酸素濃度、温度を満た
す条件で処理を行う工程を少なくとも含むことを特徴と
する。
は、単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄膜を含む積
層体と、そのＳｉ面に接してなる少なくとも１層のＳｉ
酸化膜とを含む構造体を、該構造体の所望のＳｉ／Ｓｉ
酸化膜界面部分のみを溶融できる酸素濃度、温度を満た
す条件で処理を行う工程を少なくとも含むことを特徴と
する。
【００１１】
【作用】以下に本発明の作用を本発明をなすに際して得
た知見、経緯等に基づき説明する。
た知見、経緯等に基づき説明する。
【００１２】上記した課題を解決するには原子レベルで
平坦な表面を膜で覆い保存すればよい。その手段とし
て、上記の真空中加熱の基板に大気中に取り出す前に例
えばスパッタ酸化膜を堆積することは可能である。しか
し、超高真空中での高温処理が必要であるこの手法はコ
スト、スループットの点で大きな困難がある。
平坦な表面を膜で覆い保存すればよい。その手段とし
て、上記の真空中加熱の基板に大気中に取り出す前に例
えばスパッタ酸化膜を堆積することは可能である。しか
し、超高真空中での高温処理が必要であるこの手法はコ
スト、スループットの点で大きな困難がある。
【００１３】しかるに、保護膜を形成してある状態でＳ
ｉ表面（実効的には界面）の平坦化が超高真空装置を用
いることなく行える手段があれば上記のような問題点が
解決できる。
ｉ表面（実効的には界面）の平坦化が超高真空装置を用
いることなく行える手段があれば上記のような問題点が
解決できる。
【００１４】そこで、本発明者は、そのような手段を鋭
意探求したところ、Ｓｉ／Ｓｉ酸化膜界面を部分融合す
ることができれば上記課題を解決し得るのではないかと
の着想を得た。ただ、具体的にそのようにすればＳｉ／
Ｓｉ酸化膜界面を部分融合せしめることができるのかは
全く不明であった。
意探求したところ、Ｓｉ／Ｓｉ酸化膜界面を部分融合す
ることができれば上記課題を解決し得るのではないかと
の着想を得た。ただ、具体的にそのようにすればＳｉ／
Ｓｉ酸化膜界面を部分融合せしめることができるのかは
全く不明であった。
【００１５】そこで、さらに具体的手段に付き探求した
ところ、Ｓｉ／Ｓｉ酸化膜界面をある所定の相状態とし
て加熱すれば部分融合が生じるのではないかとの第２の
着想を得た。すなわち、図２に示すＳｉ−Ｏ系の状態図
（THE OXIDE HANDBOOK: A Subsidiary of Plenum Publi
shing Corporation）によれば、Ｓｉ−Ｏ系は高温（約
１３００℃）以上では、一定の酸素濃度領域で溶融が起
こることが判る。このことをＳｉ／酸化膜系に適用して
考えると、Ｓｉ／Ｓｉ酸化膜界面をかかる一定の酸素濃
度領域として所定温度に加熱すればＳｉ／Ｓｉ酸化膜界
面を部分融合せしめることが可能ではないかという着想
である。
ところ、Ｓｉ／Ｓｉ酸化膜界面をある所定の相状態とし
て加熱すれば部分融合が生じるのではないかとの第２の
着想を得た。すなわち、図２に示すＳｉ−Ｏ系の状態図
（THE OXIDE HANDBOOK: A Subsidiary of Plenum Publi
shing Corporation）によれば、Ｓｉ−Ｏ系は高温（約
１３００℃）以上では、一定の酸素濃度領域で溶融が起
こることが判る。このことをＳｉ／酸化膜系に適用して
考えると、Ｓｉ／Ｓｉ酸化膜界面をかかる一定の酸素濃
度領域として所定温度に加熱すればＳｉ／Ｓｉ酸化膜界
面を部分融合せしめることが可能ではないかという着想
である。
【００１６】ただ、Ｓｉ／Ｓｉ酸化膜界面に一定の酸素
濃度領域を実現するためには、そこの酸素を供給する必
要があり、そのためには、酸化膜を酸素が透過しなけれ
ばならない。しかるに、酸化膜を酸素が透過して界面に
実際上到達するかどうかは不明であり、また、透過した
としても加熱することにより原子層オーダーでの平坦な
テラス・ステップ構造が実際に実現されるかどうかも全
く不明の事項であった。
濃度領域を実現するためには、そこの酸素を供給する必
要があり、そのためには、酸化膜を酸素が透過しなけれ
ばならない。しかるに、酸化膜を酸素が透過して界面に
実際上到達するかどうかは不明であり、また、透過した
としても加熱することにより原子層オーダーでの平坦な
テラス・ステップ構造が実際に実現されるかどうかも全
く不明の事項であった。
【００１７】そこで、本発明者は、幾多の実験を重ねた
ところ、酸化膜の膜厚と加熱雰囲気中における酸素分圧
を所定のものとして加熱を行えば、酸素はＳｉ／Ｓｉ酸
化膜界面に到達し、また、加熱により原子層オーダーで
の平坦なテラス・ステップ構造が実際に実現できること
確認し、本発明をなすに至った。
ところ、酸化膜の膜厚と加熱雰囲気中における酸素分圧
を所定のものとして加熱を行えば、酸素はＳｉ／Ｓｉ酸
化膜界面に到達し、また、加熱により原子層オーダーで
の平坦なテラス・ステップ構造が実際に実現できること
確認し、本発明をなすに至った。
【００１８】結局、酸素を含む雰囲気で高温の熱処理を
行えば、Ｓｉ／Ｓｉ酸化膜界面でその近傍の極めて限定
された領域が溶融し、界面の自由エネルギーを最小にす
るため平坦化が起こるものと考えられる。このような、
十分に平坦化がなされた後、基板を冷却すれば、酸化膜
に埋め込まれた原子レベルで平坦なＳｉ表面を有する基
板を得ることができる。原子レベルで平坦なＳｉ表面
（界面）は、原子オーダーで平坦なテラスと原子層オー
ダー高さのステップ構造を有することが実験により確認
されたのである。なお、かかる構造は、ＡＦＭ等を用い
て観察すれば容易に同定できる。
行えば、Ｓｉ／Ｓｉ酸化膜界面でその近傍の極めて限定
された領域が溶融し、界面の自由エネルギーを最小にす
るため平坦化が起こるものと考えられる。このような、
十分に平坦化がなされた後、基板を冷却すれば、酸化膜
に埋め込まれた原子レベルで平坦なＳｉ表面を有する基
板を得ることができる。原子レベルで平坦なＳｉ表面
（界面）は、原子オーダーで平坦なテラスと原子層オー
ダー高さのステップ構造を有することが実験により確認
されたのである。なお、かかる構造は、ＡＦＭ等を用い
て観察すれば容易に同定できる。
【００１９】なお、例えば、Ａｒ／Ｏ2０．５％雰囲気
の場合は、酸化膜の膜厚を約２００ｎｍ〜１μｍとして
約１３５０℃で熱処理を行えば、原子オーダーで平坦な
テラスと原子層オーダー高さのステップ構造（原子層レ
ベルでの平坦性を有する界面）が得られるが、他の酸素
分圧の場合には、酸化膜の厚さ、温度を変量させ実験に
より適宜の厚さ、温度を求めればよい。もちろん酸化膜
厚さが他の場合には、酸素分圧、温度を変量させ適宜の
酸素分圧、温度を実験により求めればよいことはいうま
でもない。
の場合は、酸化膜の膜厚を約２００ｎｍ〜１μｍとして
約１３５０℃で熱処理を行えば、原子オーダーで平坦な
テラスと原子層オーダー高さのステップ構造（原子層レ
ベルでの平坦性を有する界面）が得られるが、他の酸素
分圧の場合には、酸化膜の厚さ、温度を変量させ実験に
より適宜の厚さ、温度を求めればよい。もちろん酸化膜
厚さが他の場合には、酸素分圧、温度を変量させ適宜の
酸素分圧、温度を実験により求めればよいことはいうま
でもない。
【００２０】
（実施例１）Ｓｉ（１００）基板（基板傾斜０゜±
５’）の表面を既知の熱酸化工程により４００ｎｍ酸化
した後（図１−ａ））、Ａｒ／Ｏ2０．５％雰囲気中で
１３５０℃２時間の熱処理を行い（図１−ｂ））、常温
まで冷却する（図１−ｃ））。１３５０℃の高温熱処理
時にはＳｉ／Ｓｉ酸化膜界面が１ｎｍ厚程度溶解し、界
面張力により平坦化させる。さらに、その冷却の過程で
Ｓｉが再結晶化し、原子レベルで平坦で安定な界面が形
成される。
５’）の表面を既知の熱酸化工程により４００ｎｍ酸化
した後（図１−ａ））、Ａｒ／Ｏ2０．５％雰囲気中で
１３５０℃２時間の熱処理を行い（図１−ｂ））、常温
まで冷却する（図１−ｃ））。１３５０℃の高温熱処理
時にはＳｉ／Ｓｉ酸化膜界面が１ｎｍ厚程度溶解し、界
面張力により平坦化させる。さらに、その冷却の過程で
Ｓｉが再結晶化し、原子レベルで平坦で安定な界面が形
成される。
【００２１】このような界面では、基板の傾斜を反映し
たステップ−テラス構造が観察される。この界面は通常
のＭＯＳデバイスのプロセスで使用する熱処理温度では
十分安定であり、界面に接している酸化膜を完全に除去
しない限り、平坦性は劣化しない。
たステップ−テラス構造が観察される。この界面は通常
のＭＯＳデバイスのプロセスで使用する熱処理温度では
十分安定であり、界面に接している酸化膜を完全に除去
しない限り、平坦性は劣化しない。
【００２２】本実施例ではＳｉ（１００）を例として挙
げたが、他の面方位、例えば、（１１１）、（１１
０）、（３１１）等の基板でも差し支えない事は言うま
でもない。さらに、ＳＩＭＯＸ、貼り付け基板等の各種
のＳＯＩ基板でもＳｉ／Ｓｉ酸化膜界面を有する構造に
できれば適用が可能である。また、実施例では基板傾斜
のスペックが０゜±５’のものを用いたが、本発明によ
り平坦化した基板表面には基板傾斜を反映したステップ
−テラス構造が本質的に残り、これがその粗さを支配す
る事になる。このため、基板に傾斜は０゜に近ければ近
いほどよい事は言うまでもない。
げたが、他の面方位、例えば、（１１１）、（１１
０）、（３１１）等の基板でも差し支えない事は言うま
でもない。さらに、ＳＩＭＯＸ、貼り付け基板等の各種
のＳＯＩ基板でもＳｉ／Ｓｉ酸化膜界面を有する構造に
できれば適用が可能である。また、実施例では基板傾斜
のスペックが０゜±５’のものを用いたが、本発明によ
り平坦化した基板表面には基板傾斜を反映したステップ
−テラス構造が本質的に残り、これがその粗さを支配す
る事になる。このため、基板に傾斜は０゜に近ければ近
いほどよい事は言うまでもない。
【００２３】また、本発明の主旨によればＳｉ／Ｓｉ酸
化膜界面の酸素濃度が所望の濃度範囲にあればよい。こ
れを実現するには、酸素分圧、及び、Ｓｉ上酸化膜の酸
素透過率を所望の条件にすればよい。酸素透過率の制御
にはいくつかの方法がある。実施例で示したのは、あら
かじめ形成した熱酸化膜により制御する手法であるが、
最終的に酸化膜／Ｓｉ界面を有する構造になればよいの
で、高温処理雰囲気中の酸素により酸化してこれを形成
してもかまわない（請求項３）。この場合には、酸化膜
の形成と平坦化とを一工程で行うことができるためより
低コスト化が図れる。
化膜界面の酸素濃度が所望の濃度範囲にあればよい。こ
れを実現するには、酸素分圧、及び、Ｓｉ上酸化膜の酸
素透過率を所望の条件にすればよい。酸素透過率の制御
にはいくつかの方法がある。実施例で示したのは、あら
かじめ形成した熱酸化膜により制御する手法であるが、
最終的に酸化膜／Ｓｉ界面を有する構造になればよいの
で、高温処理雰囲気中の酸素により酸化してこれを形成
してもかまわない（請求項３）。この場合には、酸化膜
の形成と平坦化とを一工程で行うことができるためより
低コスト化が図れる。
【００２４】上記２つの手法は最も簡便でコストの低い
方法であるが、処理中に酸化膜厚が変化するために界面
の酸素濃度をある範囲にするための処理条件（温度、時
間、雰囲気中酸素濃度）がかなり限定されこととなる。
特に、条件によっては界面の酸素濃度を所望の濃度にす
るまでに長い時間がかかることがあり、処理条件の制御
には十分な注意が必要である。しかるに、十分な厚さの
酸化膜、たとえば、熱酸化膜／低温酸化膜の積層体、あ
るいは、熱酸化膜／Ｓｉ膜の積層体、熱酸化膜／Ｓｉ窒
化膜の積層体等を用いれば界面での酸素濃度は制御しや
すくなり処理条件の範囲が広がる。また、この手法では
基板の処理時のＳｉの酸化量を小さく抑えることができ
るため、ＳＯＩ基板向きの手法である。また、熱酸化膜
／Ｓｉ膜の積層体や熱酸化膜／Ｓｉ窒化膜の積層体を用
いた場合、熱酸化膜上のＳｉ膜あるいはＳｉ窒化膜は容
易に除去することができるため、所望の膜厚の熱酸化膜
のついた基板が得られる。
方法であるが、処理中に酸化膜厚が変化するために界面
の酸素濃度をある範囲にするための処理条件（温度、時
間、雰囲気中酸素濃度）がかなり限定されこととなる。
特に、条件によっては界面の酸素濃度を所望の濃度にす
るまでに長い時間がかかることがあり、処理条件の制御
には十分な注意が必要である。しかるに、十分な厚さの
酸化膜、たとえば、熱酸化膜／低温酸化膜の積層体、あ
るいは、熱酸化膜／Ｓｉ膜の積層体、熱酸化膜／Ｓｉ窒
化膜の積層体等を用いれば界面での酸素濃度は制御しや
すくなり処理条件の範囲が広がる。また、この手法では
基板の処理時のＳｉの酸化量を小さく抑えることができ
るため、ＳＯＩ基板向きの手法である。また、熱酸化膜
／Ｓｉ膜の積層体や熱酸化膜／Ｓｉ窒化膜の積層体を用
いた場合、熱酸化膜上のＳｉ膜あるいはＳｉ窒化膜は容
易に除去することができるため、所望の膜厚の熱酸化膜
のついた基板が得られる。
【００２５】また、その温度は、界面溶融が起こる温度
以上（界面の酸素濃度に依存する）、Ｓｉ融点以下であ
ればよい。
以上（界面の酸素濃度に依存する）、Ｓｉ融点以下であ
ればよい。
【００２６】また、実施例では熱処理時間を２時間とし
たが平坦化は実効的には短時間でも起こるため、より短
時間でもかまわない。ただし、もともとの平坦性が悪い
基板に関しては平坦性のよい基板に比べてより長時間の
処理が必要であることは言うまでもない。
たが平坦化は実効的には短時間でも起こるため、より短
時間でもかまわない。ただし、もともとの平坦性が悪い
基板に関しては平坦性のよい基板に比べてより長時間の
処理が必要であることは言うまでもない。
【００２７】
（請求項１）原子レベルで平坦なＳｉ表面を有し、しか
もその表面は所望の工程まで酸化膜により覆われている
ため、プロセス中に平坦性が劣化することがなく、微細
ＭＯＳデバイス用あるいはＳｉ量子効果用デバイス用に
も好適に用いることができる。
もその表面は所望の工程まで酸化膜により覆われている
ため、プロセス中に平坦性が劣化することがなく、微細
ＭＯＳデバイス用あるいはＳｉ量子効果用デバイス用に
も好適に用いることができる。
【００２８】（請求項２）基板の面方位によらずＳｉ表
面の平坦化が可能となる。すなわち、従来、超高真空装
置を用いてしか実現できなかった（１００）面の平坦化
も可能となる。また、超高真空装置を用いることなく平
坦化が可能である。すなわち、低コストにより平坦化が
可能となる。
面の平坦化が可能となる。すなわち、従来、超高真空装
置を用いてしか実現できなかった（１００）面の平坦化
も可能となる。また、超高真空装置を用いることなく平
坦化が可能である。すなわち、低コストにより平坦化が
可能となる。
【００２９】（請求項３）請求項２の効果のほかに、よ
り少ない工程で平坦化が可能となる。
り少ない工程で平坦化が可能となる。
【図１】実施例における工程を説明するための基板の断
面図である。
面図である。
【図２】Ｓｉ−Ｏ系の平衡状態図である。
Claims (3)
- 【請求項１】 単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄
膜を含む積層体と、そのＳｉ面と接してなる少なくとも
１層のＳｉ酸化膜とからなり、単結晶ＳｉとＳｉ酸化膜
の界面に原子層オーダーで平坦なテラスと原子層オーダ
ー高さのステップ構造を有することを特徴とする単結晶
Ｓｉ基板。 - 【請求項２】 単結晶Ｓｉ基板、或いは、単結晶Ｓｉ薄
膜を含む積層体と、そのＳｉ面に接してなる少なくとも
１層のＳｉ酸化膜とを含む構造体を、該構造体の所望の
Ｓｉ／Ｓｉ酸化膜界面部分のみを溶融できる酸素濃度、
温度を満たす条件で処理を行う工程を少なくとも含むこ
とを特徴とする単結晶Ｓｉ基板製造方法。 - 【請求項３】 Ｓｉ面に接してなる少なくとも１層のＳ
ｉ酸化膜の内、最上部のＳｉ面に直接接するＳｉ酸化膜
を、界面溶融工程の処理雰囲気中の酸素により形成する
ことを特徴とする請求項２記載の単結晶Ｓｉ基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP848594A JPH07220987A (ja) | 1994-01-28 | 1994-01-28 | 単結晶Ｓｉ基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP848594A JPH07220987A (ja) | 1994-01-28 | 1994-01-28 | 単結晶Ｓｉ基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07220987A true JPH07220987A (ja) | 1995-08-18 |
Family
ID=11694422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP848594A Pending JPH07220987A (ja) | 1994-01-28 | 1994-01-28 | 単結晶Ｓｉ基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07220987A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| JP2005518663A (ja) * | 2002-02-20 | 2005-06-23 | ジェネラル・セミコンダクター・インコーポレーテッド | 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
-
1994
- 1994-01-28 JP JP848594A patent/JPH07220987A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| US6461939B1 (en) | 1999-04-09 | 2002-10-08 | Shin-Etsu Handotai Co., Ltd. | SOI wafers and methods for producing SOI wafer |
| KR100688629B1 (ko) * | 1999-04-09 | 2007-03-09 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ웨이퍼 및 그 제조방법 |
| JP2005518663A (ja) * | 2002-02-20 | 2005-06-23 | ジェネラル・セミコンダクター・インコーポレーテッド | 低オン抵抗を有する高電圧電力ｍｏｓｆｅｔ |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
| KR100730806B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 | |
| KR100796831B1 (ko) | 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법 | |
| KR100886620B1 (ko) | 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법 | |
| TW200913128A (en) | Method for manufacturing SOI wafer | |
| CN101241835B (zh) | 贴合晶片的制造方法 | |
| JPH05507390A (ja) | 基板の薄化エッチングのための方法 | |
| JPH07220987A (ja) | 単結晶Ｓｉ基板とその製造方法 | |
| TW201826402A (zh) | 用於平滑絕緣體上半導體底材表面之方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JP2010525598A (ja) | 複合材料ウェハの製造方法および対応する複合材料ウェハ | |
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| TWI710027B (zh) | 用於平滑結構表面之方法 | |
| JP2008244261A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| US20230137599A1 (en) | Surface treatment of soi wafer | |
| JPH05326692A (ja) | 半導体装置の製造方法 | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| JPS59121829A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JP2004288790A (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10335254A (ja) | 半導体基板の製造方法 | |
| JP2002176155A (ja) | 貼り合わせｓｏｉウエハの製造方法 | |
| JPS59147425A (ja) | 半導体結晶膜の形成方法 | |
| JP2008205217A (ja) | 半導体基板の製造方法 |