TWI710027B - 用於平滑結構表面之方法 - Google Patents

用於平滑結構表面之方法 Download PDF

Info

Publication number
TWI710027B
TWI710027B TW105144110A TW105144110A TWI710027B TW I710027 B TWI710027 B TW I710027B TW 105144110 A TW105144110 A TW 105144110A TW 105144110 A TW105144110 A TW 105144110A TW I710027 B TWI710027 B TW I710027B
Authority
TW
Taiwan
Prior art keywords
temperature
silicon
heat treatment
smoothing
insulator structure
Prior art date
Application number
TW105144110A
Other languages
English (en)
Other versions
TW201735165A (zh
Inventor
迪帝爾 蘭盧
奧列格 科諾強克
卡洛 大衛
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201735165A publication Critical patent/TW201735165A/zh
Application granted granted Critical
Publication of TWI710027B publication Critical patent/TWI710027B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明與一種包含在一熱處理期間使一絕緣體上矽結構之一表面曝露在一惰性或還原氣體流及一高溫下以使所述絕緣體上矽結構平滑之方法有關，該方法包括：一第一熱處理步驟，其在一第一溫度與一第一流量所定義之第一氣體流下進行；該方法之特徵在於其包括：一第二熱處理步驟，其在低於所述第一溫度之一第二溫度與小於所述第一流量之一第二流量所定義之一第二氣體流下進行。

Description

用於平滑結構表面之方法
本發明係關於一種用於製作一結構之方法，該結構依序包括一有用半導體層、一介電層及一載體底材。詳言之，本發明係關於一種用於平滑所述有用層表面之方法。這些結構特別適用於微電子、微機械、光子學等領域。
現有技術中已知有各種方法允許依序包括一表面半導體層、一介電層及一載體底材之一中間結構（intermediate structure）形成。例如，層移轉製作方法（例如知名的Smart Cut™法或Eltran™法）或甚至氧植入製作方法（例如SIMOX法，其為Separation by Implantation of Oxygen（氧離子植入隔離）之縮寫）。
在接下來的加工步驟期間，中間結構會經歷各種處理，以將中間結構之表面層在平均厚度、厚度均勻性、粗糙度、結晶品質等方面轉化為具備所有預期屬性之有用層。
這些已知方法特別受到絕緣體上矽（SOI）結構的製作所採用。以SOI而言，表面層會變成有用層，載體底材通常由矽組成，介電層通常由二氧化矽組成。
這些SOI結構必須符合非常精確的規格。對於有用層的最終粗糙度，以及有用層及其下介電層的厚度均勻性尤其如此。為了確保之後形成在有用層當中或上面的半導體元件的良好操作，符合這些規格是必要的。
在適用於中間結構的標準加工處理方式中，已知的有平滑回火處理，其包括將表面層曝露在達到高溫（通常高於1100℃）的一惰性或還原大氣環境下。此處理方式係透過表面重構（surface reconstruction）而讓曝露在高溫大氣環境下的層之粗糙度降低。
這些回火操作可在適合於在受控制的惰性或還原氣體流下同時處理複數個SOI結構的爐中進行，以促進爐的熱均勻性。前述氣體經過過濾以使其非常純（雜質少於1 ppm），因為任何能夠與矽反應的污染物（O2 、 H2 O、CO2 等等）都會破壞表面平滑過程。不完美平滑的特徵在於，有用層的表面會有一定程度的殘餘粗糙度或不均勻粗糙度。
應記得的是，粗糙度測量通常使用原子力顯微鏡（atomic force microscope ，AFM）進行。此類裝置測量粗糙度的方式為，以AFM顯微鏡的探針掃描表面，其範圍從1 × 1 μm2 至10 × 10 μm2，或較不常見的50 × 50 μm2，或甚至100 × 100 μm2。表面粗糙度亦可以其他方法測量，尤其是透過「霧度（haze）」來測量。此方法特別具有快速描述有用層整個表面的粗糙度均勻性的優點。以ppm測量的「霧度」，係衍生自一種利用待描述表面之光學反射率特性的方法，並對應於由該表面因其微粗糙度（microroughness）而散射的光學訊號。要特別指出的是，本說明書所揭露的「霧度」值是以任意單位（arbitrary unit，a.u.）表示，且這些「霧度」值是依照相同規約以相同裝置測量，在本說明書中係以KLA Tencor公司的Surfscan SP型裝置測量。
在用於平滑具有薄表面層的SOI結構的表面的高溫中及回火時間範圍內，底下氧化物層發生溶解現象是可能的。此一現象在O. Kononchuck等人於期刊《Solid State Phenomena》所發表的〈Novel trends in SOI technology for CMOS applications〉文章（volume 156-158 (2010) p. 69 to 76）中有特別加以報告。該文章具體解釋說，在高溫的惰性或還原處理大氣環境下，介電層的氧原子能夠擴散穿過表面層並與表面層起反應，產生揮發性物種(volatile species)（氣態一氧化矽SiO），這些揮發性物種被惰性氣體流排出到爐子的大氣環境中。該文章亦解釋，就具有薄表面層的SOI結構而言，氧原子擴散穿過表面層，會受到從該結構的表面排出揮發性物種的能力所限制，因此，擴散現象的程度，局部地與該表面附近的爐中大氣環境的氣體速率(gas velocity)相連結。
若所述氣態一氧化矽在熱處理期間累積在表面層的表面，則其會局部減緩氧化物層的溶解，導致最終產品上表面層及介電層的厚度差異，這是非常有害的。為了限制一氧化矽的局部累積，有必要在爐中維持一高氣體流，因為一氧化矽就是透過在爐中循環的惰性或還原氣體流而排出的。
申請人觀察到，雖然可在高溫及惰性或還原氣體的高氣體流下進行平滑熱處理期間使爐中氣體流的均勻性及純度受到控制，但某些SOI結構會有大於預期水平的「霧度」。這在SOI結構的邊緣處尤其如此，如圖1所示。具有高殘餘粗糙度的周圍區100存在於有用層上：它們在圖1的「霧度」映射圖中以較暗區域顯示，代表粗糙度較大（注意，映射圖中央部分的蝶翼形較暗區域也稱為「霧度十字（haze cross）」，其並非對應於較大粗糙度，而是對應於所用測量方法的人為現象）。就SOI結構表面處的表面粗糙度及其均勻性是關鍵因素的最終產品而言，這些周圍區100是個問題。
因此，習知技術的平滑回火操作一般而言雖然可使SOI結構的表面平滑，確保最終SOI結構的良好厚度均勻性（因為與溶解相關的揮發性物種充分排出之故），但在某些處理後的結構上也會產生具有殘餘粗糙度的周圍區100，這些周圍區100與最終產品對粗糙度的規格要求不相容。
因此，本發明的一個目的為提出一種可避免習知技術缺點的方法。詳言之，本發明的一個標的為一種用於平滑SOI結構之表面，使具有殘餘粗糙度的周圍區的出現受到限制，而不會降低表面層及埋置介電層的厚度均勻性的方法。
本發明與一種包含在一熱處理期間使一絕緣體上矽結構之一表面曝露在一惰性或還原氣體流及一高溫下以使所述絕緣體上矽結構平滑之方法有關，該方法包括一第一熱處理步驟，該第一熱處理步驟在一第一溫度與一第一流量所定義之第一氣體流下進行。該方法之特徵在於其亦包括一第二熱處理步驟，該第二熱處理步驟在低於所述第一溫度之一第二溫度與小於所述第一流量之一第二流量所定義之一第二氣體流下進行。
所述方法的第一步驟讓有效的表面平滑化能夠與均勻的溶解現象同時進行。在所述方法的第二步驟期間亦可進行表面平滑化，其可補救在第一步驟期間所產生具殘餘粗糙度的周圍區。第二熱處理步驟的溫度條件，應使溶解現象非常緩慢或甚至不存在，這樣可減少氣體流，從而限制被注入到爐中而能夠阻礙平滑化的污染物（尤其是產生具殘餘粗糙度的周圍區）：因此，所述方法的第二步驟使得表面平滑化可以改善，尤其是在周圍區處，而不會降低表面層及埋置介電層的厚度均勻性。
不論單獨或組合實施，本發明的有利特徵包括： 所述方法包括提供所述絕緣體上矽結構之一預備步驟，所述絕緣體上矽結構包括位於一介電層上之一薄表面層，所述介電層位於一載體底材上，所述表面層具有小於500奈米之厚度； 所述第一溫度高於一臨界溫度，且所述第二溫度低於所述臨界溫度，所述臨界溫度介於1150℃與1170℃之間； 所述第一溫度介於1160℃與1200℃之間，最好是介於1170℃與1200℃之間； 所述第二溫度介於1130℃與1170℃之間，最好是介於1130℃與1160℃之間； 所述第二熱處理步驟包括在所述第二溫度維持一給定持續期間； 所述維持期間介於1分鐘與2小時之間； 所述第二熱處理步驟包括從所述第二溫度開始，介於0.1°／分鐘與20°／分鐘間之一降溫坡度； 所述第一流量大於20 slm； 所述第二流量小於15 slm； 所述惰性氣體選自氬或氬與氫之混合物； 所述第一熱處理步驟及第二熱處理步驟在相同的熱處理期間連接在一起。
圖2呈現依照Smart Cut方法之一實施方式製作一絕緣體上矽（SOI）結構11’的步驟。一矽施體底材1經過熱氧化步驟（圖2a），以使該SOI結構未來的埋置介電層2的尺寸增大。氧化物的厚度可在諸如數奈米與數百奈米之間變化。接著，使所述施體底材1植入輕離子3（圖2b）。作為示例，可以適合於後續矽表面層的期望厚度的能量，進行氦(1e 16/cm2 )及氫(1e 16/cm2 )的共同植入。此植入步驟會在所述施體底材1中形成一埋置脆弱平面4。接著，將經過植入的施體底材1與一載體底材5經由諸如分子黏附方式鍵結在一起（圖2c）。接著，在350-600℃範圍內之溫度下進行一脫離回火操作，使埋置脆弱平面4中的孔穴增加，以在該平面4處引起施體底材1的分離。然後便形成一中間SOI結構11（圖2d）：其包括由施體底材1產生的一表面層10，其被定置在介電層2上，介電層2則附著至載體底材5。在此階段，表面層10的表面是粗糙的（舉例而言，大約3到10奈米RMS – 以AFM測量）。為了使表面層10與微電子應用相容，有必要使SOI結構整個表面的粗糙度均勻地降低至大約0.05到0.5奈米RMS （以AFM測量）。
為此，可進行各種不同的處理，尤其是犧牲氧化(sacrificial oxidation)及化學機械研磨的步驟。然而，對薄表面層10（舉例而言，其具有小於500奈米或甚至小於300奈米的厚度）而言，其在底材上的厚度均勻性（PV（峰谷值）通常小於3奈米）至關重要，前述研磨雖可有效降低粗糙度，卻會導致去除結果的不均勻性過高而無法與最終SOI結構11’的規格相容。
因此，實施平滑熱處理是特別有利的，其可獲得更大的有用層10’ 最終厚度均勻性（圖2e）。
在這些平滑熱處理期間，中間SOI結構11的表面係在通常高於1100℃的溫度下曝露於一惰性或還原氣體流中：在這些條件下，矽原子的表面遷移率（surface mobility）高，並帶來曝露的表面層10的表面平滑化。溫度越高，表面平滑化越有效也越快。前述SOI結構曝露在其中的惰性或還原大氣環境，最好由氬或氬及氫的混合物（例如小於1%的氫）組成。
有利的是，這些熱處理是在可包含複數個中間SOI結構11的大型爐中進行。
申請人觀察到，位於氣體注入爐內位置附近的某些SOI結構，其所具有的「霧度」，高於在爐內其他位置所獲得的「霧度」。這在SOI結構的邊緣處尤其如此（如圖1所示）。這些周圍區100對最終產品是個問題，因為對最終產品而言，SOI結構11’表面處的表面粗糙度及其均勻性是關鍵因素。
殘餘粗糙度可在「霧度」映射圖（圖1）上識別出來，也可從平滑處理後在每一SOI結構上所測量的最大「霧度」值識別出來。圖3呈現在被定置於爐中不同位置處（X軸）的SOI結構上所測量的最大「霧度」值（Y軸）。其清楚顯示，相較於其他位置，在位置74至86的SOI結構具有較高的「霧度」：詳言之，大於0.17（任意單位）的「霧度」與所要應用的目標用途不相容。
申請人從各種測試中推論出，位在SOI結構邊緣處具有殘餘粗糙度的這些周圍區100，是因這些邊緣曝露在包含，即使非常少量，污染物（例如O2 、H2 O、CO2 等等）的新鮮氣體中。詳言之，此類污染物的存在破壞了平滑現象，因其局部地阻礙了矽原子在表面處的遷移。這樣，周圍區100便保留在經處理的有用層上10’，這些周圍區的粗糙度大於預期水平，從而使最終SOI結構11’與目標應用不相容。
依照本發明，用於平滑SOI結構11的方法包括使結構11的表面在熱處理期間曝露在一惰性或還原氣體流及高溫下。該方法包括一第一熱處理步驟，其在一第一溫度與一第一流量所定義之第一氣體流下進行。在此第一步驟期間，表面層10的表面的第一次平滑會隨著其下方氧化物層2的第一溶解而發生。所述第一溫度自高溫範圍中選定，詳細而言為介於1160℃與 1200℃之間，最好是介於1170℃與 1200℃之間。這樣便處於表面平滑在矽表面層上有效的熱積存（thermal budget）範圍內：第一次平滑可以在合理的短時間內（其範圍可從1200℃下5分鐘至1170℃下大約2小時），在所需的空間頻率（spatial frequencies）的整個範圍（從0.1奈米至數微米）上，降低表面層10的表面粗糙度。
如前所述，在此高溫範圍內，可能會發生埋置氧化物層2的溶解現象。因此，為避免降低表面層10及介電層2的厚度均勻性，在平滑回火操作期間維持一足以排空前述溶解現象所形成的SiO揮發性物種的氣體流便十分重要。
在所述第一步驟期間，爐中的氣體流被維持在相當高的第一流量，以避免與埋置氧化物層2溶解現象相關聯的揮發性物種有任何累積。該第一氣體流量最好大於20 slm（每分鐘標準升）。如此一來，溶解現象便足夠均勻，而不至於使表面層10及埋置氧化物層2的厚度均勻性劣化到使其無法與目標應用相容的程度。
本發明的平滑製程的第一熱處理步驟，可去除表面層10的大部分粗糙度，並在爐中處理的所有SOI結構上實現良好的平均粗糙度水平。然而，具有殘餘粗糙度的周圍區100仍然存在，尤其是在氣體注入爐內位置附近的SOI結構上面：此一局部的殘餘粗糙度使得這些SOI結構無法與預期規格相容（這些SOI結構上面的最大「霧度」值超過0.17 a.u.）。
因此，依照本發明的平滑製程包括一第二熱處理步驟，其在低於所述第一溫度之一第二溫度與小於所述第一流量之一第二流量所定義之一第二氣體流下進行。在此第二步驟期間，會進行表面層10的第二次平滑。所述第二溫度低於所述第一溫度；詳言之，所述第二溫度係從介於1130℃與1170℃之間的範圍中選定，且最好是介於1130℃與1160℃之間。這樣便處於表面平滑仍然有效但溶解現象的動力學非常緩慢的熱積存範圍內。表面層10的表面平滑現象及埋置氧化物層2的溶解現象都是有熱活性（thermally active）的，亦即，溫度越高，兩種現象的速度越快。其中，表面平滑現象具有由矽原子的表面擴散的活化能量（activation energy）所界定的熱動力學（thermal kinetics），其等於2電子伏特（eV） 。而溶解現象具有由氧原子擴散到矽中的活化能量所界定的熱動力學，其等於4電子伏特。因此，與平滑現象相較，溶解現象對溫度更敏感。因此，在所述第二步驟期間，在低於1170℃，最好是低於1160℃的溫度下，溶解幾乎為零（溶解現象的速度非常低），但平滑現象仍保持顯著，即使其效果比在較高溫度下的效果來得低。
在此第二步驟期間，爐中的氣體流可有利地由一第二低流量定義，以限制與SOI結構的表面接觸的污染物的量。較佳情況為，所述第二氣體流量小於15 slm；更佳情況為，所述第二氣體流量為大約5 slm。由於溶解速度非常低，在此步驟期間SiO在SOI結構11表面的累積是可忽略的，因此，雖有低氣體流的條件限制，卻不會有表面層及埋置介電層的厚度均勻性的劣化。
申請人驚奇地觀察到，本發明的平滑製程的第二熱處理步驟，可顯著降低具殘餘粗糙度的周圍區100的粗糙度水平，直到其與最終產品的預期規格相容。因此，儘管第二溫度低於第一溫度，但與低氣體流量（第二氣體流）相關聯的污染物的量的減少，使得平滑化現象在周圍區100上能夠十分有效地發生。
前述第一步驟及第二步驟係分別在大於臨界溫度的第一溫度及低於臨界溫度的第二溫度下進行。對表面層10厚度介於200奈米與500奈米之間的SOI結構而言，所述臨界溫度介於1150℃與1170℃之間。對於此範圍之外的厚度，臨界溫度可以非常不同，這是因為溶解現象取決於表面層10的厚度。
對包含不同性質（例如矽鍺、碳摻雜之矽等等）的表面層10的其他結構而言，臨界溫度可在不同的溫度範圍內，因其取決於平滑現象（原子的表面擴散）及溶解現象（氧擴散穿過表面層10）。
依照實施本發明的平滑製程的第一方法，第一熱處理步驟及第二熱處理步驟由兩個不同的回火操作組成，在兩個回火操作之間，被處理的SOI結構11會返回到環境溫度。
依照實施本發明的平滑製程的第二方法，第一熱處理步驟及第二熱處理步驟係在相同的回火操作期間連接在一起。依照一第一變化例，在第一步驟結束時，舉例而言，其溫度會跟隨一下降坡度從第一溫度降到第二溫度，但同時維持著第一氣體流。作為替代方案，該氣體流可在降溫期間逐漸減小，直至達到第二溫度。
接著在第二氣體流下開始第二步驟，並在第二溫度下維持一段經界定的持續時間。所述持續時間，舉例而言，可從數分鐘至數小時，詳言之，可從5分鐘到2小時。
依照一變化例，當溫度從第一溫度改變至第二溫度時，第二步驟開始。接著，氣體流從第一氣體流改變至第二氣體流。該第二步驟沒有維持一段持續時間，但該第二步驟是在第二溫度從諸如0.1°／分鐘與20°／分鐘間開始之一降溫坡度期間發生。
應記得的是，表面層10的厚度越薄，與溶解現象相關聯的揮發性物種（SiO）的累積越快。因此，SOI結構11的表面層10越薄，以及對於最終結構11’的有用層10’及介電層2的粗糙度及厚度均勻性規格要求越嚴苛時，本發明的平滑製程越有優勢。本發明的平滑製程對於厚度小於500奈米的表面層特別有利。
以下參考圖4及圖5說明本發明的兩個實施示例。
示例1：將本發明的平滑製程應用於中間SOI結構11，其包括一300奈米厚的表面層10、一30奈米厚的埋置氧化物層2，以及一載體底材5。
第一熱處理步驟及第二熱處理步驟係在相同的回火操作期間連接在一起。
第一熱處理步驟由在體積流量（volumetric flow rate）為50 slm的一第一氬氣流中，於1175℃（第一溫度）下回火135分鐘所組成。位於爐中頂部位置，亦即氣體注入處附近的SOI結構11具有高「霧度」水平，此與具有殘餘粗糙度的周圍區100的存在相關聯。
圖4的圖表呈現在位於爐中不同位置處（X軸）的SOI結構11上所測量的最大「霧度」值（Y軸）。虛線曲線對應到相當於本發明平滑製程的第一熱處理步驟的回火後的最大「霧度」值。可觀察到的是，有幾個SOI結構，尤其是在位置85到110處的結構，具有大於0.15到0.17 (a.u.)的最大「霧度」值，使得這些SOI結構與目標應用所要求的最大「霧度」應小於0.17的規格不相容。
當第一步驟中保持1175℃的回火完成時，溫度在第一氬氣流中隨著一降溫坡度下降：平滑製程的第二熱處理步驟在溫度到達1160℃（第二溫度）時隨即開始；然後氬氣流由5 slm的第二體積流量所定義。此示例的第二步驟包括在第二氣體流中從1160℃開始之一降溫坡度。
在爐的出口處，經處理的SOI結構11’所具有的「霧度」水平，相對於其在第一熱處理步驟前的狀態有大幅改善；此改善對應到周圍區100中的殘餘粗糙度的大幅降低，尤其對位在爐中位置70到110處的SOI結構而言更是如此。實線曲線對應到以本發明的平滑製程處理過的SOI結構的最大「霧度」水平。
有利地觀察到，本發明的平滑製程降低了所有被處理的SOI結構的粗糙度水平，使最大「霧度」水平下降到小於0.15 (a.u.)的值。
示例2：將本發明的平滑製程應用於中間SOI結構11，其包括一300奈米厚的表面層10、一30奈米厚的埋置氧化物層2，以及一載體底材5。
第一熱處理步驟由在體積流量為25 slm的一第一氬氣流中，於1200℃（第一溫度）下回火5分鐘所組成。位於爐中頂部位置，亦即氣體注入處附近的SOI結構，具有高「霧度」水平，此與具有殘餘粗糙度的周圍區100的存在相關聯。
圖5以盒鬚圖形式呈現在位於爐中不同位置處的SOI結構上所測量的最大「霧度」值。左方的盒子對應到相當於本發明平滑製程的第一熱處理步驟的回火後所測量的最大「霧度」值。可觀察到的是，這些「霧度」值在0.18到0.24 (a.u.)的範圍內高度分散，使得所對應的SOI結構與目標應用所要求的最大「霧度」應小於0.17的規格不相容。
本發明的平滑製程的第二熱處理步驟由在體積流量為5 slm的一第二氬氣流中，於1160℃（第二溫度）下回火2小時所組成。
在爐的出口處，經處理的SOI結構11’所具有的「霧度」水平有大幅改善，此改善對應到周圍區100的殘餘粗糙度的大幅降低。在圖5中，右方的盒子包含在經過本發明的平滑製程所處理的每一SOI結構上所測量的最大「霧度」值。可觀察到的是，所有數值都被降到0.17 (a.u.)之下，也就是低於目標產品的預期最大「霧度」值。此外亦可觀察到最大「霧度」值的分散程度有非常顯著的降低：因此，本發明的平滑方法明顯降低了所有被處理SOI結構的粗糙度水平。
第一熱處理步驟及第二熱處理步驟可在相同回火操作期間連接在一起，或由兩個單獨的回火操作組成。
當然，本發明不限於本說明書所述實施方式及示例，在不脫離本發明申請專利範圍所定義界限的情況下，亦可以引入實施方式的變化例。
1‧‧‧施體底材2‧‧‧介電層3‧‧‧輕離子4‧‧‧埋置脆弱平面5‧‧‧載體底材10‧‧‧表面層10’‧‧‧有用層11‧‧‧中間SOI結構11’‧‧‧SOI結構100‧‧‧周圍區
本發明的其他特徵及優點將在以下參考所附圖式的實施方式詳細說明中更為彰顯，其中： 圖1呈現在一SOI結構的表面上所測量的「霧度」映射圖，其包括具殘餘粗糙度的周圍區； 圖2呈現依照Smart Cut方法製作一SOI結構的步驟； 圖3呈現依照習知技術的平滑製程後，在每個SOI結構上所測量的最大粗糙度的圖表； 圖4呈現依照本發明的平滑製程後，在每個SOI結構上所測量的最大粗糙度的圖表； 圖5呈現依照本發明的平滑製程後，在每個SOI結構上所測量的最大粗糙度的圖表。

Claims (9)

  1. 一種包含在一熱處理期間使一絕緣體上矽結構(11)之一表面曝露在一惰性或還原氣體流及一高溫下，以使所述絕緣體上矽結構(11)平滑之方法，該方法包括：‧一第一熱處理步驟，其在一第一溫度與由一第一流量定義之第一氣體流下進行；該方法之特徵在於所述第一溫度高於一臨界溫度，所述臨界溫度介於1150℃與1170℃之間，且所述第一流量大於20slm，且該方法之特徵在於其包括一第二熱處理步驟，其在低於所述第一溫度及所述臨界溫度，且高於1130℃之一第二溫度，與由小於所述第一流量且小於15slm之一第二流量定義之一第二氣體流下進行。
  2. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其包括提供所述絕緣體上矽結構(11)之一預備步驟，所述絕緣體上矽結構(11)包括位於一介電層(2)上之一薄表面層(10)，所述介電層(2)位於一載體底材(5)上，所述表面層(10)具有小於500奈米之厚度。
  3. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述第一溫度介於1160℃與1200℃之間，最好是介於1170℃與1200℃之間。
  4. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述第二溫度介於1130℃與1160℃之間。
  5. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述第二熱處理步驟包括在所述第二溫度下維持一給定持續期間。
  6. 如申請專利範圍第5項之絕緣體上矽結構(11)平滑方法，其中所述維持期間介於5分鐘與2小時之間。
  7. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述第二熱處理步驟包括從所述第二溫度開始，介於0.1°/分鐘與20°/分鐘間之一降溫坡度。
  8. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述惰性氣體選自氬或氬與氫之混合物。
  9. 如申請專利範圍第1項之絕緣體上矽結構(11)平滑方法，其中所述第一熱處理步驟及第二熱處理步驟在相同的熱處理期間連接在一起。
TW105144110A 2016-01-14 2016-12-30 用於平滑結構表面之方法 TWI710027B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650279 2016-01-14
FR1650279A FR3046877B1 (fr) 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure

Publications (2)

Publication Number Publication Date
TW201735165A TW201735165A (zh) 2017-10-01
TWI710027B true TWI710027B (zh) 2020-11-11

Family

ID=55590039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144110A TWI710027B (zh) 2016-01-14 2016-12-30 用於平滑結構表面之方法

Country Status (8)

Country Link
US (1) US10134602B2 (zh)
EP (1) EP3193355B1 (zh)
JP (1) JP6860262B2 (zh)
KR (1) KR102583420B1 (zh)
CN (1) CN107039269B (zh)
FR (1) FR3046877B1 (zh)
SG (1) SG10201700309WA (zh)
TW (1) TWI710027B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020058387A1 (en) * 2000-09-28 2002-05-16 Masataka Ito SOI annealing method and SOI manufacturing method
US20020081824A1 (en) * 2000-05-03 2002-06-27 Ibis Technology, Inc. Implantation process using sub-stoichiometric, oxygen doses at different energies
US20040063298A1 (en) * 1999-10-14 2004-04-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
WO2011096417A1 (ja) * 2010-02-04 2011-08-11 国立大学法人東北大学 シリコンウェーハおよび半導体装置
CN103443910A (zh) * 2012-04-05 2013-12-11 国立大学法人东北大学 硅晶片的原子级平坦化表面处理方法及热处理装置
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007194B1 (fr) * 2013-06-18 2015-06-12 Soitec Silicon On Insulator Procede de fabrication d'une pluralite de structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040063298A1 (en) * 1999-10-14 2004-04-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US20020081824A1 (en) * 2000-05-03 2002-06-27 Ibis Technology, Inc. Implantation process using sub-stoichiometric, oxygen doses at different energies
US20020058387A1 (en) * 2000-09-28 2002-05-16 Masataka Ito SOI annealing method and SOI manufacturing method

Also Published As

Publication number Publication date
KR20170085443A (ko) 2017-07-24
EP3193355A1 (en) 2017-07-19
FR3046877A1 (fr) 2017-07-21
JP2017126746A (ja) 2017-07-20
TW201735165A (zh) 2017-10-01
CN107039269B (zh) 2021-10-29
SG10201700309WA (en) 2017-08-30
US20170207101A1 (en) 2017-07-20
KR102583420B1 (ko) 2023-10-04
JP6860262B2 (ja) 2021-04-14
US10134602B2 (en) 2018-11-20
EP3193355B1 (en) 2019-11-13
CN107039269A (zh) 2017-08-11
FR3046877B1 (fr) 2018-01-19

Similar Documents

Publication Publication Date Title
JP4958797B2 (ja) ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
US8796116B2 (en) Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US9202711B2 (en) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
KR100784581B1 (ko) 표면 거칠기 감소 방법
KR100796831B1 (ko) 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법
JP2014508405A5 (zh)
JP2009532872A (ja) 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
TWI710027B (zh) 用於平滑結構表面之方法
TW201826402A (zh) 用於平滑絕緣體上半導體底材表面之方法
JP3570530B2 (ja) Ｓｏｉウェーハの製造方法
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP3604026B2 (ja) 張り合わせシリコン基板の製造方法
JP5055671B2 (ja) Ｓｏｉ基板の製造方法
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法
TW202347607A (zh) 用於製作雙重絕緣體上半導體結構之方法
KR20090043109A (ko) 이온 주입에 의한 ｉｏｎ－ｃｕｔ기술 및 웨이퍼 접합기술을 이용한 실리콘 웨이퍼 상의 단결정 ＧａＡｓ박막제조 방법
JP2002176155A (ja) 貼り合わせｓｏｉウエハの製造方法