FR3046877A1 - Procede de lissage de la surface d'une structure - Google Patents

Procede de lissage de la surface d'une structure Download PDF

Info

Publication number
FR3046877A1
FR3046877A1 FR1650279A FR1650279A FR3046877A1 FR 3046877 A1 FR3046877 A1 FR 3046877A1 FR 1650279 A FR1650279 A FR 1650279A FR 1650279 A FR1650279 A FR 1650279A FR 3046877 A1 FR3046877 A1 FR 3046877A1
Authority
FR
France
Prior art keywords
temperature
smoothing
heat treatment
soi structure
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1650279A
Other languages
English (en)
Other versions
FR3046877B1 (fr
Inventor
Didier Landru
Oleg Kononchuk
Carole David
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1650279A priority Critical patent/FR3046877B1/fr
Priority to TW105144110A priority patent/TWI710027B/zh
Priority to EP17150008.5A priority patent/EP3193355B1/fr
Priority to JP2017001311A priority patent/JP6860262B2/ja
Priority to KR1020170004254A priority patent/KR102583420B1/ko
Priority to US15/403,505 priority patent/US10134602B2/en
Priority to CN201710023799.XA priority patent/CN107039269B/zh
Priority to SG10201700309WA priority patent/SG10201700309WA/en
Publication of FR3046877A1 publication Critical patent/FR3046877A1/fr
Application granted granted Critical
Publication of FR3046877B1 publication Critical patent/FR3046877B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

L'invention concerne un procédé de lissage d'une structure de silicium sur isolant comprenant l'exposition d'une surface de la structure à un flux de gaz neutre ou réducteur et à une température élevée au cours d'un traitement thermique, le procédé comportant : • une première étape de traitement thermique à une première température et sous un premier flux de gaz défini par un premier débit ; Le procédé étant remarquable en ce qu'il comporte : • une deuxième étape de traitement thermique à une deuxième température inférieure à la première température et sous un deuxième flux de gaz défini par un deuxième débit inférieur au premier débit.

Description

PROCEDE DE LISSAGE DE LA SURFACE D'UNE STRUCTURE DOMAINE DE L'INVENTION
La présente invention concerne un procédé de fabrication d'une structure comprenant successivement une couche utile semi-conductrice, une couche diélectrique et un substrat support. Elle concerne en particulier un procédé de lissage de la surface de la couche utile. Ces structures trouvent notamment leur application dans les domaines de la microélectronique, de la micromécanique, de la photonique, etc.
ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION
On connaît de l'état de la technique différents procédés permettant de former une structure intermédiaire comprenant en succession une couche superficielle semi-conductrice, une couche diélectrique, et un substrat support. Il peut s'agir par exemple de procédés de fabrication par transfert de couche (tels que les procédés connus sous les dénominations Smart Cut™ ou Eltran™) ou encore du procédé de fabrication par implantation d'oxygène (et connu sous l'acronyme SIMOX : Séparation par implantation d'oxygène).
Cette structure intermédiaire, au cours d'une étape suivante de finition, subit différents traitements afin de transformer la couche superficielle en une couche utile présentant toutes les caractéristiques attendues notamment en terme d'épaisseur moyenne, d'uniformité d'épaisseur, de rugosité, de qualité cristalline, etc.
Ces procédés connus sont notamment employés pour la fabrication de structures de silicium sur isolant (SOI pour « Silicon on Insulator » selon la terminologie anglo-saxonne) . Dans ce cas, la couche superficielle qui deviendra la couche utile et le support sont typiquement constitués de silicium et la couche diélectrique de dioxyde de silicium.
Ces structures SOI doivent respecter des spécifications très précises. C'est notamment le cas pour la rugosité finale de la couche utile et les uniformités d'épaisseur de la couche utile et de la couche diélectrique sous-jacente. Le respect de ces spécifications est requis pour le bon fonctionnement des dispositifs semi-conducteurs qui seront formés dans et sur la couche utile.
Parmi les traitements usuels de finition appliqués à une structure intermédiaire, on connaît les traitements de recuit lissant consistant à exposer la couche superficielle à une atmosphère neutre ou réductrice portée à une température élevée, typiquement supérieure à 1100°C. Ce traitement permet entre autres, par reconstruction de surface, de réduire la rugosité de la couche exposée à l'atmosphère haute température.
Ces recuits peuvent être effectués dans des fours aptes à traiter une pluralité de structures SOI simultanément, sous un flux de gaz neutre ou réducteur contrôlé pour favoriser l'homogénéité thermique du four. Ce gaz est filtré afin d'être extrêmement pur (moins de 1 ppm d'impuretés) car tout contaminant (O2, H20, CO2...) susceptible de réagir avec le silicium perturbe le lissage de surface. Un lissage imparfait est caractérisé par un niveau de rugosité résiduel ou non uniforme à la surface de la couche utile.
Rappelons que les mesures de rugosité sont généralement effectuées grâce à un microscope à force atomique (ARM selon l'acronyme correspondant à l'appellation anglo-saxonne de « Atomic Force Microscope »). Avec ce type d'appareil, la rugosité est mesurée sur des surfaces balayées par la pointe du microscope AFM, allant de lxl pm2 à 10x10 pm2 et plus rarement 50x50 pm2, voire 100x100 pm2. Il est également possible de mesurer la rugosité de surface par d'autres méthodes, en particulier par le biais d'une mesure de « haze » selon la terminologie anglo-saxonne répandue. Cette méthode présente notamment l'avantage de caractériser rapidement l'uniformité de la rugosité sur toute la surface de la couche utile. Ce « haze », mesuré en ppm, est issu d'une méthode utilisant les propriétés de réflectivité optique de la surface à caractériser, et correspond à un signal optique diffusé par la surface, en raison de sa microrugosité. On précise que les valeurs de « haze » qui seront exposées dans ce texte sont exprimées en unités arbitraires et ont été effectuées selon un même protocole et par un même dispositif, en l'occurrence par un instrument de type KLA Tencor Surfscan SP (marque déposée).
Dans les gammes de températures élevées et de temps de recuit utilisés pour lisser les surfaces des structures SOI dont la couche superficielle est fine, un phénomène de dissolution de la couche d'oxyde sous-jacente est susceptible de se produire. Le phénomène de dissolution est notamment reporté dans le document « Novel trends in SOI Technology for CMOS applications » de 0. Kononchuck et Al. paru dans la revue Solid State Phenomena, volume 156 - 158 (2010) p 69 à 76. Ce document explique en effet que, dans l'atmosphère de traitement neutre ou réductrice à haute température, les atomes d'oxygène de la couche diélectrique sont susceptibles de diffuser à travers la couche superficielle et de réagir avec la surface de celle-ci pour produire des espèces volatiles (monoxyde de silicium gazeux SiO) qui sont évacuées dans l'atmosphère du four par le flux de gaz neutre. Ce document explique également que pour des structures SOI présentant une couche superficielle fine, la diffusion de l'oxygène à travers la couche superficielle est limitée par la capacité d'évacuation des espèces volatiles de la surface de la structure, et donc que l'ampleur du phénomène de dissolution est localement liée à la vitesse de gaz de l'atmosphère du four à proximité de la surface.
Si le monoxyde de silicium gazeux (SiO) s'accumule à la surface de la couche superficielle pendant le traitement thermique, il freine donc localement la dissolution, entraînant des différences d'épaisseur de la couche superficielle et de la couche diélectrique sur le produit final, ce qui est particulièrement dommageable. Afin de limiter l'accumulation locale de SiO, il est nécessaire de maintenir un flux important de gaz dans le four, car le SiO est justement évacué via le flux de gaz neutre ou réducteur circulant dans le four.
La demanderesse a remarqué que malgré l'uniformité et la pureté contrôlées du flux de gaz dans le four lors d'un traitement thermique de lissage à température élevée et sous un fort flux de gaz neutre ou réducteur, certaines structures SOI présentent des niveaux de « haze » supérieurs au niveau attendu. C'est en particulier vrai sur les bords de ces structures, comme illustré en figure 1. Des zones périphériques 100 de rugosité résiduelle élevée sont présentes sur la couche utile : elles se traduisent sur la cartographie de « haze » de la figure 1 par des zones plus sombres, représentatives d'une plus forte rugosité (notons que la partie centrale de la cartographie présente des régions plus sombres en forme d'ailes de papillon, également nommé « haze cross », qui ne correspondent pas à une plus forte rugosité mais à un artefact du mode de mesure utilisé) . Les zones périphériques 100 sont un problème pour le produit final pour lequel la rugosité de surface et son uniformité à la surface de la structure SOI sont des paramètres clé.
Ainsi, un recuit de lissage selon l'état de l'art permet de lisser globalement la surface des structures SOI, en garantissant une bonne uniformité d'épaisseur des structures SOI finales (grâce à une évacuation suffisante des espèces volatiles liées à la dissolution) mais génère sur certaines structures traitées des zones périphériques 100 de rugosité résiduelle, incompatibles avec les spécifications de rugosité du produit final.
OBJET DE L'INVENTION
Un objet de l'invention est donc de proposer un procédé obviant les inconvénients de l'art antérieur. Un objet de l'invention est notamment un procédé de lissage de la surface d'une structure de silicium sur isolant permettant de limiter l'apparition de zones périphériques de rugosité résiduelle, sans dégrader l'uniformité d'épaisseur de la couche superficielle et du diélectrique enterré.
BREVE DESCRIPTION DE L'INVENTION
La présente invention concerne un procédé de lissage d'une structure de silicium sur isolant comprenant l'exposition d'une surface de la structure à un flux de gaz neutre ou réducteur et à une température élevée au cours d'un traitement thermique, le procédé comportant une première étape de traitement thermique à une première température et sous un premier flux de gaz défini par un premier débit. Le procédé est remarquable en ce qu'il comporte en outre, une deuxième étape de traitement thermique à une deuxième température inférieure à la première température et sous un deuxième flux de gaz défini par un deuxième débit inférieur au premier débit.
La première étape du procédé permet le lissage efficace de surface en parallèle avec un phénomène de dissolution uniforme. Lors de la deuxième étape du procédé, un lissage de la surface peut également s'opérer et rectifier les zones périphériques de rugosité résiduelle générée lors de la première étape. Les conditions de température du deuxième traitement thermique sont telles que le phénomène de dissolution est très lent voire inexistant, ce qui permet de diminuer le flux de gaz et ainsi de limiter les contaminants injectés dans le four et susceptibles de gêner le lissage (notamment en créant lesdites zones périphériques de rugosité résiduelle) : la deuxième étape du procédé permet donc d'améliorer le lissage de la surface, notamment au niveau des zones périphériques, sans dégrader l'uniformité d'épaisseur de la couche superficielle et du diélectrique enterré.
Selon des caractéristiques avantageuses de l'invention, prises seules ou en combinaison : • Le procédé comporte une étape préliminaire de fourniture de la structure SOI comprenant une couche superficielle mince disposée sur une couche diélectrique, elle-même disposée sur un substrat support, la couche superficielle ayant une épaisseur inférieure à 500nm ; • la première température est supérieure à une température seuil et la deuxième température est inférieure à ladite température seuil qui est comprise entre 1150°C et 1170°C ; • la première température est comprise entre 1160°C et 1200°C, préférentiellement entre 1170°C et 1200°C ; • la deuxième température est comprise entre 1130°C et 1170°C, préférentiellement entre 1130°C et 1160°C ; • la deuxième étape de traitement thermique comporte un palier à la deuxième température d'une durée déterminée ; • la durée du palier est comprise entre 1 min et 2h ; • la deuxième étape de traitement thermique comporte une rampe de descente en température comprise entre 0.1°/min et 20°/min, à partir de la deuxième température ; • le premier débit est supérieur à 20 sim ; • le deuxième débit est inférieur à 15 sim ; • le gaz neutre est choisi parmi l'argon ou un mélange d'argon et d'hydrogène ; • la première étape et la deuxième étape de traitement thermique s'enchaînent au cours d'un même traitement thermique.
BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles : la figure 1 présente une cartographie de « haze » mesuré sur la surface d'une structure SOI comportant des zones périphériques de rugosité résiduelle ; la figure 2 présente des étapes de fabrication d'une structure SOI selon le procédé Smart Cut® ; la figure 3 présente un graphe avec le niveau de rugosité maximum mesuré sur chaque structure SOI après un procédé de lissage de l'état de l'art ; la figure 4 présente un graphe avec le niveau de rugosité maximum mesuré sur chaque structure SOI après un procédé de lissage selon l'invention ; la figure 5 présente un graphe avec le niveau de rugosité maximum mesuré sur chaque structure SOI après un procédé de lissage selon l'invention ;
DESCRIPTION DETAILLEE DE L'INVENTION
La figure 2 présente des étapes de fabrication d'une structure de silicium sur isolant (SOI) 11' selon un mode de réalisation du procédé Smart Cut®. Un substrat donneur 1 de silicium subit une étape d'oxydation thermique (figure 2a) pour faire croître la future couche diélectrique 2 enterrée de la structure SOI. L'épaisseur de l'oxyde pourra par exemple varier entre quelques nanomètres et quelques centaines de nanomètres. Le substrat donneur 1 est ensuite implanté avec des ions léqers 3 (figure 2b) . A titre d'exemple, une co-implantation d'hélium (le16/cm2) et d'hydrogène (le16/cm2) pourra être effectuée, à une énergie adaptée à l'épaisseur souhaitée de la future couche superficielle de silicium. Cette étape d'implantation forme un plan fragile enterré 4 dans le substrat donneur 1. Le substrat donneur 1 implanté est ensuite assemblé avec un substrat support 5, par exemple par collage par adhésion moléculaire (figure 2c). Un recuit de détachement, par exemple dans la gamme de température 350-600°C, permet alors de faire croître des cavités dans le plan fragile enterré 4 pour provoquer la séparation du substrat donneur 1 au niveau de ce plan 4. Une structure SOI intermédiaire 11 est alors formée (figure 2d) : elle comporte une couche superficielle 10 issue du substrat donneur 1, disposée sur la couche diélectrique 2, elle-même assemblée au substrat support 5. A ce stade, la surface de la couche superficielle 10 est rugueuse (par exemple, de l'ordre de 3 à lOnm RMS - mesure AFM) . Pour que cette couche superficielle 10 soit compatible avec les applications microélectroniques, il est nécessaire de réduire sa rugosité, uniformément sur toute la surface de la structure SOI, jusqu'à une valeur de l'ordre de 0,05 à 0,5nm RMS (mesure AFM).
Pour cela, différents traitements peuvent être réalisés, notamment des étapes d'oxydation sacrificielle et de polissage mécano-chimique. Il apparaît néanmoins que, pour des couches superficielles 10 minces (par exemple d'épaisseur inférieure à 500nm voire inférieure à 300nm) dont l'uniformité en épaisseur sur le substrat est critique (typiquement PV (peak-to-valley) <3nm), le polissage, bien qu'efficace pour réduire la rugosité, souffre d'une trop forte non uniformité d'enlèvement pour être compatible avec les spécifications des structures SOI finales 11' .
Il est donc particulièrement intéressant d'appliquer des traitements thermiques de lissage, permettant d'obtenir une plus grande uniformité d'épaisseur finale de la couche utile 10' (figure 2e).
Durant ces traitements thermiques de lissage, la surface d'une structure SOI intermédiaire 11 est exposée à un flux de gaz neutre ou réducteur, à une température typiquement supérieure à 1100°C : dans ces conditions, la mobilité de surface des atomes de silicium est importante et conduit à un lissage de la surface de la couche superficielle 10 exposée. Plus la température est importante, plus le lissage de la surface sera efficace et rapide. L'atmosphère neutre ou réductrice à laquelle la structure est exposée sera préférentiellement composée d'argon ou d'un mélange d'argon et d'hydrogène (par exemple <1% d'hydrogène).
Ces traitements thermiques sont avantageusement réalisés dans des fours de grande dimension pouvant contenir une pluralité de structures SOI intermédiaires 11.
La demanderesse a remarqué que certaines structures SOI positionnées à proximité de l'injection de gaz dans le four présentent des niveaux de « haze » supérieur au niveau obtenu dans le reste du four. C'est en particulier vrai sur les bords des structures (illustré en figure 1). Ces zones périphériques 100 de rugosité résiduelle élevée sur la couche utile 10' sont un problème pour le produit final pour lequel la rugosité de surface et son uniformité à la surface de la structure SOI 11' sont des paramètres clé.
Cette rugosité résiduelle peut être identifiée sur les cartographies de « haze » (figure 1) et à partir des valeurs maximales de « haze » mesurées sur chaque structure SOI 11' après le traitement de lissage. La figure 3 présente en ordonnées les valeurs maximales de « haze » mesurées sur les structures positionnées à différents emplacements (abscisses) dans le four. Il apparaît clairement que les structures dans les positions 74 à 86 présentent un niveau de « haze » plus élevé comparativement aux autres positions : en particulier, un niveau de « haze » supérieur à 0,17 (unités arbitraires) n'est pas compatible avec les applications visées.
La demanderesse a déduit de différents essais que ces zones 100 de rugosité résiduelle, préférentiellement sur les bords des structures SOI, étaient dues à l'exposition de ceux-ci au gaz frais comportant, même en très faible quantité, des contaminants (par exemple O2, H20, CO2...) . En effet, la présence de ce type de contaminants perturbe le phénomène de lissage en bloquant localement la mobilité des atomes de silicium à la surface. Il reste alors des zones périphériques 100 sur la couche utile 10' traitée, sur lesquelles la rugosité est supérieure au niveau attendu, ce qui rend les structures SOI finales 11' incompatibles avec les applications visées.
Le procédé de lissage d'une structure SOI 11 selon l'invention comprend l'exposition de la surface de la structure 11 à un flux de gaz neutre ou réducteur et à une température élevée, au cours d'un traitement thermique. Il comporte une première étape de traitement thermique à une première température et sous un premier flux de gaz défini par un premier débit. Au cours de cette première étape, un premier lissage de la surface de la couche superficielle 10 s'opère ainsi qu'une première dissolution de la couche d'oxyde 2 sous-jacente. La première température est choisie dans une gamme de températures élevées, en particulier entre 1160°C et 1200°C, et préférentiellement entre 1170°C et 1200°C. On est ainsi dans un domaine de budget thermique où le lissage de surface est efficace sur une couche superficielle de silicium : le premier lissage permet de diminuer la rugosité, à la surface de la couche superficielle 10, sur toute la gamme de fréquences spatiales recherchées, de 0,lnm à quelques microns, et ce dans un temps raisonnablement court, pouvant aller de 5min à 1200°C jusqu'à environ 2h à 1170°C.
Comme évoqué précédemment, dans cette gamme de températures élevées, un phénomène de dissolution de la couche d'oxyde enterrée 2 peut se produire. Pour éviter de dégrader les uniformités d'épaisseur des couches superficielle 10 et diélectrique 2, il est donc important de maintenir pendant le recuit de lissage un flux de gaz suffisant pour évacuer les espèces volatiles SiO formées par le phénomène de dissolution.
Pendant cette première étape, le flux de gaz dans le four est maintenu à un premier débit important, pour éviter toute accumulation d'espèces volatiles liées au phénomène de dissolution de la couche d'oxyde 2. Préférentiellement, le premier débit de gaz est supérieur à 20 sim (« standard litre per minute »). Le phénomène de dissolution est ainsi suffisamment homogène pour ne pas détériorer les uniformités d'épaisseur des couches superficielle 10 et d'oxyde 2 enterré, au point de les rendre incompatibles avec l'application visée.
Cette première étape de traitement thermique du procédé de lissage selon l'invention permet d'éliminer une grande partie de la rugosité de la couche superficielle 10 et d'atteindre un bon niveau moyen de rugosité sur l'ensemble des structures traitées dans le four. Néanmoins, il subsiste des zones périphériques 100 de rugosité résiduelle, notamment sur les structures SOI localisées à proximité de l'injection des gaz dans le four : cette rugosité résiduelle locale rend lesdites structures SOI incompatibles avec les spécifications attendues (les valeurs maximales de « haze » sur ces structures dépassant 0,17 (u.a.)).
Le procédé de lissage selon l'invention comporte donc une deuxième étape de traitement thermique à une deuxième température inférieure à la première température et sous un deuxième flux de gaz défini par un deuxième débit inférieur au premier débit. Au cours de cette deuxième étape, un deuxième lissage de la surface de la couche superficielle 10 s'opère. La deuxième température est inférieure à la première température ; en particulier, elle est choisie dans une gamme de températures entre 1130°C et 1170°C, et préférentiellement entre 1130°C et 1160°C. On est dans un domaine de budget thermique où le lissage de surface est toujours actif mais où la cinétique du phénomène de dissolution est très lente. Les phénomènes de lissage de surface de la couche superficielle 10 et de dissolution de la couche d'oxyde 2 enterré sont tous les deux activés thermiquement, c'est-à-dire qu'ils sont d'autant plus rapides que la température est élevée. Le phénomène de lissage a une cinétique thermique définie par l'énergie d'activation de la diffusion de surface des atomes de silicium qui vaut 2eV. Le phénomène de dissolution a une cinétique thermique définie par l'énergie d'activation de la diffusion des atomes d'oxygène dans le silicium qui vaut 4eV. La dissolution est donc beaucoup plus sensible à la température que le lissage. Ainsi, pendant cette deuxième étape du procédé, à une température inférieure à 1170°C et préférentiellement inférieure à 1160°C, la dissolution est quasiment nulle (vitesse du phénomène très faible) alors que le lissage reste significatif, même si d'une efficacité moindre qu'à des températures plus élevées.
Pendant cette deuxième étape, le flux de gaz dans le four est avantageusement défini par un deuxième débit faible, pour limiter la quantité de contaminants en contact avec les surfaces des structures SOI. Préférentiellement, le deuxième débit de gaz est inférieur à 15 sim (« standard litre per minute ») ; avantageusement, le deuxième débit est de l'ordre de 5 sim. La vitesse de dissolution étant très faible, l'accumulation de SiO à la surface des structures SOI 11 pendant cette étape est négligeable et il n'y a donc pas de dégradation des uniformités d'épaisseur des couches, malgré les conditions de faible flux de gaz.
La demanderesse a constaté de manière surprenante que cette deuxième étape de traitement thermique du procédé de lissage selon l'invention permet d'abaisser significativement le niveau de rugosité dans les zones périphériques 100 de rugosité résiduelle, jusqu'à le rendre compatible avec les spécifications attendues du produit final. La diminution de la quantité de contaminants liée au faible débit de gaz (deuxième flux) permet ainsi au phénomène de lissage de s'opérer avec un bon niveau d'efficacité sur les zones périphériques 100, malgré une deuxième température inférieure à la première température.
La première étape et la deuxième étape sont réalisées respectivement à une première température supérieure à une température seuil et à une deuxième température inférieure à une température seuil. Ladite température seuil est comprise entre 1150°C et 1170°C, dans le cas d'une structure silicium sur isolant dont l'épaisseur de couche superficielle 10 est préférentiellement comprise entre 200nm et 500nm. Pour des épaisseurs en dehors de cette fourchette, la température seuil pourra être sensiblement différente, notamment du fait de la dépendance du phénomène de dissolution avec l'épaisseur de couche superficielle 10.
Dans le cas d'autres structures, comportant notamment une couche superficielle 10 de nature différente (par exemple, SiGe, Si dopé carbone, etc), la température seuil pourra être comprise dans une fourchette de températures différente, puisque dépendante des phénomènes de lissage (diffusion de surface des atomes) et de dissolution (diffusion de l'oxyde à travers la couche superficielle 10).
Selon un premier mode de mise en œuvre du procédé de lissage selon l'invention, la première étape et la deuxième étape de traitement thermique consistent en deux recuits différents, entre lesquels les structures SOI 11 traitées reviennent à température ambiante.
Selon un deuxième mode de mise en œuvre du procédé de lissage selon l'invention, la première étape et la deuxième étape de traitement thermique s'enchaînent au cours d'un même recuit. Selon une première variante, à la fin de la première étape, la température suit une rampe de descente passant de la première température à la deuxième température, par exemple, en maintenant le premier flux de gaz. De manière alternative, le flux de gaz pourra être graduellement diminué au cours de la descente en température, jusqu'à atteindre la deuxième température.
La deuxième étape démarre alors, sous le deuxième flux de gaz, avec un palier à la deuxième température, pendant une durée définie. Ladite durée pourra varier par exemple de quelques minutes à quelques heures, en particulier de 5min à 2h.
Selon une variante, la deuxième étape démarre lorsque la température passe de la première température à la deuxième température. Le flux de gaz passe alors du premier flux au deuxième flux. La deuxième étape ne comporte pas de palier mais s'opère pendant la rampe de descente en température comprise par exemple entre 0.1°/min et 20°/min, à partir de la deuxième température.
Rappelons que l'accumulation d'espèces volatiles (SiO) liée au phénomène de dissolution est d'autant plus rapide que l'épaisseur de la couche superficielle 10 est mince. Le procédé de lissage selon l'invention présente donc un intérêt d'autant plus important que la couche superficielle 10 de la structure SOI 11 est mince et que les spécifications de rugosité et d'uniformité d'épaisseur des couches utile 10' et diélectrique 2 de la structure finale 11' sont exigeantes. Préférentiellement, le procédé de lissage selon l'invention présente un intérêt pour des couches superficielles inférieures à 500nm.
Deux exemples de mise en œuvre vont maintenant être décrits, en référence aux figures 4 et 5.
Exemple 1 :
Le procédé de lissage selon l'invention est appliqué à des structures SOI intermédiaires 11 comportant une couche superficielle 10 de 300nm, une couche d'oxyde 2 enterré de 30nm et un substrat support 5.
La première étape et la deuxième étape de traitement thermique sont enchaînées dans un même recuit.
La première étape de traitement thermique consiste en un recuit pendant 135 min à 1175°C (première température) sous un premier flux d'Argon dont le débit volumétrique est 50 sim. Les structures SOI 11 situées en position haute dans le four, c'est-à-dire à proximité de l'injection de gaz, présentent un niveau de « haze » important, lié à la présence de zones périphériques 100 de rugosité résiduelle.
Le graphe de la figure 4 présente en ordonnées la valeur maximale de « haze » mesuré sur chaque structure, les structures SOI 11 étant situées dans différentes positions (en abscisses) dans le four. La courbe en pointillé correspond aux valeurs maximales de « haze » après un recuit équivalent à la première étape de traitement thermique du procédé. On peut remarquer que plusieurs structures, notamment celles dans les positions 85 à 110, présentent des valeurs maximales de « haze » supérieures à 0,15-0,17 (u.a.), ce qui les rend incompatibles avec l'application visée dont la spécification requiert un « haze » maximal inférieur à 0,17.
Lorsque le palier à 1175°C de la première étape est terminé, la température suit une rampe descendante, sous le premier flux d'argon : la deuxième étape de traitement thermique du procédé de lissage démarre dès que la température atteint 1160°C (deuxième température) ; le flux d'argon est alors défini par un deuxième débit volumétrique de 5 sim. La deuxième étape comprend dans ce cas une rampe de descente en température à partir de 1160°C, sous le deuxième flux de gaz. A la sortie du four, les structures SOI 11' traitées présentent un niveau de « haze » fortement amélioré par rapport à leur état après la première étape de traitement thermique ; cette amélioration correspond à la forte réduction de la rugosité résiduelle dans les zones périphériques 100, en particulier pour les structures SOI situées dans les positions 70 à 110 dans le four. La courbe en trait plein correspond au niveau maximum de « haze » des structures SOI traitées avec le procédé de lissage selon l'invention.
On constate avantageusement que le procédé de lissage selon l'invention diminue le niveau de rugosité sur l'ensemble des structures SOI traitées, ramenant le niveau de « haze » maximum à des valeurs inférieures à 0,15 (u.a.).
Exemple 2 :
Le procédé de lissage selon l'invention est appliqué à des structures SOI intermédiaires 11 comportant une couche superficielle 10 de 300nm, une couche d'oxyde 2 enterré de 30nm et un substrat support 5.
La première étape de traitement thermique consiste en un recuit pendant 5 min à 1200°C (première température) sous un premier flux d'Argon dont le débit volumétrique est 25 sim. Les structures SOI situées en positions hautes dans le four, c'est-à-dire à proximité de l'injection de gaz, présentent un niveau de « haze » important, lié à la présence de zones périphériques 100 de rugosité résiduelle.
La figure 5 présente sous forme de diagramme en boites, les valeurs maximales de « haze » mesurées sur chaque structure, les structures SOI étant situées dans différentes positions dans le four. La boite à gauche correspond aux valeurs maximales de « haze » mesurées après un recuit correspondant à la première étape de traitement thermique du procédé. On peut remarquer une forte dispersion de ces valeurs de « haze » dans la gamme 0, 18-0,24 (u.a.), ce qui rend les structures SOI correspondantes incompatibles avec l'application visée dont la spécification requiert un « haze » maximum inférieur à 0,17 (u.a.).
La deuxième étape de traitement thermique du procédé de lissage selon l'invention consiste en un recuit pendant 2h à 1160°C (deuxième température) sous un deuxième flux d'Argon dont le débit volumétrique est 5 sim. A la sortie du four, les structures SOI 11' traitées présentent un niveau de « haze » fortement amélioré (correspondant à la forte réduction de la rugosité résiduelle dans les zones périphériques 100) . La boite à droite sur la figure 5 inclut les valeurs de « haze » maximum mesuré sur chaque structure SOI traitée avec le procédé de lissage selon l'invention. On remarque que toutes les valeurs ont été abaissées en dessous de 0,17 (u. a.), qui est la valeur maximale de « haze » attendue pour les produits visés. On remarque également une très nette diminution de la dispersion des valeurs de « haze » maximum : le procédé de lissage selon l'invention diminue donc bien le niveau de rugosité sur l'ensemble des structures SOI traitées.
La première étape et la deuxième étape de traitement thermique peuvent être enchaînées dans un même recuit ou consister en deux recuits distincts.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et exemples décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims (12)

  1. REVENDICATIONS
    1. Procédé de lissage d'une structure de silicium sur isolant (11) comprenant l'exposition d'une surface de la structure (11) à un flux de gaz neutre ou réducteur et à une température élevée au cours d'un traitement thermique, le procédé comportant : • une première étape de traitement thermique à une première température et sous un premier flux de gaz défini par un premier débit ; le procédé étant caractérisé en ce qu'il comporte : • une deuxième étape de traitement thermique à une deuxième température inférieure à la première température et sous un deuxième flux de gaz défini par un deuxième débit inférieur au premier débit.
  2. 2. Procédé de lissage d'une structure SOI (11) selon la revendication précédente, comportant une étape préliminaire de fourniture de la structure SOI (11) comprenant une couche superficielle mince (10) disposée sur une couche diélectrique (2), elle-même disposée sur un substrat support (5), la couche superficielle (10) ayant une épaisseur inférieure à 500nm.
  3. 3. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel la première température est supérieure à une température seuil et la deuxième température est inférieure à ladite température seuil qui est comprise entre 1150°C et 1170°C.
  4. 4. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel la première température est comprise entre 1160°C et 1200°C, préférentiellement entre 1170°C et 1200°C.
  5. 5. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel la deuxième température est comprise entre 1130°C et 1170°C, préférentiellement entre 1130°C et 1160°C.
  6. 6. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel la deuxième étape de traitement thermique comporte un palier à la deuxième température d'une durée déterminée.
  7. 7. Procédé de lissage d'une structure SOI (11) selon la revendication précédente, dans lequel la durée du palier est comprise entre 5 min et 2h.
  8. 8. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel la deuxième étape de traitement thermique comporte une rampe de descente en température comprise entre 0.1°/min et 20°/min, à partir de la deuxième température.
  9. 9. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel le premier débit est supérieur à 20 sim.
  10. 10. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel le deuxième débit est inférieur à 15 sim.
  11. 11. Procédé de lissage d'une structure SOI (11) selon l'une des revendications précédentes, dans lequel le gaz neutre est choisi parmi l'argon ou un mélange d'argon et d'hydrogène.
  12. 12. Procédé de lissage d'une structure SOI selon l'une des revendications précédentes, dans lequel la première étape et la deuxième étape de traitement thermique s'enchaînent au cours d'un même traitement thermique.
FR1650279A 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure Active FR3046877B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1650279A FR3046877B1 (fr) 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure
TW105144110A TWI710027B (zh) 2016-01-14 2016-12-30 用於平滑結構表面之方法
EP17150008.5A EP3193355B1 (fr) 2016-01-14 2017-01-02 Procede de lissage de la surface d'une structure
JP2017001311A JP6860262B2 (ja) 2016-01-14 2017-01-06 構造の表面を平滑化するためのプロセス
KR1020170004254A KR102583420B1 (ko) 2016-01-14 2017-01-11 구조의 표면을 평활화하는 프로세스
US15/403,505 US10134602B2 (en) 2016-01-14 2017-01-11 Process for smoothing the surface of a structure
CN201710023799.XA CN107039269B (zh) 2016-01-14 2017-01-13 用于平滑结构体表面的方法
SG10201700309WA SG10201700309WA (en) 2016-01-14 2017-01-13 Process For Smoothing The Surface Of A Structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650279 2016-01-14
FR1650279A FR3046877B1 (fr) 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure

Publications (2)

Publication Number Publication Date
FR3046877A1 true FR3046877A1 (fr) 2017-07-21
FR3046877B1 FR3046877B1 (fr) 2018-01-19

Family

ID=55590039

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1650279A Active FR3046877B1 (fr) 2016-01-14 2016-01-14 Procede de lissage de la surface d'une structure

Country Status (8)

Country Link
US (1) US10134602B2 (fr)
EP (1) EP3193355B1 (fr)
JP (1) JP6860262B2 (fr)
KR (1) KR102583420B1 (fr)
CN (1) CN107039269B (fr)
FR (1) FR3046877B1 (fr)
SG (1) SG10201700309WA (fr)
TW (1) TWI710027B (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140030877A1 (en) * 2009-01-22 2014-01-30 Soitec Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type
WO2014202866A1 (fr) * 2013-06-18 2014-12-24 Soitec Procédé de fabrication d'une pluralité de structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
WO2011096417A1 (fr) * 2010-02-04 2011-08-11 国立大学法人東北大学 Tranche de silicium et dispositif à semi-conducteurs
CN103443910A (zh) * 2012-04-05 2013-12-11 国立大学法人东北大学 硅晶片的原子级平坦化表面处理方法及热处理装置
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140030877A1 (en) * 2009-01-22 2014-01-30 Soitec Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type
WO2014202866A1 (fr) * 2013-06-18 2014-12-24 Soitec Procédé de fabrication d'une pluralité de structures

Also Published As

Publication number Publication date
KR20170085443A (ko) 2017-07-24
EP3193355A1 (fr) 2017-07-19
JP2017126746A (ja) 2017-07-20
TW201735165A (zh) 2017-10-01
CN107039269B (zh) 2021-10-29
SG10201700309WA (en) 2017-08-30
US20170207101A1 (en) 2017-07-20
TWI710027B (zh) 2020-11-11
KR102583420B1 (ko) 2023-10-04
JP6860262B2 (ja) 2021-04-14
US10134602B2 (en) 2018-11-20
EP3193355B1 (fr) 2019-11-13
CN107039269A (zh) 2017-08-11
FR3046877B1 (fr) 2018-01-19

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
FR2911430A1 (fr) &#34;procede de fabrication d&#39;un substrat hybride&#34;
FR2899594A1 (fr) Procede d&#39;assemblage de substrats avec traitements thermiques a basses temperatures
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2880988A1 (fr) TRAITEMENT D&#39;UNE COUCHE EN SI1-yGEy PRELEVEE
WO2003009366A1 (fr) Procede d&#39;amelioration de l&#39;etat de surface d&#39;une plaquette semiconductrice
EP1580805A2 (fr) Procédé de préparation d&#39;une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface du germanium ou un alliage silicium-germanium
FR2941324A1 (fr) Procede de dissolution de la couche d&#39;oxyde dans la couronne d&#39;une structure de type semi-conducteur sur isolant.
FR2893446A1 (fr) TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2912258A1 (fr) &#34;procede de fabrication d&#39;un substrat du type silicium sur isolant&#34;
FR3061988B1 (fr) Procede de lissage de surface d&#39;un substrat semiconducteur sur isolant
FR2991099A1 (fr) Procede de traitement d&#39;une structure semi-conducteur sur isolant en vue d&#39;uniformiser l&#39;epaisseur de la couche semi-conductrice
FR2972564A1 (fr) Procédé de traitement d&#39;une structure de type semi-conducteur sur isolant
FR3029352A1 (fr) Procede d&#39;assemblage de deux substrats
FR3046877A1 (fr) Procede de lissage de la surface d&#39;une structure
FR2918792A1 (fr) Procede de traitement de defauts d&#39;interface dans un substrat.
EP4176463B1 (fr) Substrat support pour structure soi et procede de fabrication associe
FR3034565A1 (fr) Procede de fabrication d&#39;une structure presentant une couche dielectrique enterree d&#39;epaisseur uniforme
WO2023186595A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l&#39;uniformite d&#39;epaisseur de ladite couche
WO2023143818A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support
FR3119929A1 (fr) Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure
FR2899382A1 (fr) Procede de fabrication de structures soi avec limitation des lignes de glissement
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170721

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9