FR3119929A1 - Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure - Google Patents

Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure Download PDF

Info

Publication number
FR3119929A1
FR3119929A1 FR2101411A FR2101411A FR3119929A1 FR 3119929 A1 FR3119929 A1 FR 3119929A1 FR 2101411 A FR2101411 A FR 2101411A FR 2101411 A FR2101411 A FR 2101411A FR 3119929 A1 FR3119929 A1 FR 3119929A1
Authority
FR
France
Prior art keywords
temperature
support substrate
heat treatment
ohm
interstitial oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2101411A
Other languages
English (en)
Other versions
FR3119929B1 (fr
Inventor
Romain BOUVEYRON
Isabelle Bertrand
Maël COCHE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2101411A priority Critical patent/FR3119929B1/fr
Publication of FR3119929A1 publication Critical patent/FR3119929A1/fr
Application granted granted Critical
Publication of FR3119929B1 publication Critical patent/FR3119929B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L’invention concerne un procédé de fabrication d’une structure adaptée pour des applications radiofréquences, comprenant les étapes suivantes : a) la fourniture d’un substrat initial en silicium monocristallin, présentant une teneur en oxygène interstitiel comprise entre 6.50x1017 Oi/cm3 et 11.52x1017 Oi/cm3, et une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, le substrat initial étant destiné à former un substrat support après avoir subi successivement les étapes b) et c) subséquentes, b) l’application d’un premier traitement thermique comprenant un plateau à une température comprise entre 1100°C et 1300°C, et une rampe de descente en température supérieure ou égale à 40°C/s, sous atmosphère neutre, pour injecter des défauts de type lacunes dans le substrat initial destinés à former des centres de nucléation favorables à une précipitation de l’oxygène interstitiel, c) l’application d’un deuxième traitement thermique comprenant une première séquence de recuit à une température comprise entre 600°C et 900°C, et une deuxième séquence de recuit à une température comprise entre 950°C et 1100°C, pour générer la précipitation de l’oxygène interstitiel sous forme de micro-défauts et former le substrat support pour la structure. L’invention concerne également un substrat support en silicium monocristallin, présentant une teneur en oxygène interstitiel (Oi) inférieure ou égale à 8,5x1017 Oi/cm3, une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, et une concentration en micro-défauts (BMD) comprise entre 1x109/cm3 et 3x1010/cm3. Pas de Figure

Description

PROCEDE DE FABRICATION D’UNE STRUCTURE ADAPTEE POUR LES APPLICATIONS RADIOFREQUENCES, ET SUBSTRAT SUPPORT POUR LADITE STRUCTURE
DOMAINE DE L’INVENTION
La présente invention vise le domaine des semi-conducteurs et de la microélectronique. Elle concerne un procédé de fabrication d’une structure, en particulier une structure Silicium sur Isolant complètement désertée (FD-SOI pour « fully depleted silicon on insulator »), adaptée pour les applications logiques et radiofréquences. L’invention concerne également un substrat support pour ladite structure.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
L’intérêt de la technologie FD-SOI est déjà largement documenté pour les applications logiques à faible puissance et radiofréquences.
Pour adresser les spécifications sévères de ces applications, la structure FD-SOI (qui comprend typiquement une couche utile disposée sur un substrat support) doit répondre à plusieurs critères.
D’une part, la couche utile très fine (typiquement de l’ordre de 20nm) en silicium doit présenter une excellente uniformité d’épaisseur, ainsi qu’une haute qualité cristalline. Pour cela, elle doit pouvoir subir des traitements à hautes températures de longue durée, notamment lors de sa fabrication ; lesdits traitements sont requis pour lisser la surface libre de la couche utile et guérir des défauts cristallins présents dans cette dernière. Cela implique que le substrat support de la structure SOI soit résistant au mode de défaillance de type lignes de glissement (« slip lines » selon la terminologie anglo-saxonne), et en particulier, qu’il présente une densité de micro-défauts (BMD pour « bulk micro-defect ») suffisante et homogène sur toute son étendue. Ces micro-défauts sont habituellement présents en quantité suffisante dans les substrats à haute teneur en oxygène interstitiel, correspondant typiquement à une concentration en Oi supérieure à 1,2 x1018/cm3: ces substrats support sont particulièrement robustes aux défauts de type lignes de glissement.
D’autre part, pour satisfaire aux exigences radiofréquences, le substrat support de la structure SOI doit présenter une résistivité haute (supérieure à 500ohm.cm, voire à 1000ohm.cm) et stable. Pour obtenir ces propriétés, il est habituel d’utiliser des substrats supports très résistifs et à faible teneur en Oi (correspondant typiquement à une concentration en Oi inférieure à 8x1017Oi/cm3, soit inférieure à 16 ppma ASTM’79), car ceux à haute teneur en Oi montrent une instabilité de résistivité en profondeur, notamment du fait des traitements thermiques de lissage requis pour élaborer la couche utile de la structure SOI. Malheureusement, les substrats supports à faible teneur en Oi sont extrêmement sensibles aux longs traitements à hautes températures et présentent consécutivement une forte densité de lignes de glissement dommageables pour la structure SOI.
OBJET DE L’INVENTION
La présente invention propose une solution remédiant à tout ou partie des inconvénients précités. Elle concerne un procédé de fabrication d’une structure, notamment FD-SOI, à partir d’un substrat support compatible avec les traitements thermiques imposés à une structure SOI et avec les spécifications sévères des applications logiques et radiofréquences. L’invention concerne également ledit substrat support.
BREVE DESCRIPTION DE L’INVENTION
La présente invention concerne un procédé de fabrication d’une structure adaptée pour des applications radiofréquences, comprenant les étapes suivantes :
a) la fourniture d’un substrat initial en silicium monocristallin, présentant une teneur en oxygène interstitiel comprise entre 6.50x1017Oi/cm3et 11.52x1017Oi/cm3, et une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, le substrat initial étant destiné à former un substrat support après avoir subi successivement les étapes b) et c) subséquentes,
b) l’application d’un premier traitement thermique comprenant un plateau à une température comprise entre 1100°C et 1300°C, et une rampe de descente en température supérieure ou égale à 40°C/s, sous atmosphère neutre, pour injecter des défauts de type lacunes dans le substrat initial destinés à former des centres de nucléation favorables à une précipitation de l’oxygène interstitiel,
c) l’application d’un deuxième traitement thermique comprenant une première séquence de recuit à une température comprise entre 600°C et 900°C, et une deuxième séquence de recuit à une température comprise entre 950°C et 1100°C, pour générer la précipitation de l’oxygène interstitiel sous forme de micro-défauts et former le substrat support pour la structure.
Selon des caractéristiques avantageuses de l’invention, prises seules ou selon toute combinaison réalisable :
  • le plateau en température du premier traitement thermique a une durée comprise entre 30 secondes et 5 minutes ;
  • la température du plateau du premier traitement thermique est comprise entre 1200°C et 1250°C ;
  • la première séquence du deuxième traitement thermique comprend un ou deux plateaux de température : un premier plateau entre 650°C et 750°C, et optionnellement un second plateau autour de 800°C ;
  • le procédé de fabrication comprend les étapes suivantes :
d) la formation d’un empilement comprenant une couche utile en silicium monocristallin disposée sur une couche diélectrique, elle-même disposée sur une face avant du substrat support, par une technique de transfert de couches minces, donnant lieu à une structure intermédiaire,
e) l’application d’un troisième traitement thermique à la structure intermédiaire, à une température comprise entre 900°C et 1250°C, sous atmosphère neutre ou réductrice, pour former une structure de type SOI.
L’invention concerne également un substrat support en silicium monocristallin, présentant :
- une teneur en oxygène interstitiel (Oi) inférieure ou égale à 8,5x1017Oi/cm3,
- une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, et
- une concentration en micro-défauts (BMD) comprise entre 1x109/cm3et 3x1010/cm3.
Selon des caractéristiques avantageuses de l’invention, prises seules ou selon toute combinaison réalisable :
  • la structure comprend une couche utile disposée sur une couche diélectrique, elle-même disposée sur un substrat support tel que précité ;
  • la couche utile présente une épaisseur inférieure à 50nm, préférentiellement comprise entre 4nm et 25nm ;
  • la couche diélectrique présente une épaisseur comprise entre 10nm et 150nm.
L’invention concerne enfin un composant électronique pour applications logiques faible puissance et radiofréquences comprenant au moins un transistor disposé sur et/ou dans la couche utile d’une structure telle que ci-dessus.
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre en référence aux figures annexées sur lesquelles :
Les figures 1a, 1b et 1c présentent les étapes du procédé de fabrication d’un substrat support pour une structure adaptée aux applications radiofréquences, conformément à l’invention ;
La présente une structure SOI comprenant une substrat support conforme à l’invention ;
La présente deux cartographies issues d’une inspection optique par réflexion en champ sombre de la surface de 25 structures SOI comprenant un substrat initial (a), et de 25 structures SOI comprenant un substrat support conforme à l’invention (b) ;
La présente des courbes de résistivité en fonction de la profondeur, dans des substrats supports, conformes à l’invention, de deux structures SOI.
Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y.

Claims (10)

  1. Procédé de fabrication d’une structure (100) adaptée pour des applications radiofréquences, comprenant les étapes suivantes :
    a) la fourniture d’un substrat initial (10’) en silicium monocristallin, présentant une teneur en oxygène interstitiel comprise entre 6.50x1017Oi/cm3et 11.52x1017Oi/cm3, et une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, le substrat initial (10’) étant destiné à former un substrat support (10) après avoir subi successivement les étapes b) et c) subséquentes,
    b) l’application d’un premier traitement thermique comprenant un plateau à une température comprise entre 1100°C et 1300°C, et une rampe de descente en température supérieure ou égale à 40°C/s, sous atmosphère neutre, pour injecter des défauts de type lacunes dans le substrat initial (10’) destinés à former des centres de nucléation favorables à une précipitation de l’oxygène interstitiel,
    c) l’application d’un deuxième traitement thermique comprenant une première séquence de recuit à une température comprise entre 600°C et 900°C, et une deuxième séquence de recuit à une température comprise entre 950°C et 1100°C, pour générer la précipitation de l’oxygène interstitiel sous forme de micro-défauts et former le substrat support (10) pour la structure (100).
  2. Procédé de fabrication selon la revendication précédente, dans lequel le plateau en température du premier traitement thermique a une durée comprise entre 30 secondes et 5 minutes.
  3. Procédé de fabrication selon l’une des revendications précédentes, dans lequel la température du plateau du premier traitement thermique est comprise entre 1200°C et 1250°C.
  4. Procédé de fabrication selon l’une des revendications précédentes, dans lequel la première séquence du deuxième traitement thermique comprend un ou deux plateaux de température : un premier plateau entre 650°C et 750°C, et optionnellement un second plateau autour de 800°C.
  5. Procédé de fabrication selon l’une des revendications précédentes, comprenant en outre les étapes suivantes :
    d) la formation d’un empilement comprenant une couche utile en silicium monocristallin disposée sur une couche diélectrique, elle-même disposée sur une face avant du substrat support (10), par une technique de transfert de couches minces, donnant lieu à une structure intermédiaire,
    e) l’application d’un troisième traitement thermique à la structure intermédiaire, à une température comprise entre 900°C et 1250°C, sous atmosphère neutre ou réductrice, pour former une structure (100) de type SOI.
  6. Substrat support (10) en silicium monocristallin issu du procédé de fabrication selon l’une des revendications 1 à 5, présentant :
    - une teneur en oxygène interstitiel (Oi) inférieure ou égale à 8,5x1017Oi/cm3,
    - une résistivité comprise entre 200 ohm.cm et 1500 ohm.cm, et
    - une concentration en micro-défauts (BMD) comprise entre 1x109/cm3et 3x1010/cm3.
  7. Structure (100) comprenant une couche utile (30) disposée sur une couche diélectrique (20), elle-même disposée sur un substrat support (10) selon la revendication précédente.
  8. Structure (100) selon la revendication précédente, dans laquelle la couche utile (30) présente une épaisseur inférieure à 50nm, préférentiellement comprise entre 4nm et 25nm.
  9. Structure (100) selon l’une des deux revendications précédentes, dans laquelle la couche diélectrique (20) présente une épaisseur comprise entre 10nm et 150nm.
  10. Composant électronique pour applications logiques faible puissance et radiofréquences comprenant au moins un transistor disposé sur et/ou dans la couche utile (30) d’une structure (100) selon l’une des trois revendications précédentes.
FR2101411A 2021-02-15 2021-02-15 Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure Active FR3119929B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2101411A FR3119929B1 (fr) 2021-02-15 2021-02-15 Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2101411 2021-02-15
FR2101411A FR3119929B1 (fr) 2021-02-15 2021-02-15 Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure

Publications (2)

Publication Number Publication Date
FR3119929A1 true FR3119929A1 (fr) 2022-08-19
FR3119929B1 FR3119929B1 (fr) 2023-11-03

Family

ID=76159486

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2101411A Active FR3119929B1 (fr) 2021-02-15 2021-02-15 Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure

Country Status (1)

Country Link
FR (1) FR3119929B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1087041A1 (fr) * 1999-03-16 2001-03-28 Shin-Etsu Handotai Co., Ltd Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
EP1168428A2 (fr) * 2000-06-26 2002-01-02 Kabushiki Kaisha Toshiba Substrat semiconducteur à haute résistivité et son procédé de fabrication
FR2838865A1 (fr) * 2002-04-23 2003-10-24 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
EP3249683A1 (fr) * 2016-05-25 2017-11-29 Soitec Procédé de fabrication d'un substrat semi-conducteur à haute résistivité

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1087041A1 (fr) * 1999-03-16 2001-03-28 Shin-Etsu Handotai Co., Ltd Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
EP1168428A2 (fr) * 2000-06-26 2002-01-02 Kabushiki Kaisha Toshiba Substrat semiconducteur à haute résistivité et son procédé de fabrication
FR2838865A1 (fr) * 2002-04-23 2003-10-24 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
EP3249683A1 (fr) * 2016-05-25 2017-11-29 Soitec Procédé de fabrication d'un substrat semi-conducteur à haute résistivité

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GRAUPNER ROBERT: "Portland State University PDXScholar Dissertations and Theses Dissertations and Theses A Study of Oxygen Precipitation in Heavily Doped Silicon", PORTLAND STATE UNIVERSITY, 1 January 1989 (1989-01-01), pages 1 - 119, XP055857248, Retrieved from the Internet <URL:https://core.ac.uk/download/37773383.pdf> [retrieved on 20211102], DOI: 10.15760/etd.1217 *

Also Published As

Publication number Publication date
FR3119929B1 (fr) 2023-11-03

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP1051739B1 (fr) Substrat compliant en particulier pour un depot par hetero-epitaxie
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d&#39;une tranche semicondutrice
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
EP1359615A1 (fr) Procédé de décollement de couches de matériau
CN1465104A (zh) 贴合晶片的制造方法
FR3062238A1 (fr) Support pour une structure semi-conductrice
WO2003009366A1 (fr) Procede d&#39;amelioration de l&#39;etat de surface d&#39;une plaquette semiconductrice
EP1879225A1 (fr) Traitement thermique de stabilisation d&#39;interface de collage
FR2912259A1 (fr) Procede de fabrication d&#39;un substrat du type &#34;silicium sur isolant&#34;.
FR2912258A1 (fr) &#34;procede de fabrication d&#39;un substrat du type silicium sur isolant&#34;
FR3007892A1 (fr) Procede de transfert d&#39;une couche mince avec apport d&#39;energie thermique a une zone fragilisee via une couche inductive
FR3119929A1 (fr) Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure
EP3948941B1 (fr) Procede de fabrication d&#39;un substrat de type semi-conducteur sur isolant
FR3112239A1 (fr) Substrat support pour structure soi et procede de fabrication associe
WO2023143818A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support
FR3093859A1 (fr) Procédé de transfert d’une couche utile sur une substrat support
FR3132383A1 (fr) Procédé de fabrication d’une structure de type double semi-conducteur sur isolant
FR3034565A1 (fr) Procede de fabrication d&#39;une structure presentant une couche dielectrique enterree d&#39;epaisseur uniforme
FR3119046A1 (fr) Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
JP5555995B2 (ja) 貼り合わせシリコンウェーハの製造方法
FR3046877A1 (fr) Procede de lissage de la surface d&#39;une structure
FR3133481A1 (fr) Procédé de fabrication d’une structure multicouche de type semi-conducteur sur isolant
FR3093860A1 (fr) Procédé de transfert d’une couche utile sur un substrat support

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20220819

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4