CN1465104A - 贴合晶片的制造方法 - Google Patents
贴合晶片的制造方法 Download PDFInfo
- Publication number
- CN1465104A CN1465104A CN02802464A CN02802464A CN1465104A CN 1465104 A CN1465104 A CN 1465104A CN 02802464 A CN02802464 A CN 02802464A CN 02802464 A CN02802464 A CN 02802464A CN 1465104 A CN1465104 A CN 1465104A
- Authority
- CN
- China
- Prior art keywords
- wafer
- film
- heat treatment
- soi
- aforementioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000007789 gas Substances 0.000 claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000011261 inert gas Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 116
- 238000010438 heat treatment Methods 0.000 claims description 66
- 230000003746 surface roughness Effects 0.000 claims description 32
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 239000001257 hydrogen Substances 0.000 claims description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000010408 film Substances 0.000 abstract description 50
- 230000007547 defect Effects 0.000 abstract description 12
- 239000000203 mixture Substances 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 description 39
- 230000000052 comparative effect Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000000137 annealing Methods 0.000 description 10
- 238000000227 grinding Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000012895 dilution Substances 0.000 description 5
- 238000010790 dilution Methods 0.000 description 5
- 229960002050 hydrofluoric acid Drugs 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004630 atomic force microscopy Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- CMMUKUYEPRGBFB-UHFFFAOYSA-L dichromic acid Chemical compound O[Cr](=O)(=O)O[Cr](O)(=O)=O CMMUKUYEPRGBFB-UHFFFAOYSA-L 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002510 pyrogen Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种贴合晶片的制造方法，通过离子注入剥离法制造贴合晶片，该离子注入剥离法至少具有下列工序，即，将具有通过气体离子注入形成了微小气泡层的结合晶片与作为支持基板的基晶片进行接合的工序、及以上述微小气泡层为界剥离结合晶片从而在基晶片上形成薄膜的工序；其特征是：在剥离前述结合晶片后的贴合晶片上，在惰性气体、氢气、或这些气体的混合气体环境下施行热处理，然后对该贴合晶片施行热氧化，在前述薄膜表面形成热氧化膜，且除去该热氧化膜，由此减少前述薄膜的厚度。由此提供一种贴合晶片的制造方法，能在维持利用离子注入剥离法制造的贴合晶片的薄膜的膜厚均一性的同时，确实除去表面的损伤或缺陷，且能充分适用于量产技术。
Description
技术领域
本发明涉及一种使用了离子注入剥离法的贴合晶片的制造方法，特别涉及与注入了氢离子等的硅晶片作为支撑基板的其它晶片接合后予以剥离而制造SOI晶片的方法。
背景技术
最近，作为SOI(绝缘硅：silicon on insulator)晶片的制造方法，接合后剥离离子注入的晶片从而制造出SOI晶片的方法(离子注入剥离法：亦称为智能剥离(Smart Cut)法(注册商标)的技术)重新开始受到注目。该离子注入剥离法是如下所述的技术(参照日本特开平5-211128号)：在二枚硅晶片内的至少一枚上形成氧化膜，且从另一枚硅晶片(结合晶片)的上面，注入氢离子或稀有气体离子等的气体离子，在该晶片内部形成微小气泡层(封入层)后，将注入上述离子的这一面，隔着氧化膜，与另一枚硅晶片(基晶片)密合，然后加以热处理(剥离热处理)，并以微小气泡层作为劈开面，薄膜状地剥离其中一枚晶片(结合晶片)，进一步加以热处理(结合热处理)，从而强固地结合并制成SOI晶片。应用此方法，劈开面(剥离面)为良好的镜面，也比较容易获得SOI层的膜厚均一性高的SOI晶片。
但是利用离子注入剥离法制作SOI晶片时，会在剥离后的SOI晶片表面，存有因离子注入的损伤层，而表面粗度与普通制品等级的硅晶片镜面相比，变得比较大。因而应用离子注入剥离法，必需除去此种损伤层、表面粗度。以前，为了除去该损伤层等，在结合热处理后的最终工序，施行称为接触式研磨的研磨余量极少的镜面研磨(加工余量：100nm左右)。
可是，对SOI层施行包括机械加工的要素的研磨时，由于研磨的加工余量不均匀的缘故，会产生因氢离子等注入、剥离而引起的SOI层的膜厚均一性恶化的问题。
于是，在日本特开平10-242154号公报中，提一种不研磨通过离子注入剥离法所获得的SOI晶片表面，在活性环境(氢环境)下进行热处理，由此改善面粗度的方法。按照此种方法，记载着能一面维持SOI层的膜厚均一性一面改善SOI层表面的面粗度。
但在利用离子注入剥离法所获得的SOI晶片中，存在着因离子注入所引起的损伤，该SOI层中的损伤，表面侧很大，越向内部就越小。因而，当加以如上述的活性环境的热处理时，损伤的回复虽是由SOI层的内部进行到表面侧，但在对表面侧损伤大的情形下，除了需要长时间的热处理外，即使施行高温、长时间的热处理，仍无法因情况而完全回复。
损伤的大小和深度，会影响氢离子等的气体离子的注入能量大小和投入量，故例如在制造具有厚的SOI层和厚的埋入氧化膜的SOI晶片的情况下，需要较大注入能量时，或是目的在于以低温施行剥离热处理，需要较大投入量时，上述问题变得很明显。
进而，如果在含有氢气的还原性环境下，进行高温、长时间的热处理的话，则SOI层表面的硅会被蚀刻，从而膜厚均一性劣化，且会在埋入的氧化膜上产生蚀刻凹坑。这是指在SOI层会有像COP(Crystal Originated Particle)那样的缺陷，若缺陷到达基础的氧化膜的话，则COP不会被消灭，依然会残留下来或者会扩大，所以就会因通过该缺陷侵入的氢等，蚀刻到埋入氧化膜为止，这就是形成凹坑的原因。此蚀刻凹坑也会产生影响其近傍的SOI层的问题。
如以上，欲将利用离子注入剥离法所获得的SOI晶片的损伤层或表面粗度，一面维持SOI层的膜厚均一性一面除去，而提出了各种方法，但仍依无法满足，希望有适当的解决方法。
于是本申请人等提出一种如日本特开2000-124092号公报那样，针对离子注入剥离法，将残留在剥离后的SOI层表面的损伤层、表面粗度，在维持SOI层的膜厚均一性的同时加以除去，由此制造高品质的SOI晶片的方法，针对剥离后的SOI表面，利用氧化性环境下的热处理，形成氧化膜后，除去该氧化膜，接着加以还原性环境下的热处理的方法。
如此一来，施行利用氧化性环境下的热处理，在SOI层形成氧化膜后，除去氧化膜的所谓牺牲氧化，由此能在氧化膜中，处理SOI层表面的损伤层的一部分或全部，所以如果除此这个，就能有效除去损伤层。而且，接着加以还原性环境下的热处理，藉此回复残留在SOI层的损伤层，而且还能改善表面粗度，由于已经通过牺牲氧化除去SOI层表面的损伤层的一部分或全部，固还原性环境下的热处理的热处理时间也会缩短时间。进而利用此方法，不必进行包括机械加工要素的研磨等等的缘故，SOI层的膜厚均一性也不会劣化，就能通过离子注入剥离法以更高生产性制造极高品质的SOI晶片。
如上所述，记载于日本特开2000-124092号公报的技术，在离子注入剥离法中，具有如下优点，即能将剥离后残留在SOI层表面的损伤层、表面粗度，一面维持SOI层的膜厚均一性一面加以除去，但涉及本技术经本发明人等进一步再次试验的时候，判明有以下的缺点，目前可知作为量产技术并不够充分。
1)上述技术中的牺牲氧化利用离子注入直接氧化剥离面，所以会有因氧化产生氧化诱生层错(OSF：Oxidation inducedStacking Fault)的情形，该OSF有时不能仅在随后的还原性气体环境的热处理中被去除干净。
2)在还原性气体环境的热处理，被充分除去的表面粗度主要只是短周期成份(例如周期1μm以下)，表面粗度的长周期成份(例如周期1～10μm左右)的除去有时不够充分。
3)作为还原性气体环境，若在含有大量氢气的气体环境下施行高温热处理，则有时氢气对贴合界面作用，界面侵蚀变大，成为在器件工艺中发尘原因。
发明内容
本发明是解决上述问题点的发明，目的在于提供一种贴合晶片的制造方法，能在维持利用离子注入剥离法所制造的贴合晶片的薄膜的膜厚均一性的同时，可确实除去表面的损伤和缺陷，令表面粗度十分平坦，而且能适用于量产技术。
为解决上述课题，本发明的贴合晶片的制造方法，通过离子注入剥离法制造贴合晶片，该离子注入剥离法至少具有下列工序，即，将具有通过气体离子注入形成了微小气泡层的结合晶片与作为支持基板的基晶片进行接合的工序、及以上述微小气泡层为界剥离结合晶片从而在基晶片上形成薄膜的工序；其特征是：在剥离前述结合晶片后的贴合晶片上，在惰性气体、氢气、或这些气体的混合气体环境下施行热处理，然后对该贴合晶片施行热氧化，在前述薄膜表面形成热氧化膜，且除去该热氧化膜，由此减少前述薄膜的厚度。
如此一来，对于剥离工序后的薄膜的剥离面，在惰性气体、氢气、或这些气体的混合气体环境下施行热处理，施行表面的平坦化处理与损伤除去后，施行氧化及氧化膜除去的话，就能维持膜厚均一性，且确实避免因氧化而产生OSF。
这种情况下，在前述惰性气体、氢气、或这些气体的混合气体环境下施行热处理后，将前述薄膜表面以小于等于70nm的加工余量进行研磨，然后施行前述热氧化。
如上所述，在惰性气体、氢气、或这些气体的混合气体环境下进行热处理后，稍微研磨表面(加工余量小于等于70nm，特别小于等于50nm)，由此可以改善表面粗度的长周期成份。
亦即，通过在惰性气体、氢气、或这些气体的混合气体环境下进行热处理，虽可充分除去面粗度的短周期成份，但由于有时残存长周期成份，故利用研磨除去长周期成份。如此一来，一旦施行热处理，就能改善表面粗度及表面损伤，所以研磨余量与已有相比少很多，特别是可以减少到一半以下，令薄膜的膜厚均一性受影响的程度为最小限度，从而可以确实地除去表面粗度的长周期成份。
另外，在前述惰性气体、氢气或该些气体的混合气体环境下的热处理，最好是在氩100％环境或是包含爆炸临界以下的氢的氩环境下进行的。
如果在这种环境下，就能在抑制侵蚀贴合界面的同时改善表面粗度及表面损伤。
再有，在本发明中，结合晶片最好是用硅单晶晶片。
如上所述，将可制作出高品质、大口径晶片的硅单晶晶片作为结合晶片使用，对其注入气体离子并予以剥离，由此，能以低成本制造出具有高品质的硅单晶薄膜的大口径贴合晶片。
而且，通过本发明方法所制造的贴合晶片，是具有膜厚均一性高且没有表面粗度及表面损伤的薄膜的高品质贴合晶片。
例如能对将2枚硅晶片隔着氧化膜贴合制造的SOI晶片，提供一种以1μm平方及10μm平方测定SOI层表面的表面粗度(RMS)均小于等于0.15nm、SOI层的膜厚小于等于1.5nm的贴合SOI晶片。
如以上说明，按照本发明就能在离子注入剥离法中，将残留在剥离了的薄膜的表面的损伤层、表面粗度，在维持薄膜的膜厚均一性的同时确实地加以除去。因而，能以高生产性制造出极高品质的贴合晶片，量产技术极适合的贴合晶片的制造方法。
附图说明
图1(a)～(i)是表示利用本发明的离子注入剥离法，制造SOI晶片的制造工序的其中一例的流程图。
具体实施方式
以下，边参照附图边说明本发明的实施方式，但本发明并不限于此。
在此，图1是表示利用本发明的离子注入剥离法，制造SOI晶片的方法的制造工序的其中一例的流程图。
以下，以本发明贴合2枚硅晶片的情形为例进行说明。
首先，在图1的离子注入剥离法中，在工序(a)准备2枚硅镜面晶片，并准备配合器件样式的作为支撑基板的基晶片1和作为SOI层的结合晶片2。
接着，在工序(b)，对其中至少一枚晶片，在这里是对结合晶片2进行热氧化，在其表面形成约0.1～2.0μm厚的氧化膜3。
在工序(c)，对表面形成了氧化膜的结合晶片2的一面，注入氢离子或稀有气体离子等气体离子，在这里是注入氢离子，就离子的平均进入深度来看，会在表面形成平行的微小气泡层(封入层)4。
工序(d)是指在注入了氢离子的结合晶片2的氢离子注入面，将基晶片1隔着氧化膜重迭而密合的工序，通常是在常温清净的环境下，使2枚晶片的表面彼此接触，由此不使用粘接剂等，将晶片彼此接合。
接着，工序(e)是指以封入层4为界限剥离结合晶片，由此被分离成剥离晶片5与SOI晶片6(SOI层7+置入氧化膜3+基晶片1)的剥离热处理工序，例如在惰性气体环境下，以大致400℃～600℃的温度，加以热处理，就能通过封入层中结晶的再配列和气泡的凝集，分离成剥离晶片5与SOI晶片6。而且该剥离依然会在SOI晶片表面的SOI层7残留损伤层8。
另外，激励所注入的氢等离子，以等离子状态注入，或针对贴合面事先施行氮、氧、氢等等离子处理，令贴合表面活性化而密合，由此能省略剥离热处理。
在该剥离工序后，在工序(f)施行结合热处理工序。该工序是利用前述工序(d)(e)的密合工序及剥离热处理工序所接合的晶片彼此的结合力，依然在器件工序使用很弱，所以结合热处理是对SOI晶片6施行高温的热处理且结合强度十分强。该热处理是在例如惰性气体环境下，以1000～1300℃，在30分钟至2小时的范围进行为佳。到此为止的工序，本发明的方法也与已有的离子注入剥离法相同。
但于本发明中，可以省略该结合热处理，将下一工序的惰性气体、氢气或该些气体的混合气体环境下的热处理，与结合热处理(参照图1的f′)合并。由此，与已有的除去表面粗度或表面损伤的方法相比，能令工序简略化。
接着，在工序(g)对结合热处理工序(f)之后(或省略结合热处理时，剥离工序(e)之后)的SOI晶片，在惰性气体、氢气、或这些气体的混合气体环境下，使用一般的加热器加热式的热处理炉(分批炉)进行热处理，改善SOI表面的表面粗度、除去损伤。热处理温度以1100℃～1350℃最适合。不满1100℃的话，虽然改善表面粗度，但需要很长的时间。而且，利用超过1350℃的温度，会有因重金属杂质引起的污染和热处理炉的耐久性发生问题的情况。而且，热处理时间虽依存于热处理温度，但10分～8小时的范围最适合。比这更短的时间，会有表面粗度改善不足的情形，比这更长的时间，会令生产性下降。另一方面，在使用RTA(快速加热退火：Rapid Thermal Annealing)装置施行上述热处理时，以热处理温度不低于1200℃、热处理时间为1～120秒为宜。而且，也可以组合利用该些分批炉的热处理与利用RTA装置的热处理来进行。
热处理环境只要是惰性气体、氢气、或这些气体的混合气体环境即可，但如果氢气的比例大的话，则易对如前所述的贴合界面产生侵蚀，以及易因热处理发生滑动错位，故氢气含有量最好不高于25％。进而由安全上的观点来看，氢气为不高于爆炸界限(4％)的含有量更佳。惰性气体以最便宜泛用性高的氩气最适合，但也可用氦等。
如此一来，利用本发明，不是直接在剥离面形成牺牲氧化膜，而是先施行工序(g)的热处理，因此不会在薄膜上产生OSF，且膜厚均一性不会恶化，会改善表面粗度与表面损伤。
接着，由于仅通过工序(g)的热处理未去除干净SOI表面损伤的情况较多，所以利用工序(h)的热氧化工序，将SOI表面的损伤，在处理氧化膜的同时，调整通过使取得的SOI层的厚度为所希望的厚度而加以形成的热氧化膜的厚度。如此一来，就可通过热氧化来施行SOI层的减厚，膜厚均一性几乎没有恶化，就能薄膜化。
而且，在工序(i)中，例如使用含有HF的水溶液，施行热氧化膜的除去，就能形成具有所希望膜厚的SOI層的SOI晶片。
如此一来，就能获得在维持膜厚均一性一面的同时可确实除去表面粗度及表面损伤的、具有预期厚度的SOI层的SOI晶片。
再者，亦可在工序(g)的热处理后、热氧化工序(h)之前，根据需要增加加工余量小于等于70nm，特别是小于等于50nm的研磨工序(参照图1的g′)。通过增加该研磨工序，在可确实除去在工序(g)的热处理没有去除干净的表面粗度的长周期成份。并且，由于研磨余量被限定为小于等于70nm，特别是小于等于50nm，所以若与已有的研磨余量(100nm左右，或100nm以上)相比话很少，例如也可以为一半或一半以下，非常能抑制SOI层的膜厚均一性下降。
以下，举例具体地说明本发明的实施例及比较例，但本发明并不限于此。
(实施例1～4及比较例1～3)
在利用CZ法制作的结晶方位(100)，将导电型为p型、电阻率为20G·cm的硅单晶晶锭加以切片，对晶锭进行加工，由此制作直径200mm的硅镜面晶圆。将该些分成结合芯片和基晶片，按照图1(a)～(i)所示的工序，利用本发明的离子注入剥离法，制造SOI晶片。
首先，按照图1的(a)～(e)，剥离结合晶片2，取得SOI晶片6。此时，埋入氧化膜3的厚度为400nm，其它离子的注入等主要条件如下所述。
1)离子注入条件：H+离子、注入能量90keV、
注入线量6.5×1016/cm2
2)剥离热处理条件：N2气环境下、500℃、30分钟，
如上所述，虽然可获得具有厚度为437nm的SOI层7的SOI晶片6，但将剥离后的图1(e)的SOI晶片6表面(剥离面)的表面粗度，利用原子力显微镜法，以1μm平方测定时，RMS值(平方平均平方根粗度)平均为6.7nm。此值为普通镜面研磨的硅单晶晶片表面粗度10倍以上的值，得知剥离后原封不动的SOI层的表面，局部的面粗(短周期成份)大。而作为长周期成份目标的10μm平方的RMS值也平均变大为5.5nm。
采用了该些剥离工序(e)之后的SOI晶片，并将其后的工序，按表1及表2所示的各种处理流程，对SOI晶片进行加工。测定按此所取得的各个贴合芯片的SOI层的表面粗度(RMS)、膜厚均一性(平均值t、标准偏差σ)、缺陷密度。各处理条件及测定条件标示于表3。表1
表2
表3
| 实施例1 | 实施例2 | 比较例1 | 比较例2 | |
| 处理流程 | 无结合热处理↓Ar退火↓牺牲氧化↓氧化膜除去 | 结合热处理↓Ar退火↓40nm研磨↓牺牲氧化↓氧化膜除去 | 无结合热处理↓Ar退火 | 结合热处理↓牺牲氧化↓氧化膜除去↓Ar退火 |
| 实施例3 | 实施例4 | 比较例3 | |
| 處理流程 | 结合热处理↓Ar退火↓55nm研磨↓牺牲氧化↓氧化膜除去 | 结合热处理↓Ar退火↓70nm研磨↓牺牲氧化↓氧化膜除去 | 结合热处理↓100nm研磨 |
| 处理条件及测定条件 | (结合热处理)1100℃、120分钟(N2100％环境)(Ar退火)1200℃、60分钟(Ar100％环境)(牺牲氧化)950℃热原氧化、氧化膜厚：590nm(实施例1)、500nm(实施例2)、465nm(实施例3)、435nm(实施例4)、590nm(比较例2)(氧化膜除去)利用5％氟酸的蚀刻(表面粗度测定)Veeco公司制AFM、1μm平方及10μm平方的RMS测定(膜厚分布测定)ADE公司制AcuMap2、面内1765点测定(缺陷测定)SOI层厚变成30nm为止的稀释secco蚀刻→氟酸蚀刻→光学显微镜观察 |
在此，简单地说明SOI层的缺陷测定方法。
如本发明的薄膜SOI的情形，利用通常硅晶片选择蚀刻所用的secco蚀刻液(重铬酸、氟酸和水的混合液)，蚀刻速率太快，在短时间内就会蚀刻除去SOI层，所以不适合用于缺陷的评估。
于是，采用以纯水稀释secco蚀刻液，使蚀刻速率降低的稀释secco蚀刻，对SOI层施行蚀刻直到预定厚度为止。这样一来，SOI层中的缺陷部分会成为贯穿SOI层的微小凹坑。由于该微小凹坑依然很难观察，故如果通过浸泡在氟酸中穿过微小凹坑来蚀刻埋入的氧化膜，使缺陷部分明显化，则很容易从薄膜SOI层的表面利用光学显微镜进行观察。
本实施例及比较例中，将市场销售的普通secco蚀刻液稀释2倍使用，SOI层剩下的厚度约为30nm时，即终止稀释secco蚀刻。然后，在25重量％的氟酸中浸泡90秒，将形成在埋入氧化膜的凹坑，利用倍率100倍的光学显微镜进行观察，测定缺陷密度。
将测定结果记载在表4、表5。表4
表5
| RMS(nm) | 膜厚分布(nm) | 缺陷密度(个/cm2) | |||
| 1μm平方 | 10μm平方 | 平均值t | σ | ||
| 实施例1 | 0.08 | 0.29 | 171.5 | 0.2 | 1×102 |
| 实施例2 | 0.06 | 0.16 | 172.4 | 1.0 | 1×102 |
| 比较例1 | 0.10 | 0.28 | 437.0 | 0.2 | 5×105 |
| 比较例2 | 0.11 | 0.30 | 171.5 | 0.2 | 2×104 |
| RMS(nm) | 膜厚分布(nm) | 缺陷密度(个/cm2) | |||
| 1μm平方 | 10μm平方 | 平均值t | σ | ||
| 实施例3 | 0.08 | 0.15 | 172.5 | 1.4 | 1×102 |
| 实施例4 | 0.09 | 0.14 | 171.5 | 1.5 | 1×102 |
| 比较例3 | 0.10 | 0.13 | 437.0 | 2.0 | 5×105 |
由表4及表5的结果得知，实施例1至实施例4所示的本发明的制造方法最适合于欲充分除去因离子注入引起的表面粗度及表面的损伤，而形成缺陷少的SOI层。而且，由于实施例1的剥离面完全不施行研磨除去，故膜厚均一性也极为优异。有关表面粗度的长周期成份，与施行小于等于70nm研磨的实施例2～4相比，虽然稍低，但与刚剥离后相比，可获得1位数或以上的改善。而在实施例2～4中，因受研磨影响的缘故，膜厚均一性略低，但σ依然能维持1.0～1.5nm的高水平。而且，有关表面粗度，无论短周期成份、长周期成份都可获得极高品质。
另一方面，如比较例1，得知仅Ar退火，缺陷密度就明显升高，表面损伤不能完全除去。而且，如比较例2所示，在Ar退火前施行牺牲氧化，由此获得缺陷减低效果，但因在氧化工序产生OSF，与实施例1～4相比，缺陷密度高。而如比较例3所示，光是研磨缺陷密度就明显提高，另外由于100nm也研磨，故膜厚均一性差。
因而，可知按照本发明，就能制作例如以1μm平方及10μm平方测定了的SOI层表面的表面粗度(RMS)均为0.15nm或以下，SOI层的膜厚σ为1.5nm或以下，且缺陷密度不足103个/cm2的贴合SOI晶片。
更有，在上述实施例中，采用改善表面粗度的热处理环境为Ar100％环境，但取代该环境使用包含氢气3％的氩环境实施时，会得到基本与上述相同的结果。而且在上述实施例1～4中的Ar100％环境、以及包含取代该环境的氢气3％的氩环境的热处理，会像氢100％环境的热处理那样，观察到利用含大量氢的环境的热处理所看见的贴合界面的侵蚀。
再者，本发明并不限于上述实施形态。上述实施形态为例示，具有实质上与本发明权利要求所记载的技术思想相同的构成，且达到同样的作用效果，均属本发明的技术范围。
例如上述是以贴合2枚硅晶片制造SOI晶片时为中心所做的说明，但本发明不限于此状况，当然也适用于在硅晶片上进行离子注入后与绝缘性晶片结合，剥离硅晶片来制造SOI晶片的情况，或进行离子注入的晶片是使用Ga As等化合物半导体晶片的情况。
而本发明的贴合晶片的制造工序亦不限于图1所示，也可以在该工序中添加洗净、热处理等其它工序，或根据目的适当予以省略等。
Claims (6)
1、一种贴合晶片的制造方法，通过离子注入剥离法制造贴合晶片，该离子注入剥离法至少具有下列工序，即，将具有通过气体离子注入形成了微小气泡层的结合晶片与作为支持基板的基晶片进行接合的工序、及以上述微小气泡层为界剥离结合晶片从而在基晶片上形成薄膜的工序；其特征是：
在剥离前述结合晶片后的贴合晶片上，在惰性气体、氢气、或这些气体的混合气体环境下施行热处理，然后对该贴合晶片施行热氧化，在前述薄膜表面形成热氧化膜，且除去该热氧化膜，由此减少前述薄膜的厚度。
2、如权利要求1所述的贴合晶片的制造方法，其特征是：在前述惰性气体、氢气、或这些气体的混合气体环境下施行热处理后，将前述薄膜表面以70nm或以下的加工余量进行研磨，然后施行前述热氧化。
3、如权利要求1或2所述的贴合晶片的制造方法，其特征是：在前述惰性气体、氢气或该些气体的混合气体环境下的热处理，是在氩100％环境或是包含爆炸临界以下的氢的氩环境下进行的。
4、如权利要求1至3任一项所述的贴合晶片的制造方法，其特征是：前述结合晶片采用硅单晶晶片。
5、一种贴合晶片，是利用权利要求1至4任一项所记载的方法，制造的贴合晶片。
6、一种贴合SOI晶片，是隔着氧化膜贴合2枚硅晶片制造的SOI晶片，其特征是：以1μm平方及10μm平方测定的SOI层表面的表面粗糙度(RMS)均小于等于0.15nm，SOI层的膜厚σ小于等于1.5nm。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216828 | 2001-07-17 | ||
| JP216828/01 | 2001-07-17 | ||
| JP216828/2001 | 2001-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1465104A true CN1465104A (zh) | 2003-12-31 |
| CN100454552C CN100454552C (zh) | 2009-01-21 |
Family
ID=19051250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028024648A Expired - Lifetime CN100454552C (zh) | 2001-07-17 | 2002-07-09 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6884696B2 (zh) |
| EP (1) | EP1408551B1 (zh) |
| JP (1) | JP4526818B2 (zh) |
| KR (1) | KR100874724B1 (zh) |
| CN (1) | CN100454552C (zh) |
| TW (1) | TWI270940B (zh) |
| WO (1) | WO2003009386A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101331585B (zh) * | 2005-12-16 | 2010-05-26 | 信越半导体株式会社 | 贴合基板的制造方法 |
| CN101427347B (zh) * | 2006-04-24 | 2010-12-01 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
| CN101765901B (zh) * | 2007-07-27 | 2012-06-13 | 信越半导体股份有限公司 | 贴合晶片的制造方法 |
| CN104956464A (zh) * | 2013-02-01 | 2015-09-30 | 信越半导体株式会社 | Soi晶圆的制造方法以及soi晶圆 |
| CN106415784A (zh) * | 2014-06-17 | 2017-02-15 | 信越半导体株式会社 | 绝缘体上硅晶圆的制造方法 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005674A (ja) * | 2003-05-21 | 2005-01-06 | Canon Inc | 基板製造方法及び基板処理装置 |
| US7256104B2 (en) | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| JPWO2005027217A1 (ja) * | 2003-09-08 | 2007-11-08 | 株式会社Sumco | Ｓｏｉウェーハおよびその製造方法 |
| JP4285244B2 (ja) * | 2004-01-08 | 2009-06-24 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの作製方法 |
| KR100898649B1 (ko) * | 2004-05-28 | 2009-05-22 | 가부시키가이샤 섬코 | Ｓｏｉ기판 및 그 제조방법 |
| US7418640B2 (en) * | 2004-05-28 | 2008-08-26 | Synopsys, Inc. | Dynamically reconfigurable shared scan-in test architecture |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP4696510B2 (ja) * | 2004-09-15 | 2011-06-08 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4826994B2 (ja) * | 2004-09-13 | 2011-11-30 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2006032948A1 (en) * | 2004-09-21 | 2006-03-30 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer by implementing co-implantation and subsequent implantation |
| US7563691B2 (en) * | 2004-10-29 | 2009-07-21 | Hewlett-Packard Development Company, L.P. | Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding |
| US7276430B2 (en) * | 2004-12-14 | 2007-10-02 | Electronics And Telecommunications Research Institute | Manufacturing method of silicon on insulator wafer |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| US7772088B2 (en) * | 2005-02-28 | 2010-08-10 | Silicon Genesis Corporation | Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate |
| US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| US7166520B1 (en) * | 2005-08-08 | 2007-01-23 | Silicon Genesis Corporation | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process |
| US20070029043A1 (en) * | 2005-08-08 | 2007-02-08 | Silicon Genesis Corporation | Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process |
| US7427554B2 (en) * | 2005-08-12 | 2008-09-23 | Silicon Genesis Corporation | Manufacturing strained silicon substrates using a backing material |
| US7740593B2 (en) * | 2005-12-09 | 2010-06-22 | Senorx, Inc | Guide block for biopsy or surgical devices |
| WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| US7863157B2 (en) * | 2006-03-17 | 2011-01-04 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| WO2007118121A2 (en) | 2006-04-05 | 2007-10-18 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a layer transfer process |
| US7376303B2 (en) * | 2006-07-20 | 2008-05-20 | Hewlett-Packard Development Company, L.P. | Optical coupling assembly |
| JP2008028070A (ja) * | 2006-07-20 | 2008-02-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US8153513B2 (en) * | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
| FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
| EP2128891B1 (en) | 2007-02-28 | 2015-09-02 | Shin-Etsu Chemical Co., Ltd. | Process for producing laminated substrate |
| US20090206275A1 (en) * | 2007-10-03 | 2009-08-20 | Silcon Genesis Corporation | Accelerator particle beam apparatus and method for low contaminate processing |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP4636110B2 (ja) * | 2008-04-10 | 2011-02-23 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| US8956951B2 (en) | 2009-09-04 | 2015-02-17 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| JP2011253906A (ja) | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP5673180B2 (ja) * | 2011-02-14 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5802436B2 (ja) | 2011-05-30 | 2015-10-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5799740B2 (ja) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| JP5927894B2 (ja) | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2013143407A (ja) | 2012-01-06 | 2013-07-22 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| JP5673572B2 (ja) | 2012-01-24 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6086031B2 (ja) | 2013-05-29 | 2017-03-01 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
| FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
| JP6090184B2 (ja) | 2014-01-27 | 2017-03-08 | 信越半導体株式会社 | 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 |
| JP6107709B2 (ja) | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6036732B2 (ja) * | 2014-03-18 | 2016-11-30 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN103952766B (zh) * | 2014-05-12 | 2016-08-24 | 山东大学 | 一种利用离子注入制备磷酸钛氧钾薄膜的方法 |
| FR3034565B1 (fr) * | 2015-03-30 | 2017-03-31 | Soitec Silicon On Insulator | Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme |
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6513041B2 (ja) | 2016-02-19 | 2019-05-15 | 信越半導体株式会社 | 半導体ウェーハの熱処理方法 |
| JP6500845B2 (ja) * | 2016-06-14 | 2019-04-17 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US11414782B2 (en) | 2019-01-13 | 2022-08-16 | Bing Hu | Method of separating a film from a main body of a crystalline object |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5989981A (en) * | 1996-07-05 | 1999-11-23 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
| JP3660469B2 (ja) | 1996-07-05 | 2005-06-15 | 日本電信電話株式会社 | Ｓｏｉ基板の製造方法 |
| KR100232886B1 (ko) | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| JP3522482B2 (ja) | 1997-02-24 | 2004-04-26 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| JP3518324B2 (ja) | 1997-03-27 | 2004-04-12 | 信越半導体株式会社 | シリコンウエーハの熱処理方法およびシリコンウエーハ |
| US6403502B1 (en) * | 1997-03-27 | 2002-06-11 | Shin-Etsu Handotai Co., Ltd. | Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method |
| US6103599A (en) * | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
| US5920764A (en) * | 1997-09-30 | 1999-07-06 | International Business Machines Corporation | Process for restoring rejected wafers in line for reuse as new |
| JPH11354761A (ja) * | 1998-06-09 | 1999-12-24 | Sumitomo Metal Ind Ltd | Ｓｏｉ基板及びその製造方法 |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| WO2001028000A1 (fr) | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP3943782B2 (ja) * | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
-
2002
- 2002-07-09 KR KR1020037003660A patent/KR100874724B1/ko active IP Right Grant
- 2002-07-09 WO PCT/JP2002/006965 patent/WO2003009386A1/ja active Application Filing
- 2002-07-09 US US10/380,979 patent/US6884696B2/en not_active Expired - Lifetime
- 2002-07-09 CN CNB028024648A patent/CN100454552C/zh not_active Expired - Lifetime
- 2002-07-09 EP EP02743891.0A patent/EP1408551B1/en not_active Expired - Lifetime
- 2002-07-09 JP JP2003514627A patent/JP4526818B2/ja not_active Expired - Fee Related
- 2002-07-15 TW TW091115723A patent/TWI270940B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101331585B (zh) * | 2005-12-16 | 2010-05-26 | 信越半导体株式会社 | 贴合基板的制造方法 |
| CN101427347B (zh) * | 2006-04-24 | 2010-12-01 | 信越半导体股份有限公司 | Soi晶片的制造方法 |
| CN101765901B (zh) * | 2007-07-27 | 2012-06-13 | 信越半导体股份有限公司 | 贴合晶片的制造方法 |
| CN104956464A (zh) * | 2013-02-01 | 2015-09-30 | 信越半导体株式会社 | Soi晶圆的制造方法以及soi晶圆 |
| CN104956464B (zh) * | 2013-02-01 | 2017-09-22 | 信越半导体株式会社 | Soi晶圆的制造方法以及soi晶圆 |
| CN106415784A (zh) * | 2014-06-17 | 2017-02-15 | 信越半导体株式会社 | 绝缘体上硅晶圆的制造方法 |
| CN106415784B (zh) * | 2014-06-17 | 2019-06-07 | 信越半导体株式会社 | 绝缘体上硅晶圆的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI270940B (en) | 2007-01-11 |
| WO2003009386A1 (fr) | 2003-01-30 |
| EP1408551B1 (en) | 2014-07-02 |
| US6884696B2 (en) | 2005-04-26 |
| JP4526818B2 (ja) | 2010-08-18 |
| KR20040029292A (ko) | 2004-04-06 |
| CN100454552C (zh) | 2009-01-21 |
| JPWO2003009386A1 (ja) | 2004-11-11 |
| EP1408551A4 (en) | 2009-06-17 |
| EP1408551A1 (en) | 2004-04-14 |
| US20030181001A1 (en) | 2003-09-25 |
| KR100874724B1 (ko) | 2008-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1465104A (zh) | 贴合晶片的制造方法 | |
| JP6373354B2 (ja) | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 | |
| US8846493B2 (en) | Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| CN100517724C (zh) | Soi晶片及其制造方法 | |
| CN101118845B (zh) | 用于制造键合晶片的方法 | |
| US8173521B2 (en) | Method for manufacturing bonded wafer | |
| EP2075830A2 (en) | Method for producing bonded wafer | |
| EP0948037A1 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US20090186464A1 (en) | Method for producing bonded wafer | |
| KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| EP1936664A1 (en) | Method for producing bonded wafer | |
| CN104115255A (zh) | 贴合soi晶片的制造方法 | |
| US8003494B2 (en) | Method for producing a bonded wafer | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5493343B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5190669B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| WO2017217129A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010045345A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5555995B2 (ja) | 貼り合わせシリコンウェーハの製造方法 | |
| CN114050123A (zh) | 一种soi晶圆及其最终处理方法 | |
| JP2012104666A (ja) | 貼り合わせウェーハ及びその製造方法 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090121 |
|
| CX01 | Expiry of patent term |