KR20040029292A - 접합 웨이퍼의 제조방법 - Google Patents

접합 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20040029292A
KR20040029292A KR10-2003-7003660A KR20037003660A KR20040029292A KR 20040029292 A KR20040029292 A KR 20040029292A KR 20037003660 A KR20037003660 A KR 20037003660A KR 20040029292 A KR20040029292 A KR 20040029292A
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
soi
bonded
thin film
Prior art date
Application number
KR10-2003-7003660A
Other languages
English (en)
Other versions
KR100874724B1 (ko
Inventor
아가히로지
토미자와신이치
미타니키요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20040029292A publication Critical patent/KR20040029292A/ko
Application granted granted Critical
Publication of KR100874724B1 publication Critical patent/KR100874724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명은 적어도, 가스이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판으로 되는 베이스 웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 본드 웨이퍼를 박리하여 베이스 웨이퍼상에 박막을 형성하는 공정을 갖는 이온주입박리법에 의하여 접합웨이퍼를 제조하는 방법에 있어서, 상기 본드 웨이퍼를 박리한 후의 접합웨이퍼에 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서 열처리를 실시하고, 그 후, 이 접합웨이퍼에 열산화를 행하여 상기 박막의 표면에 열산화막을 형성하고, 이 열산화막을 제거하는 것에 의하여 상기 박막의 두께를 줄이는 접합 웨이퍼의 제조방법이다.
이것에 의하여, 이온주입박리법에 의해 제조된 접합웨이퍼의 박막의 막두께 균일성을 유지하면서 표면의 손상 및 결함을 확실히 제거할 수 있고, 그리고 양산기술로서 충분히 적용가능한 접합 웨이퍼의 제조방법이 제공된다.

Description

접합 웨이퍼의 제조방법{Method for Producing Bonding Wafer}
최근, SOI 웨이퍼의 제조방법으로서, 이온주입한 웨이퍼를 접합 후에 박리하여 SOI 웨이퍼를 제조하는 방법[이온주입박리법: 스마트 커트법(등록상표)라고도 칭하는 기술]이 새롭게 주목받기 사작하고 있다.
이 이온주입박리법은 2매의 실리콘 웨이퍼중, 적어도 일방에 산화막을 형성함과 동시에, 일방의 실리콘 웨이퍼(본드웨이퍼)의 상면으로부터 수소주입이온 또는 희(希)가스이온등의 가스이온을 주입하고, 이 웨이퍼내부에 미소기포층(봉입층)을 형성시킨 후, 이 이온을 주입한 쪽의 면을 산화막을 통하여 타방의 실리콘 웨이퍼(베이스 웨이퍼)를 밀착시키고, 그 후 열처리(박리열처리)를 가하여 미소기포층을 벽개면으로하여 일방의 웨이퍼(본드 웨이퍼)를 박막상으로 박리하고, 추가로 열처리(결합열처리)를 가하여 강고하게 결합하여 SOI 웨이퍼로 하는 기술( 일본특개평5-211128호 참조)이다.
이 방법에서는 벽개면(박리면)은 양호한 경면이고, SOI 층의 막두께의 균일성도 높은 SOI 웨이퍼가 비교적 용이하게 얻어질 수 있다.
그러나, 이온주입박리법에 의해 SOI 웨이퍼를 제작하는 경우에 있어서는, 박리후의 SOI 웨이퍼표면에 이온주입에 의한 손상(damage)층이 존재하고, 또한 표면 거칠기가 통상의 제품 수준의 실리콘 웨이퍼의 경면에 비하여 크게 된다.
따라서, 이온주입박리법에서는 이와 같은 손상층, 표면 거칠기를 제거하는 것이 필요하게 된다.
이 손상층등을 제거하기 위하여, 결합 열처리후의 최종공정에 있어서, 터치 폴리쉬라고 칭하는 연마량의 극히 적은 경면 연마(연마량: 100nm)가 행해지고 있었다.
그렇지만, SOI 층에 기계가공적 요소를 포함하는 연마를 행하게 되면, 연마의 량이 균일하지 않기 때문에, 수소이온등의 주입, 박리에 의하여 달성된 SOI층의 막두께 균일성이 악화되어 버리는 문제가 발생한다.
그래서, 특개평10-242154호 공보에는 이온주입박리법에서 얻어진 SOI 웨이퍼의 표면을 연마함이 없이 활성 분위기(수소분위기)에서 열처리하는 것에 의하여, 면거칠기를 개선하는 방법이 제안되어 있다.
이 방법에는 SOI 층의 막두께 균일성을 유지한 상태로 SOI 층표면의 면거칠기를 개선할 수 있는 것이 기재되어 있다.
그러나, 이온주입박리법에서 얻어진 SOI 웨이퍼에 이온주입에 기인한 손상이 존재하고, 이 SOI 층중의 손상은 표면측이 크고, 내부로 감에 따라서 작아지게 된다.
따라서, 상기와 같은 활성분위기의 열처리를 가하면, 손상의 회복은 SOI층내부에서 표면측으로 진행하는 것이 되지만, 표면측의 손상이 큰 경우에는 고온, 장시간의 열처리가 필요하게 되고, 게다가 고온, 장시간의 열처리를 행하더라도 경우에 따라서는 완전히 회복될 수 없는 경우도 있었다.
손상의 크기 및 깊이는 수소이온등의 가스이온의 주입에너지의 크기 및 도즈량에 영향을 받게 되는 것이므로, 예를 들면, 두꺼운 SOI층 및 두꺼운 매입 산화막을 갖는 SOI 웨이퍼를 제조하는 경우와 같이 주입에너지를 크게 할 필요가 있는 경우 및, 박리열처리를 저온으로 행할 목적에 의하여 도즈량을 크게 할 필요가 있을 경우에는 상기한 문제는 현저하게 된다.
또한, 수소가스를 함유하는 환원성분위기하에서 고온 장시간의 열처리를 행하면, SOI 층 표면의 실리콘이 에칭되어 막두께 균일성이 열화됨과 함께, 매입산화층막에 에치 피트가 발생하는 경우가 있었다.
이것은 SOI층에 COP(Crystal Originated Particle)와 같은 결함이 있고, 이것이 하지(下地)의 산화막까지 이어져 있으면, COP는 소멸되지 않고 그대로 잔존하던가 또는 확대되는 경우도 있기 때문에, 이 결함을 통하여 침입한 수소등에 의하여 매입산화막까지도 에칭되어 버리고, 여기에 피트가 생성되는 것이 원인이다.
이 에칭 피트는 그 근방의 SOI 층에도 영향을 주기 때문에 문제이었다.
이상과 같이, 이온주입박리법에 의하여 얻어진 SOI 웨이퍼의 손상 및 표면거칠기를 SOI층의 막균일성을 유지하면서 제거하기 위하여, 여러가지 방법이 제안되어 있지만, 아직까지 만족할 수 있는 것은 없고, 적절한 해결방법이 요망되고 있었다.
따라서, 본 출원인등은 일본특개2000-124092호공보에서와 같이, 이온주입박리법에 있어서, 박리후의 SOI층 표면에 잔류하는 손상층, 표면거칠기를, SOI 층의 막균일성을 유지하면서 제거하는 것에 의해 고품질의 SOI 웨이퍼를 제조하는 방법으로서, 박리후의 SOI표면에 대하여, 산화성 분위기하의 열처리에 의하여 산화막을 형성한 후에 이 산화막을 제거하고, 다음에 산화성분위기하의 열처리를 가하는 방법을 제안하였다.
이와 같이, 산화성분위기하의 열처리에 의하여 SOI층에 산화막을 형성하고나서 산화막을 제거하는 소위 희생산화를 행하는 것에 의하여 산화막중에 SOI 층 표면의 손상층의 일부 또는 전부를 취입할 수 있기 때문에, 이것을 제거하면 손상층을 효율좋게 제거할 수 있다.
그리고, 다음에 환원성 분위기하의 열처리를 가함에 의하여, SOI층에 잔류하는 손상층을 회복시킴과 동시에, 표면 거칠기를 개선할 수 있고, 이미 SOI 층표면의 손상층의 일부 또는 전부를 희생산화에 의해 제거하고 있기 때문에 환원성분위기하의 열처리의 열처리시간도 단시간으로 하는 것이 가능하다.
또한, 이 방법에서는 기계적가공요소등을 포함하는 연마등을 행할 필요가 없기 때문에, SOI층의 막균일성이 열화하는 경우도 없고, 이온주입박리법에 의해 매우 고품질의 SOI 웨이퍼를, 보다 고생산성으로 제조할 수 있게 되었다.
상기한 바와 같이, 일본특개 2000-124092호 공보에 기재된 기술은 이온주입박리법에 있어서, 박리후에 SOI층 표면에 잔류하는 손상층, 표면 거칠기를, SOI층의 막균일성을 유지하면서 제거하는 것이 가능하다고 하는 이점을 가지고 있지만, 이 기술에 관하여 본 발명자들이 추가로 추시를 행하였는 바, 다음과 같은 결점이 있는 것을 확인하고, 이대로는 양산기술로서 불충분하다는 것을 명확하게 하였다.
1) 상기 기술에서 희생산화는 이온주입에 의한 박리면을 직접산화하고 있기 때문에, 산화에 의해 산화유기적층결함(OSF: Oxidation Induced Stacking Fault)이 발생하는 경우가 있고, 이 OSF 는 그 후의 환원성분위기의 열처리만으로는 제거될 수 없는 경우가 있다.
2) 환원성분위기의 열처리에서 충분히 제거되는 표면거칠기는 주로 단주기성분(예를 들면, 주기 1 ㎛ 이하)만이고, 표면거칠기의 장주기성분(예를 들면, 주기 1 ∼10㎛ 정도)의 제거는 불충분한 경우가 있다.
3) 환원성 분위기로서 수소가스를 다량으로 함유한 분위기에서 고온열처리를 행하면, 수소가스가 접합계면에 작용하고, 계면의 침식이 크게 되는 경우가 있고, 디바이스 프로세스에서 발진(發塵)의 원인이 된다.
본 발명은 이온주입박리법을 이용한 접합 웨이퍼의 제조방법에 관한 것으로써, 보다 상세하게는 수소이온등을 주입한 실리콘 웨이퍼를 지지 기판으로 되는 다른 웨이퍼와 접합 한 후 박리하여 SOI 웨이퍼를 제조하는 방법에 관환 것이다.
도 1(a)∼(i)는 본 발명의 이온주입박리법에 의한 SOI 웨이퍼의 제조공정의 일례를 나타내는 흐름도이다.
본 발명은 이와 같은 문제점을 해결하기 위하여 이루어진 것으로서, 이온주입박리법에 의해 제조된 접합웨이퍼의 박막의 막두께균일성을 유지하면서 표면의 손상 및 결함을 확실하게 제거하고, 표면거칠기를 충분히 평탄하게 할 수 있고, 또한 양산기술로서 충분히 적용가능한 접합웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 접합웨이퍼의 제조방법은 적어도,가스이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판으로 되는 베이스 웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 본드웨이퍼를 박리하여 베이스 웨이퍼상에 박막을 형성하는 공정을 갖는 이온주입박리법에 의하여 접합웨이퍼를 제조하는 방법에 있어서, 상기 본드 웨이퍼를 박리한 후의 접합웨이퍼에 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서 열처리를 실시하고, 그 후, 이 접합웨이퍼에 열산화를 행하여 상기 박막의 표면에 열산화막을 형성하고, 이 열산화막을 제거하는 것에 의하여 상기 박막의 두께를 줄이는 것을 특징으로 한다.
이와 같이, 박리공정후의 박막의 박리면에 대하여, 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서 열처리를 행하여 표면의 평탄화처리와 손상제거를 행한 후에, 산화 및 산화막제거를 행하게 되면, 막두께균일성을 유지할 수 있음과 함께, 산화에 의한 OSF의 발생을 확실하게 회피할 수 있다.
이 경우, 상기 불활성 가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서의 열처리후, 상기 박막의 표면을 70nm이하의 연마량으로 연마하고, 그 후 상기 열산화를 행하게 할 수 있다.
이와 같이, 불활성 가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서의 열처리후, 표면을 약간 연마(연마량 70nm이하, 특히 50nm이하)하는 것에 의하여, 표면거칠기의 장주기성분의 개선을 행할 수 있다.
즉, 불활성 가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서의 열처리에 의하여 표면거칠기의 단주기 성분은 충분히 제거되지만, 장주기성분이 잔존하는경우가 있기 때문에, 이것을 연마에 의하여 제거하는 것이다.
이와 같이, 일단 열처리가 행해지면, 표면거칠기 및 표면의 손상이 개선되어 있기 때문에, 연마량을 종래에 비하여 적게 할 수 있고, 특히 1/2이하로 하는 것도 가능하고, 박막의 막두께 균일성에 미치는 영향을 최소한으로 하고, 표면거칠기의 장주기성분의 제거를 확실히 행할 수 있다.
또한, 상기 불활성 가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서의 열처리를 아르곤 100% 분위기 또는 폭발한계이하의 수소를 함유하는 아르곤 분위기에서 행하는 것이 바람직하다.
이와 같은 분위기에서는 접합계면의 침식을 억제하면서 표면거칠기 및 표면의 손상을 개선할 수가 있다.
또한, 본 발명에 있어서는 본드 웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것이 바람직하다.
이와 같이, 고품질이고, 대구경인 웨이퍼를 제조할 수 있는 실리콘 단결정 웨이퍼를 본드 웨이퍼로서 사용하고, 이것에 가스이온을 주입하여 박리하는 것에 의하여, 고품질의 실리콘 단결정박막을 갖는 대구경의 접합 웨이퍼를 저비용으로 제조할 수가 있다.
그리고, 본 발명 방법에 의하여 제조된 접착 웨이퍼는 막두께 균일성이 높음과 동시에 표면거칠기 및 표면손상이 없는 박막을 갖는 고품질의 접합웨이퍼가 된다.
예를 들면, 2매의 실리콘 웨이퍼를 산화막을 통하여 접합시켜 제조된 SOI 웨이퍼에 있어서, SOI 층표면을 1㎛각(角) 및 10㎛각(角)으로 측정한 표면거칠기(RMS)가 모두 0.15nm 이하이고, SOI 층의 막두께의 σ가 1.5nm 이하인 접합 SOI웨이퍼를 제공할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 이온주입박리법에 있어서, 박리된 박막의 표면에 잔류하는 손상층, 표면거칠기를, 박막의 막두께균일성을 유지하면서, 확실하게 제거할 수 있다.
따라서, 매우 고품질의 접합웨이퍼를, 고생산성으로 제조할 수 있고, 양산기술로서 매우 적합한 접합웨이퍼의 제조방법이다.
이하, 본 발명의 실시형태를 도면을 참조하면서 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
여기서, 도 1은 본 발명의 이온주입박리법에서 SOI 웨이퍼를 제조하는 방법의 제조공정의 일례를 나타내는 흐름도이다.
이하, 본 발명을 2매의 실리콘 웨이퍼를 접합시킨 경우를 예를 들어 설명한다.
우선, 도 1의 이온주입박리법에 있어서, 공정(a)에서는 2매의 실리콘 경면 웨이퍼를 준비하는 것이고, 디바이스의 사양에 적합한 지지기판으로 되는 베이스웨이퍼 (1)과 SOI 층으로 되는 본드 웨이퍼(2)를 준비한다.
다음에, 공정(b) 에서는 그 중의 적어도 일방의 웨이퍼, 여기서는 본드 웨이퍼(2)를 열산화하고, 그 표면에 약 0.1∼2.0㎛두께의 산화막(3)을 형성한다.
공정(c)에서는 표면에 산화막을 형성한 본드 웨이퍼(2)의 편면에 대하여 수소이온 또는 희가스 이온등의 가스 이온, 여기서는 수소이온을 주입하고, 이온의 평균진입깊이에서 표면에 평탄한 미소기포층(봉입층)(4)를 형성시킨다.
공정(d)는 수소이온을 주입한 본드 웨이퍼(2)의 수소이온주입면에, 베이스 웨이퍼(1)을 산화막을 통하여 겹쳐게 합쳐(重合)밀착하는 공정이고, 통상은, 상온의 청정한 분위기하에서 2매의 웨이퍼의 표면끼리를 접촉시키는 것에 의하여, 접착제등을 사용함이 없이 웨이퍼끼리 접착된다.
다음에, 공정(e)는 봉입층(4)을 경계로 하여 본드웨이퍼를 박리하는 것에 의하여, 박리웨이퍼(5)와 SOI 웨이퍼(6)[SOI 층(7) + 매입산화막(3) + 베이스 웨이퍼 (1)]으로 분리하는 박리열처리공정이고, 예를 들면, 불활성 가스 분위기하 약 400∼600℃의 온도에서 열처리를 가하면, 봉입층에서 결정의 재배열과 기포의 응집에 의해서 박리웨이퍼(5)와 SOI 웨이퍼(6)으로 분리된다.
그리고, 이 박리된 상태의 SOI 웨이퍼 표면의 SOI층(7)에는 손상층(8)이 잔류한다,
또한, 주입하는 수소등의 이온을 여기하여 플라즈마상태에서 주입하든지, 접합면에 대하여 미리 질소, 산소, 수소등의 플라즈마 처리를 행하든지 하여 접합표면을 활성화하여 밀착하는 것에 의해, 박리열처리를 생략할 수도 있다.
이 박리공정 후, 공정(f)에서 결합열처리공정을 행한다.
이 공정은 상기 공정(d)(e)의 밀착공정 및 박리열처리공정에서 접합시킨 웨이퍼끼리의 결합력은 그 자체의 디바이스공정에서 사용하는데에는 약하기 때문에, 결합열처리로서 SOI 웨이퍼(6)에 고온의 열처리를 실시하여 결합강도를 충분한 것으로 한다.
이 열처리는 예를 들면 불활성 분위기하에서 1000∼1300℃에서 30분에서 2시간의 범위에서 행하는 것이 바람직하다.
여기까지의 공정은 본 발명의 방법이나, 종래의 이온주입박리법이나 동일하다.
단, 본 발명에 있어서는 이 결합 열처리를 생략하고, 다음 공정의 불활성가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서의 열처리를 겸하는 것으로 할수도 있다. (도 1의 f' 참조).
이것에 의하여, 종래의 표면 거칠기 또는 표면의 손상을 제거하는 방법에 비하여 공정의 간략화를 할 수 있다.
다음에, 공정(g)에서, 결합열처리공정(f)의 후[또는, 결합열처리를 생략하는 경우는 박리공정(e)의 후]의 SOI 웨이퍼에 불활성가스, 수소가스, 또는 이것들의 혼합가스분위기하에서, 통상의 히타 가열식의 열처리로(베치로)를 사용하여 열처리를 행하고, SOI 표면의 표면거칠기의 개선과 손상을 제거한다.
열처리온도는 1100∼1350 ℃가 적절하다.
1100℃미만이면, 표면 거칠기의 개선을 하는데, 장시간이 필요하게 된다.
또한, 1350℃를 초과하는 온도에서는 중금속불순물에 의한 오염 및 열처리로의 내구성에 문제가 발생하는 경우가 있다.
또한, 열처리 시간은 열처리온도에도 의존하는데, 10분 ∼ 8시간의 범위가 적절하다.
이것 보다 단시간에서는 표면거칠기의 개선이 불충분하게 되는 것이고, 이것보다 장시간에서는 생산성이 저하하게 된다.
한편, 상기 열처리를 RTA(Rapid Thermal Annealing)장치를 사용하여 행하는 경우에는 열처리온도는 1200℃이상으로 하고, 열처리 시간은 1-120초로 하는 것이 바람직하다. 또한, 이것들의 베치로에 의한 열처리와 RTA 장치에 의한 열처리를 조합시켜 행할 수도 있다.
열처리 분위기로서는 불활성 가스, 수소가스, 또는 이것들의 혼합가스분위기이면 되지만, 수소가스의 비율이 많으면 상기한 바와 같은 접합계면에의 침식이 쉽게 발생하게 되는 것, 및 열처리에 의한 슬립 전위가 쉽게 발생하는 것이기 때문에, 수소가스의 함유량은 25%이하로 하는 것이 바람직하다.
또한, 안전성의 관점에서, 수소가스는 폭발한계(4%) 이하의 함유량으로 하는 것이 보다 바람직하다.
불활성가스로서는 가장 저렴하고 범용성이 높은 아르곤 가스가 바람직하지만, 헬륨등을 사용하여도 좋다.
이와 같이, 본 발명에서는 박리면에 직접희생산화막을 형성하지 않고, 먼저 공정(g)의 열처리를 실시하는 것에 의하여, 박막에 OSF를 발생시키지 않고, 또한막두께 균일성을 악화시키지 않고, 표면 면거칠기와 표면의 손상을 개선하도록 한다.
다음에, 공정(g)의 열처리만으로는 SOI 표면의 손상이 제거되지 않는 경우가 많기 때문에, 공정(h)의 열처리공정에 의해, SOI 표면의 손상을 산화막에 취입함과 동시에, 얻어진 SOI 층의 두께가 소망의 두께가 되도록 형성하는 열산화막의 두께를 조정한다.
이와 같이 SOI 층의 두께감소를 열산화에서 행하면, 막두께 균일성을 거의 악화시키는 일이 없이 박막화가 가능하다.
그리고, 공정(i)에 있어서, 예를 들면 HF를 함유하는 수용액을 사용하여 열산화막의 제거를 행하면, 소망의 막두께의 SOI층을 갖는 SOI 웨이퍼가 형성된다.
이렇게 하여, 막두께 균일성을 유지하면서, 확실하게 표면거칠기 및 표면의 손상을 제거한 소망두께의 SOI층을 갖는 SOI 웨이퍼를 얻을 수가 있다.
또한, 공정(g)의 열처리후, 열산하공정(h)의 전에, 필요에 따라서, 연마량 70nm이하, 특히, 50nm이하의 연마공정을 부가하는 것도 가능하다(도 1의 g' 참조).
이 연마공정을 가하는 것에 의하여, 공정(g)의 열처리에서 제거되지 않았던 표면거칠기의 장주기성분을 확실하게 제거할 수 있다.
또한, 연마량을 70nm이하, 특히 50nm이하로 한정하고 있기 때문에, 종래의 연마량(100nm 정도, 또는 이것 이상)에 비교하면 적고, 예를 들면 1/2이하로 할 수도 있고, SOI 층의 막두께 균일성의 저하를 현격히 억제할 수 있다.
이하, 본 발명의 실시예 및 비교예를 들어 구제적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예 1∼4 및 비교예 1 ∼3)
쵸크랄스키법에 의하여 제작된 결정방위<100> 로, 도전형이 p형이고, 저항율이 20Ω·㎝의 실리콘 단결정 잉고트를 슬라이스하여 이것을 가공하는 것에 의하여 직경 200mm의 실리콘 경면웨이퍼를 제작하였다.
이것들을 본드 웨이퍼와 베이스 웨이퍼로 나누어 도 1의 (a)-(i)에 표시된 공정에 따라 본 발명의 이온주입박리법에 의해 SOI 웨이퍼를 제조하는 것으로 하였다.
우선, 도 1의 (a)-(e)에 따라 본드 웨이퍼(2)를 박리하여, SOI 웨이퍼(6)을 얻었다.
이 때, 매입산화막(3)의 두께는 400nm 로 하고, 기타 이온의 주입등의 주요한 조건은 다음과 같이 하였다.
1) 이온주입조건: H+이온, 주입에너지 90 keV,
주입선량 6.5 ×1016/㎠
2) 박리열처리 조건: N2가스 분위기, 500℃, 30분
이와 같이 하여 두께 437nm의 SOI 층(7)을 갖는 SOI 웨이퍼(6)을 얻을 수 있었는데, 도 1의 (e)의 박리한 상태의 SOI 웨이퍼 표면(박리면)의 표면거칠기를, 원자간력현미경법에 의해 1㎛각(角)으로 측정하였는 바, RMS 값[2승(乘)평균평방근거칠기]으로 평균 6.7nm이었다.
이 값은 통상의 경면연마된 실리콘 단결정 웨이퍼의 표면거칠기의 10배 이상의 값이고, 박리된 상태의 SOI 층의 표면은 국부적인 면거칠음(단주기성분)이 크다는 것을 알 수 있다.
또한, 장주기성분의 기준이 되는 10 ㎛각(角)의 RMS 값도 평균 5.5nm 로 컸다.
이들의 박리공정(e) 직후의 SOI 웨이퍼를 사용하여, 그 후의 공정을 표 1 및 표 2에 나타낸 각각의 처리 플로우로 SOI 웨이퍼를 가공하였다.
이와 같이 하여 얻어진 각각의 접합 웨이퍼의 SOI 층의 표면거칠기(RMS), 막두께 균일성(평균치 t, 표준편차 σ), 결함밀도를 측정하였다.
각 처리조건 및 측정조건은 표 3에 나타내었다.
실시예 1 실시예 2 비교예 1 비교예 2
처리플로우 결합열처리를 행하지 않음↓Ar 아닐링↓희생산화↓산화막제거 결합열처리↓Ar 아닐링↓40nm 연마↓희생산화↓산화막제거 결합열처리를 행하지 않음↓Ar 아닐링 결합열처리↓희생산화↓산화막제거↓Ar 아닐링
실시예 3 실시예 4 비교예 3
처리플로우 결합열처리↓Ar 아닐링↓55nm 연마↓희생산화↓산화막제거 결합열처리↓Ar 아닐링↓70nm 연마↓희생산화↓산화막제거 결합열처리↓100nm 연마
처리조건및측정조건 (결합열처리)1100℃ 120분(N2100%분위기)(Ar 아닐링)1200℃ 60분 (Ar 100% 분위기)(희생산화)950℃ 파이로제닉산화,산화막두께: 590nm(실시예 1), 500nm(실시에 2),465nm(실시예 3), 435nm(실시예 4)590nm(비교예 2)(산화막 제거)5% 불산에 의한 에칭(표면거칠기 측정)Veeco 사제품 AFM, 1㎛각(角) 및 10㎛각(角)의 RMS측정(막두께분포 측정)ADE 사제품 AcuMap2, 면내 1765점측정(결함측정)SOI 층두께가 30nm로 되기 까지 희석세코 에칭→불산에칭 →광학현미경관찰
여기서, SOI 층의 결함측정방법에 대하여 간단히 설명한다.
본 발명과 같은 SOI의 경우, 통상의 실리콘 웨이퍼의 선택 에칭을 사용하는 세코에칭액(중크롬산과 불산과 물의 혼합액)은 에칭 레이트(rate)가 빨라, 단시간에 SOI 액이 에칭제거되어 버리기 때문에, 결함의 평가에 적절하지 않다.
그래서, 세코 에칭액을 순수로 희석하여 에칭 레이트를 저하시키는 희석 세코 에칭을 사용하여 SOI 층이 소정의 두께로 될 때까지 에칭을 행한다.
이것에 의하여, SOI 층중의 결함부분은 SOI층을 관통하는 미소 피트로 된다.
이 미소 피트 자체는 관찰이 곤란하기 때문에, 불산에 침적하는 것에 의하여 미소피트를 관통하여 매입산화막을 에칭하여 결함부분을 현재화(顯在化)시키면, 박막 SOI 층의 표면으로부터 광학현미경에 의해 용이하게 관찰할 수가 있다.
본 실시예 및 비교예에 있어서는 시판되고 있는 통상의 세코 에칭액을 2배로 희석하여 사용하고, SOI 층의 잔류두께가 약 30nm로 된 곳에서 희석 세코에칭을 종료시켰다.
그 후, 25중량%의 불산에 90초간 침적시켜, 매입산화막에 형성된 피트를 배율 100배의 광학현미경에 의해 관찰하는 것에 의해, 결함밀도를 측정하였다.
측정결과를 표 4, 표 5에 기재하였다.
RMS(nm) 막두께분포(nm) 결함밀도(개/cm2)
1㎛ 각(角) 10㎛ 각(角) 평균치 t σ
실시예 1 0.08 0.29 171.5 0.2 1×102
실시예 2 0.06 0.16 172.4 1.0 1×102
비교예 1 0.10 0.28 437.0 0.2 1×105
비교예 2 0.11 0.30 171.5 0.2 1×104
RMS(nm) 막두께분포(nm) 결함밀도(개/cm2)
1㎛ 각(角) 10㎛ 각(角) 평균치 t σ
실시예 3 0.08 0.15 172.5 1.4 1×102
실시예 4 0.09 0.14 171.5 1.5 1×102
비교예 3 0.10 0.13 437.0 2.0 5×105
표 4 및 표 5의 결과로부터 이온주입에 의한 표면거칠기 및 표면의 손상을 충분히 제거하고, 결함이 적은 SOI층을 형성하기 위해서는, 실시예 1 내지 실시예 4에 나타난 본발명의 제조방법이 바람직하다는 것을 알 수 있다.
또한, 실시예 1은 박리면의 연마제거를 완전히 행하지 않기 때문에 막두께 균일성도 매우 우수하다.
표면거칠기의 장주기성분에 관해서는 70nm 이하의 연마를 행한 실시예 2-4와 비교하면 약간 낮지만, 박리직후에 비하여 1 자리수 이상의 개선이 얻어졌다.
또한, 실시예 2-4에 대해서는 연마에 의한 영향때문에 막두께 균일성에 약간의 저하가 보여졌지만, 여전히 σ가 1.0∼1.5nm라고 하는 고수준을 유지하고 있다.
또한, 표면거칠기에 관해서는 단주기성분, 장주기성분 모두 매우 고품질의 것이 얻어진다.
한편, 비교예 1과 같이, Ar 아닐링만으로는 결함밀도가 현저히 높고, 표면의 손상이 완전히는 제거될 수 없다는 것을 알 수 있다.
또한, 비교예 2와 같이, Ar 아닐링전에 희생산화를 행하는 것에 의하여 결함의 저감효과는 얻어질 수 있지만, 산화공정에서의 OSF의 발생에 의해, 실시예 1-4에 비하면 결함밀도가 높다는 것을 알 수 있다.
또한, 비교예 3과 같이, 연마만으로는 결함밀도가 현저히 높고, 게다가 100nm나 연마되므로 막두께 균일성이 나쁘다.
따라서, 본 발명에 의하면, 예를 들면, SOI 층표면을 1㎛ 각(角) 및 10㎛ 각(角)에서 측정한 표면거칠기(RMS)가 어느 것이나 0.15nm 이하이고, SOI 층의 막두께의 σ가 1.5nm이하이고, 또한 결함밀도가 103개/cm2미만인 접합 SOI 웨이퍼를 제작할 수 있는 다는 알 수 있다.
또한, 상기 실시예에서는 표면거칠기를 개선하는 열처리분위기로서 Ar 100% 분위기를 사용하고 있지만, 이것을 대신하여 수소가스 3%를 함유하는 아르곤 분위기에서 실시하였는 바, 상기와 거의 동일한 결과가 얻어졌다.
그리고, 상기 실시예 1-4에서 Ar 100% 분위기, 및 이것을 대신한 수소가스 3%를 함유하는 아르곤 분위기에서의 열처리는 수소 100% 분위기의 열처리와 같이 수소를 다량으로 함유하는 분위기를 사용한 열처리에서 보여진 것과 같은 계면의 침식은 관찰되지 않았다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다.
상기 실시형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은 어느 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기에서는 2 매의 실리콘 웨이퍼를 접합시켜 SOI 웨이퍼를 제조하는경우를 중심으로 설명하였지만, 본 발명은 이 경우에 한정되는 것은 아니고, 실리콘 웨이퍼에 이온주입후에 절연성 웨이퍼를 결합하고, 실리콘 웨이퍼를 박리하여 SOI 웨이퍼를 제조하는 경우 및, 이온주입하는 웨이퍼로서 GaAs 등의 화합물 반도체 웨이퍼를 사용한 경우에도 당연히 적용가능하다.
또한, 본 발명의 접합 웨이퍼의 제조공정도 도 1에 나타난 것에 한정되는 것은 아니고, 이 공정에는 세정, 열처리등의 다른 공정이 부가될 수도 있고, 또는 일부공정 순서의 바꾸어 넣음, 생략등을 목적에 따라 적절하게 행할 수도 있다.

Claims (6)

  1. 적어도, 가스이온의 주입에 의해 형성된 미소기포층을 갖는 본드 웨이퍼와 지지기판으로 되는 베이스 웨이퍼를 접합하는 공정과, 상기 미소기포층을 경계로 하여 본드 웨이퍼를 박리하여 베이스 웨이퍼상에 박막을 형성하는 공정을 갖는 이온주입박리법에 의하여 접합웨이퍼를 제조하는 방법에 있어서, 상기 본드 웨이퍼를 박리한 후의 접합웨이퍼에 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서 열처리를 실시하고, 그 후, 이 접합웨이퍼에 열산화를 행하여 상기 박막의 표면에 열산화막을 형성하고, 이 열산화막을 제거하는 것에 의하여 상기 박막의 두께를 줄이는 것을 특징으로 하는 접합 웨이퍼의 제조방법
  2. 제1항에 있어서, 상기 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서의 열처리후, 상기 박막의 표면을 70nm 이하의 연마량으로 연마하고, 그 후 상기 열산화를 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
  3. 제1항 또는 제2항에 있어서, 상기 불활성 가스, 수소가스, 또는 이들의 혼합가스분위기하에서의 열처리를, 아르곤 100% 분위기 또는 폭발한계이하의 수소를 포함하는 아르곤 분위기에서 행하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
  4. 제1항 내지 제3항중의 어느 한 항에 있어서, 상기 본드 웨이퍼로서, 실리콘단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합 웨이퍼의 제조방법
  5. 제1항 내지 제4항중의 어느 한 항에 기재된 방법에 의하여 제조된 접합 웨이퍼
  6. 2 매의 실리콘 웨이퍼를 산화막을 통하여 접합시켜 제조된 SOI 웨이퍼에 있어서, SOI층표면을 1㎛ 각(角) 및 10㎛ 각(角)으로 측정한 표면거칠기(RMS)가 어느 것이나 0.15nm 이하이고, SOI 층의 막두께의 σ가 1.5nm이하인 것을 특징으로 하는 접합 SOI 웨이퍼
KR1020037003660A 2001-07-17 2002-07-09 접합 웨이퍼의 제조방법 KR100874724B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001216828 2001-07-17
JPJP-P-2001-00216828 2001-07-17
PCT/JP2002/006965 WO2003009386A1 (fr) 2001-07-17 2002-07-09 Procede de production de plaquettes de liaison

Publications (2)

Publication Number Publication Date
KR20040029292A true KR20040029292A (ko) 2004-04-06
KR100874724B1 KR100874724B1 (ko) 2008-12-19

Family

ID=19051250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037003660A KR100874724B1 (ko) 2001-07-17 2002-07-09 접합 웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US6884696B2 (ko)
EP (1) EP1408551B1 (ko)
JP (1) JP4526818B2 (ko)
KR (1) KR100874724B1 (ko)
CN (1) CN100454552C (ko)
TW (1) TWI270940B (ko)
WO (1) WO2003009386A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898649B1 (ko) * 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
KR100972213B1 (ko) * 2005-12-27 2010-07-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
KR20180073580A (ko) * 2015-10-28 2018-07-02 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US7713838B2 (en) * 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7418640B2 (en) * 2004-05-28 2008-08-26 Synopsys, Inc. Dynamically reconfigurable shared scan-in test architecture
JP4696510B2 (ja) * 2004-09-15 2011-06-08 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
US7563691B2 (en) * 2004-10-29 2009-07-21 Hewlett-Packard Development Company, L.P. Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
EP1894234B1 (en) 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7740593B2 (en) * 2005-12-09 2010-06-22 Senorx, Inc Guide block for biopsy or surgical devices
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8268705B2 (en) * 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP2008028070A (ja) 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
US7376303B2 (en) * 2006-07-20 2008-05-20 Hewlett-Packard Development Company, L.P. Optical coupling assembly
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4636110B2 (ja) 2008-04-10 2011-02-23 信越半導体株式会社 Ｓｏｉ基板の製造方法
US8956951B2 (en) 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2011253906A (ja) 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP5673180B2 (ja) * 2011-02-14 2015-02-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP6086031B2 (ja) 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6090184B2 (ja) 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
CN103952766B (zh) * 2014-05-12 2016-08-24 山东大学 一种利用离子注入制备磷酸钛氧钾薄膜的方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
JP6513041B2 (ja) 2016-02-19 2019-05-15 信越半導体株式会社 半導体ウェーハの熱処理方法
JP6500845B2 (ja) * 2016-06-14 2019-04-17 信越半導体株式会社 貼り合わせウェーハの製造方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3660469B2 (ja) 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3518324B2 (ja) 1997-03-27 2004-04-12 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
US6403502B1 (en) * 1997-03-27 2002-06-11 Shin-Etsu Handotai Co., Ltd. Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JPH11354761A (ja) * 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898649B1 (ko) * 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
KR100972213B1 (ko) * 2005-12-27 2010-07-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
US8765576B2 (en) 2007-02-28 2014-07-01 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate and laminated substrate
KR20180073580A (ko) * 2015-10-28 2018-07-02 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법

Also Published As

Publication number Publication date
EP1408551A1 (en) 2004-04-14
JP4526818B2 (ja) 2010-08-18
EP1408551A4 (en) 2009-06-17
TWI270940B (en) 2007-01-11
CN1465104A (zh) 2003-12-31
WO2003009386A1 (fr) 2003-01-30
US6884696B2 (en) 2005-04-26
EP1408551B1 (en) 2014-07-02
JPWO2003009386A1 (ja) 2004-11-11
CN100454552C (zh) 2009-01-21
US20030181001A1 (en) 2003-09-25
KR100874724B1 (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
KR100874724B1 (ko) 접합 웨이퍼의 제조방법
US8173521B2 (en) Method for manufacturing bonded wafer
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
JP4509488B2 (ja) 貼り合わせ基板の製造方法
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP2686878B1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
EP2993686B1 (en) Method for producing hybrid substrate
JP2001155978A (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
EP2402983B1 (en) Method for manufacturing soi wafer
TWI355711B (en) Method of producing simox wafer
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
EP1471578A1 (en) Soi wafer manufacturing method and soi wafer
JP3327180B2 (ja) Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
CN102292810A (zh) 用于处理绝缘体上硅结构的方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
US8273636B2 (en) Process for the transfer of a thin layer formed in a substrate with vacancy clusters
US20090004825A1 (en) Method of manufacturing semiconductor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 12