TWI270940B - Method for producing bonding wafer - Google Patents

Method for producing bonding wafer Download PDF

Info

Publication number
TWI270940B
TWI270940B TW091115723A TW91115723A TWI270940B TW I270940 B TWI270940 B TW I270940B TW 091115723 A TW091115723 A TW 091115723A TW 91115723 A TW91115723 A TW 91115723A TW I270940 B TWI270940 B TW I270940B
Authority
TW
Taiwan
Prior art keywords
wafer
bonded wafer
heat treatment
atmosphere
bonded
Prior art date
Application number
TW091115723A
Other languages
English (en)
Inventor
Hiroji Aga
Shinichi Tomizawa
Kiyoshi Mitani
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TWI270940B publication Critical patent/TWI270940B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

1270940 A7 B7 五、發明説明(1 ) 〔技術領域〕 本發明是有關一種使用離子注入剝離法的貼合晶圓之 製造方法,特別是與注入氫離子等的矽晶圓作爲支撐基板 的其他晶圓接合後予以剝離而製造矽絕緣層晶圓之方法。 〔背景技術〕 經濟部智慧財產局員工消費合作社印製 最近矽絕緣層晶圓的製造方法是接合後剝離離子注入 的晶圓,而製造出矽絕緣層晶圓的方法(離子注入剝離法 :亦稱爲精靈切割法(登錄商標)的技術)重新開始受到注 目。該離子注入剝離法是在二枚矽晶圓內的至少一方,形 成氧化膜的同時,從其中一方矽晶圓(結合晶圓)的上面, 注入氫離子或稀氣離子等的氣體離子,於該晶圓內部形成 微小氣泡層(封入層)後,將注入該離子這方的面,介著氧 化膜,與另一方的矽晶圓(基晶圓)密合,然後加上熱處理 (剝離熱處理),並以微小氣泡層作爲劈開面,薄膜狀地剝 離其中一方的晶圓(結合晶圓),進一步加上熱處理(結合 熱處理),而強固地結合製成矽絕緣層晶圓的技術(參照日 本特開平5 - 211128號)。應用此方法,劈開面(剝離面)爲 良好的鏡面,也比較容易獲得矽絕緣層層的膜厚均一性高 的矽絕緣層晶圓。 但是利用離子注入剝離法製作矽絕緣層晶圓時,會在 剝離後的矽絕緣層晶圓表面,存有因離子注入的損傷層, 而表面粗度與普通製品等級的砂晶圓鏡面相比,變得比較 大。因而應用離子注入剝離法,必需除去此種損傷層、表 -4- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1270940 A7 B7 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) 面粗度。習知欲除去該損傷層等,於結合熱處理後的最終 工程,施行稱爲接觸式硏磨的硏磨餘量極少的鏡面硏磨( 加工餘量:lOOnm左右)。 可是,對矽絕緣層層施行包括機械加工的要素的硏磨 時,硏磨的加工餘量不均勻的緣故,會產生藉由氫離子等 注入、剝離而達成的矽絕緣層層的膜厚均一性惡化的問題 〇 於是,日本特開平10 - 2421 54號公報,是提案一種 不硏磨以離子注入剝離法所獲得的矽絕緣層晶圓表面,在 活性氣氛(氫氣氛)進行熱處理,藉此改善面粗度的方法。 按照此種方法,即記載著能一面維持矽絕緣層層的膜厚均 一性一面改善矽絕緣層層表面的面粗度。但在利用離子注 入剝離法所獲得的矽絕緣層晶圓中,存在著因離子注入所 引起的損傷,該矽絕緣層層中的損傷,表面側很大,隨著 愈內部愈小。因而加上如上述的活性氣氛的熱處理時,損 傷的回復雖是由矽絕緣層層的內部進行到表面側,但對於 表面側損傷大的情形下,除了需要長時間的熱處理外,即 經濟部智慧財產局員工消費合作社印製 使施行高溫、長時間的熱處理,仍無法因情況而完全回復 〇 損傷的大小和深度,會影響氫離子等的氣體離子的注 入能量大小和投入量,故例如製造具有厚矽絕緣層層和厚 置入氧化膜的矽絕緣層晶圓的時候,需要較大注入能量的 時候,或是目的在於以低溫施行剝離熱處理,必需較大投 入量的時候,上述問題很明顯。 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1270940 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(3 ) 進而’在含有氫氣的還原性氣氛下,進行高溫、長時 間的熱處理的話,矽絕緣層層表面的矽會被蝕刻,而膜厚 均一性劣化的同時,會於置入氧化膜產生蝕刻凹坑。這是 指在矽絕緣層層會有像是C〇P(Crystal Originated Particle)的缺陷,若缺陷到基礎的氧化膜的話,COP不會 被消滅,依然會殘留下來,或者會擴大的緣故,就會因通 過該缺陷而侵入的氫等,也會被蝕刻到置入氧化膜,在此 形成凹坑的原因。此蝕刻凹坑也會有影響其近傍的矽絕緣 層層的問題。 如以上,欲將利用離子注入剝離法所獲得的矽絕緣層 晶圓的損傷層或表面粗度,一面維持矽絕緣層層的膜厚均 一性一面除去,提案各種方法,但仍依無法滿足,希望有 適當的解決方法。 於是本申請人等提案一種如日本特開2000 - 124092 號公報,針對離子注入剝離法,將殘留在剝離後的矽絕緣 層層表面的損傷層、表面粗度,一面維持矽絕緣層層的膜 厚均一性一面加以除去,藉此製造高品質的矽絕緣層晶圓 之方法,針對剝離後的矽絕緣層表面,利用氧化性氣氛下 的熱處理,形成氧化膜後,除去該氧化膜,接著加上還原 性氣氛下的熱處理之方法。 如此一來,施行利用氧化性氣氛下的熱處理,於矽絕 緣層層形成氧化膜後,除去氧化膜的所謂犧牲氧化,藉此 能於氧化膜中,處理矽絕緣層層表面的損傷層的一部分或 全部的關係,只要除此這個,就能有效除去損傷層。而且 (請先閱讀背面之注意事項再填寫本頁) ;裝· 訂 d 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6 - 1270940 A7 B7 五、發明説明(4 ) (請先閱讀背面之注意事項再填寫本頁) 接著加上還原性氣氛下的熱處理,藉此回復殘留在矽絕緣 層層的損傷層的同時,還能改善表面粗度,已經藉由犧牲 氧化除去矽絕緣層層表面的損傷層的一部分或全部的關係 ,還原性氣氛下的熱處理的熱處理時間也會縮短時間。進 而利用此方法,不必進行包括機械加工要素的硏磨等等的 緣故,矽絕緣層層的膜厚均一性也不會劣化,就能藉由離 子注入剝離法以更高生產性製造極高品質的矽絕緣層晶圓 〇 如上所述,記載於日本特開2000 - 1 24092號公報的 技術,於離子注入剝離法中,具有能將剝離後殘留在矽絕 緣層層表面的損傷層、表面粗度,一面維持矽絕緣層層的 膜厚均一性一面加以除去的優點,但有關本技術經本發明 人等進一步再次試驗的時候,判明有以下的缺點,目前得 知量產技術並不夠充分。 經濟部智慧財產局員工消費合作社印製 1) 上述技術方面的犧牲氧化,利用離子注入直接氧化 剝離面的緣故,會有因氧化產生氧化誘導稹層缺陷(〇3尸·· Oxidation induced Stacking Fault)的情形,該〇SF 只是除 去其後的還原性氣氛的熱處理,會有不乾淨的情形。 2) 在還原性氣氛的熱處理,充分被除去的表面粗度主 要只是短周期成份(例如周期1 μιη以下),表面粗度的長周 期成份(例如周期1〜10 μ m左右)會有除去不夠充分的情 形。 3) ¾原性热热’右是在含有多量氫氣的氣氛下,施行 高溫熱處理的話,會有氫氣對貼合界面作用,且界面侵蝕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1270940 A7 B7 五、發明説明(5 ) 變大的情形,造成裝置製程方面的發塵原因。 〔發明之揭示〕 本發明係爲解決此種問題點的發明,能一面維持利用 離子注入剝離法所製造的貼合晶圓的薄膜的膜厚均一性一 面確實地除去表面的損傷或缺陷,令表面粗度十分平坦’ 而且目的在於提供量產技術能充分適用的貼合晶圓之製造 方法。 爲解決上述課題,本發明的貼合晶圓之製造方法乃屬 於藉由至少設有接合具有利用氣體離子的注入所形成的微 小氣泡層的結合晶圓與成爲支撐基板的基晶圓的工程;和 以前述微小氣泡層爲邊界,來剝離結合晶圓,並在基晶圓 上形成薄膜的工程的離子注入剝離法,來製造貼合晶圓的 方法,其特徵爲:於剝離前述結合晶圓後的貼合晶圓,在 非活性氣體、氫氣,或是該些混合氣體氣氛下,施行熱處 理,然後對該貼合晶圓進行熱氧化,於前述薄膜的表面形 成熱氧化膜,且除去該熱氧化膜,藉此減少前述薄膜的厚 度。 如此一來,對於剝離工程後的薄膜的剝離面,在非活 性氣體、氫氣,或是該些混合氣體氣氛下,施行熱處理, 並施行表面的平坦化處理與損傷除去後,施行氧化及氧化 膜除去的話,就能維持膜厚均一性,同時確實回避因氧化 產生〇SF。 此時,在前述非活性氣體、氫氣,或是該些混合氣體 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) (請先閱讀背面之注意事項再填寫本頁) ,裝· 訂 經濟部智慧財產局員工消費合作社印製 1270940 A7 B7_ 五、發明説明(6 ) 氣氛下,進行熱處理後,將前述薄膜的表面,用70nm以 下的加工餘量予以硏磨,然後就能施行前述熱氧化。 (請先閱讀背面之注意事項再填寫本頁} 如此一來,在非活性氣體、氫氣,或是該些混合氣體 氣氛下,進行熱處理後,就能稍微硏磨表面(加工餘量 70nm以下,特別是50nm以下),藉此改善表面粗度的長 周期成份。 亦即,在非活性氣體、氫氣,或是該些混合氣體氣氛 下,進行熱處理,藉此表面粗度的短周期成份,會被充分 除去,但殘存長周期成份的時候,即利用硏磨除去長周期 成份。如此一來,一旦施行熱處理,就能改善表面粗度及 表面損傷,故硏磨餘量與習知相比少很多,特別是也能減 少到一半以下,令薄膜的膜厚均一性受影響的程度留在最 小限,而確實地施行除去表面粗度的長周期成份。 而在前述非活性氣體、氫氣,或是該些混合氣體氣氛 下,進行的熱處理,最好是在氬100%氣氛或包括爆發界 限以下的氫的氬氣氛下施行。 經濟部智慧財產局員工消費合作社印製 只要是此種氣氛下,就能一面抑制侵蝕貼合界面一面 改善表面粗度及表面損傷。 更於本發明中,結合晶圓最好是用矽單結晶晶圓。 如此一來,就能將可製作出高品質、大口徑晶圓的矽 單結晶晶圓作爲結合晶圓使用,對此注入氣體離子並予以 剝離,藉此就能以低成本製造出具有高品質的矽單結晶薄 膜的大口徑貼合晶圓。 而且藉由本發明方法所製造的貼合晶圓,是種具有膜 -9 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1270940 A7 ' B7 五、發明説明(7 ) 厚均一性高,同時沒有表面粗度及表面損傷的薄膜的高品 質貼合晶圓。 (請先閱讀背面之注意事項再填寫本頁) 例如能針對將2枚矽晶圓介著氧化膜而貼合所製造的 矽絕緣層晶圓,提供一種以ίμιη平方及ΙΟμηι平方測定矽 絕緣層層表面的表面粗度(R M S ),均爲0 · 1 5 n m以下,砍絕 緣層層的膜厚爲1.5nm以下的貼合矽絕緣層晶圓。 如以上說明,按照本發明就能針對離子注入剝離法, 將殘留在剝離的薄膜的表面的損傷層、表面粗度,一面維 持薄膜的膜厚均一性一面確實地加以除去。因而能以高生 產性製造出極局品質的貼合晶圓,量產技術極適合的貼合 晶圓之製造方法。 〔用以實施本發明的最佳形態〕 以下邊參照圖面邊說明本發明的實施形態,但本發明 並不限於此。 在此,第1圖是表示利用本發明的離子注入剝離法, 製造矽絕緣層晶圓的方法之製造工程之其中一例的流程圖 經濟部智慧財產局員工消費合作社印製 〇 以下以本發明貼合2枚矽晶圓的情形爲例做一說明。 首先於第1圖的離子注入剝離法中,在工程準備2 枚砂鏡面晶圓,並準備成爲配合裝置形態的支撐基板的基 晶圓1和成爲矽絕緣層層的結合晶圓2。 其次’在工程(b),其中至少一方的晶圓,在此令結 合晶圓2進行熱氧化,於其表面形成約〇.丨〜2. 〇 μ㈤厚的 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) 1270940 A7 B7 五、發明説明(8 ) 氧化膜3。 (請先閱讀背面之注意事項再填寫本頁) 在工程(c),針對於表面形成氧化膜的結合晶圓2的 單面,注入氫離子或稀氣離子等氣體離子,在此是注入氫 離子,就離子的平均進入深度來看,會於表面形成平行的 微小氣泡層(封入層)4。 工程(d)是指在注入氫離子的結合晶圓2的氫離子注 入面,將基晶圓1介著氧化膜重疊而密合的工程,通常是 在常溫淸淨的氣氛下,接2枚晶圓表面彼此接觸,藉此不 用接著劑等,晶圓彼此就會貼合。 其次,工程(e)是指以封入層4爲界限,來剝離結合 晶圓,藉此分離爲剝離晶圓5與矽絕緣層晶圓6(矽絕緣 層層7 +置入氧化膜3 +基晶圓1)的剝離熱處理工程,例 如非活性氣體氣氛下,以約400°C〜600°C的溫度,加上 熱處理,就能藉由封入層的結晶的再配列與氣泡的凝集, 分離爲剝離晶圓5與矽絕緣層晶圓6。而且該剝離依然會 在矽絕緣層晶圓表面的矽絕緣層層7殘留損傷層8。 經濟部智慧財產局員工消費合作社印製 而激勵所注入的氫等離子,以電漿狀態注入,或針對 貼合面事先施行氮、氧、氫等電漿處理,令貼合表面活性 化而密合,藉此也能省略剝離熱處理。 該剝離工程後,在工程(f)施行結合熱處理工程。該 工程是利用前述工程(d)(e)的密合工程及剝離熱處理工程 所接合的晶圓彼此的結合力,依然使用在裝置工程,很弱 的關係,結合熱處理是對矽絕緣層晶圓6施行高溫的熱處 理,結合強度十分強。該熱處理是在例如非活性氣體氣氛 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -11 - 1270940 A7 B7 五、發明説明(9 ) 下,以1000〜1 300t,在30分至2小時的範圍施行爲佳 。目前的工程,本發明的方法也是與習知的離子注入剝離 (請先閱讀背面之注意事項再填寫本頁) 法相同。 但於本發明中,省略該結合熱處理,將下一工程的非 活性氣體、氫氣,或是該些混合氣體氣氛下的熱處理,亦 可兼具結合熱處理(參照第1圖的〇。藉此,與習知除去 表面粗度或表面損傷的方法相比,能令工程簡略化。 其次,在工程(g)對結合熱處理工程(f)之後(或省略結 合熱處理的時候,剝離工程(e)之後)的矽絕緣層晶圓,在 活性氣體、氫氣,或是該些混合氣體氣氛下,使用一般的 加熱器加熱式的熱處理爐(分批爐),進行熱處理,除去矽 絕緣層表面的表面粗度的改善與損傷。熱處理溫度以 1100°C〜1 350°C最適合。不滿ll〇〇°C的話,雖然改善表面 粗度,但需要很長的時間。而利用超過135(TC的溫度, 會有因重金屬雜質受汚染,或熱處理爐的耐久性發生問題 的情況。 經濟部智慧財產局員工消費合作社印製 而熱處理時間也是依據熱處理溫度,但1 〇分〜8小 時的範圍最適合。藉此以短時間,會有表面粗度改善不足 的情形,藉此以長時間,會令生產性下降。一方面,將上 述熱處理使用RTA(Rapid Thermal Annealing)裝置施行的 時候’熱處理溫度爲120CTC以上,熱處理時間爲1〜12〇 秒很適合。而且亦可組合利用該些分批爐的熱處理與利用 RTA裝置的熱處理。 熱處理氣氛只要是非活性氣體、氫氣,或是該些混合 -12· 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) 1270940 A7 B7 五、發明説明(10) (請先閱讀背面之注意事項再填寫本頁) 氣體氣氛即可’但氫氣比例多的話,易對如前所述的貼合 界面產生侵蝕’以及易因熱處理發生滑動移位,故氫氣含 有量最好爲25%以下。進而由安全上的觀點來看,氫氣 爲爆發界限(4% )以下的含有量更佳。非活性氣體以最便 宜汎用性高的氬氣最適合,但也可用氦等。 如此一來’利用本發明,不是直接在剝離面形成犧牲 氧化膜,是先施行工程(g)的熱處理,因此不會在薄膜發 生OSF,且膜厚均一性不會惡化,會改善表面粗度與表面 損傷。 其次,僅工程(g)的熱處理,除去矽絕緣層表面的損 傷,且不乾淨情形多的關係,利用工程(h)的熱氧化工程 ,將矽絕緣層表面的損傷,於處理氧化膜的同時,調整令 所取得的矽絕緣層層的厚度爲所希望的厚度地加以形成熱 氧化膜的厚度。如此一來,就可用熱氧化來施行矽絕緣層 層的減厚,膜厚均一性幾乎沒有惡化,就能薄膜化。 經濟部智慧財產局員工消費合作社印製 而且,於工程(i)中,例如使用含有HF的水溶液,施 行熱氧化膜的除去,就能形成具有所肴望膜厚的矽絕緣層 層的砂絕緣層晶圓。 如此一來,就能獲得一面維持膜厚均一性一面確實地 除去表面粗度及表面損傷之具有所希望厚度的矽絕緣層層 的砂絕緣層晶圓。 再者,亦可於工程(g)之熱處理後、熱氧化工程(h)之 前,配合需要附加加工餘量7〇nm以下,特別是50nm以 下的硏磨工程(參照第1圖的g)。加上該硏磨工程,藉 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐^ -13- 1270940 A7 __B7 _ 五、發明説明(H) (請先閱讀背面之注意事項再填寫本頁) 此在工程(g)的熱處理進行除去,且確實地除去不乾淨的 表面粗度的長周期成份。而硏磨餘量限於70nm以下,特 別是50nm以下的緣故,若與習知的硏磨餘量(i00nm左右 ,或100nm以上)相比的話很少,例如也可爲一半以下, 就非常能抑制矽絕緣層層的膜厚均一性下降。 以下舉例具體地說明本發明的實施例及比較例,但本 發明並不限於此。 (實施例1〜4及比較例1〜3) 在利用柴可拉斯基法所製作的結晶方位(1 〇 〇 ),將導 電型爲P型,而電阻率爲20G Cm的矽單結晶晶錠加以 切片,對晶錠進行加工,藉此製作直徑200mm的矽鏡面 晶圓。將θ亥些分爲結合晶圓和基晶圓’按照第1圖(a)〜(i) 所示的工程’利用本發明的離子注入剝離法,製造矽絕緣 層晶圓。 經濟部智慧財產局員工消費合作社印製 首先按照第1圖的(a)〜(e),剝離結合晶圓2,取得 矽絕緣層晶圓6。此時,置入氧化膜3的厚度爲400nm, 其他離子的注入等主要條件乃如下所述。 1) 離子注入條件:H+離子、注入能量90keV、注入線 量 6.5x 1016/c m2 2) 剝離熱處理條件:N2氣氣氛下、500°C、30分,按 此取得具有厚度437nm的矽絕緣層層7的矽絕緣層晶圓6 ’但將照舊剝離第1圖(e)的矽絕緣層晶圓6表面(剝離面) 的表面粗度,利用原子間力顯微鏡法,以1 μιη平方測定 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ~ΛΛ · 1270940 A7 ____B7_ 五、發明説明(12) 時,在RMS値(平方平均平方根粗度)平均爲6.7nm。此値 爲普通鏡面硏磨的矽單結晶晶圓表面粗度1 0倍以上的値 ,得知照舊剝離的矽絕緣層層的表面,局部性的面粗(短 周期成份)大。而成爲長周期成份目標的ΙΟμιη平方的 RMS値也平均變大爲5.5nm。 採用該些剝離工程(e)之後的矽絕緣層晶圓,並將其 後的工程,按表1及表2所示的各種處理流程,對矽絕緣 層晶圓進行加工,測定按此所取得的各個貼合晶圓的矽絕 緣層層的表面粗度(RMS)、膜厚均一性(平均値t、標準偏 差σ)、缺陷密度。各處理條件及測定條件標示於表3。 表1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 實施例1 實施例2 比較例1 比較例2 處 無結合熱處理 結合熱處理 無結合熱處理 結合熱處理 理 i 1 流 Ar退火 Αι*退火 Ar退火 犧牲氧化 程 犧牲氧化 40nm硏磨 氧化膜除去 1 1 1 氧化膜除去 犧牲氧化 I Ar退火 Ψ 氧化膜除去 -15- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 1270940 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(13) 表2 實施例3 實施例4 比較例3 處 結合熱處理 結合熱處理 結合熱處理 理 I 1 流 Ar退火 Ar退火 lOOnm硏磨 程 1 犧牲氧化 7 00nm硏磨 1 氧化膜除去 犧牲氧化 氧化膜除去 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -16- 1270940 A7 B7 i、發明説明(14)見3 經濟部智慧財產局員工消費合作社印製 處 (結合熱處理) 埋 1100°C、120 分(N2IOO% 氣氛) 條 (Ar退火) 件 120(TC、60 分(A rlOO% 氣氛) 及 (犧牲氧化) 測 定 氧化膜厚: 條 950°C熱原氧化、 件 590nm(實施例1)、500nm(實施例2)、 465nm(實施例3)、435nm(實施例4)、 590nm(比較例2) (氧化膜除去) 利用5 %氟酸的蝕刻 (表面粗度測定) Veeco公司製AFM、Ιμιη平方及ΙΟμηι 平方的RMS測定 (膜厚分佈測定) ADE公司製A cu Ma p2、面內1 765點 測定 (缺陷測定) 矽絕緣層層厚成爲30n m爲止稀釋閉聯蝕刻-> 氟酸蝕刻—光學鞍微鏡觀察 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 17 - 1270940 A7 B7 五、發明説明(15) 在此簡單地說明矽絕緣層層的缺陷測定方法。 如本發明的薄膜砂絕緣層的情形下,利用通常砂晶圓 選擇蝕刻所用的閉聯蝕刻液(重鉻酸、氟酸和水的混合液) ’蝕刻速率太快,以短時間鈾刻除去矽絕緣層層的緣故, 不適合缺陷評估。 於是,採用以純水稀釋閉聯蝕刻液,使蝕刻速率降低 的稀釋閉聯鈾刻,對矽絕緣層層施行蝕刻到所定的厚度爲 止。藉此矽絕緣層層中的缺陷部分會成爲貫穿矽絕緣層層 的微小凹坑。該微小凹坑依然很難觀察,故浸泡在氟酸中 ’藉此穿過微小凹坑,來蝕刻置入氧化膜,使缺陷部分明 顯化,就很容易從薄膜矽絕緣層層的表面利用光學顯微鏡 進行觀察。 本實施例及比較例中,將市售的普通閉聯蝕刻液稀釋 2倍使用,矽絕緣層層剩下的厚約爲30nm時,即終止稀 釋閉聯蝕刻。然後,於25重量%的氟酸中,浸泡90秒, 將形成在置入氧化膜的凹坑,利用倍率1 〇〇倍的光學顯微 鏡進行觀察,測定缺陷密度。 將測定結果記載在表4、表5。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 1270940 A7 B7 五、發明説明(16) 表4 RMS(nm) 膜厚分佈(n m) 缺陷密度 (個 /cm2) 1 μιη 平 方 1 Ομιη 平 方 平均値t σ 實施例1 0.08 0.29 171.5 0.2 lx 102 實施例2 0.06 0.16 172.4 1.0 lx 102 比較例1 0.10 0.28 437.0 0.2 5x 10s 比較例2 0.11 0.30 171.5 0 2 2x 104 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表5 RMS (nm) 膜厚分佈(nm) 缺陷密度 (個 /cm2) ΐμπι平方 ΙΟμιη 平 方 平均値t σ 實施例3 0.08 0.15 172.5 1.4 lx 102 實施例4 0.09 0.14 171.5 1.5 lx 102 比較例3 0.10 0.13 437.0 2.0 5x 105 由表4及表5的結果得知,實施例1至實施例4所示 的本發明之製造方法是最適合對欲充分除去因離子注入引 起的表面粗度及表面的損傷,而形成缺陷少的矽絕緣層層 。而實施例1的剝離面完全不施行硏磨除去的緣故,膜厚 均一性也極爲優異。有關表面粗度的長周期成份,與施行 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - 1270940 A7 B7 五、發明説明(17) (請先閲讀背面之注意事項再填寫本頁} 7 0nm以下硏磨的實施例2〜4相比,雖然稍低,但與剝離 之後相比,可獲得1倍以上的改善。而於實施例2〜4中 ,因受硏磨影響的緣故,膜厚均一性略低,但σ依然能 維持1.0〜1.5nm的高水準。而有關表面粗度,無論短周 期成份、長周期成份都獲得極高品質。 一方面,如比較例1,得知光是A I·退火,缺陷密度 明顯昇高,表面損傷不能完全除去。而如比較例2般,於 Ar退火前施行犧牲氧化,藉此獲得缺陷減低效果,但因 在氧化工程產生OSF,與實施例1〜4相比,缺陷密度高 。而如比較例3,光是硏磨缺陷密度就明顯提高外, lOOiim也硏磨,故膜厚均一性差。 因而,得知按照本發明就能製作例如以1 μιη平方及 10μιη平方測定矽絕緣層層表面的表面粗度(RMS)均爲 〇.15nm以下,矽絕緣層層的膜厚σ爲l.5nm以下,而且 缺陷密度不滿103個/cm2的貼合矽絕緣層晶圓。 經濟部智慧財產局員工消費合作社印製 更在上述實施例中,採用改善表面粗度的熱處理氣氛 爲A rlOO %氣氛,但取代該氣氛用包含氫氣3%的氬氣氛 而實施時,會得到略與上述同樣的結果。而且在上述實施 例1〜4方面的A 1*100%氣氛、以及包含取代該氣氛的氫 氣3%的氬氣氛的熱處理,會如氫1〇〇%氣氛的熱處理地 觀察到以利用含多量氫的氣氛的熱處理所看見的貼合界面 的侵触。 再者,本發明並不限於上述實施形態。上述實施形態 爲例示’具有實質上與本發明申請專利範圍所記載的技術 -20- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 1270940 A7 B7 五、發明説明(18) 思想相同的構成,且達到同樣的作用效果,均屬本發明的 技術範圍。 (請先閲讀背面之注意事項再填寫本頁) 例如上述是貼合2枚矽晶圓製造矽絕緣層晶圓時爲中 心所做的說明,但本發明不限於此狀況,於矽晶圓進行離 子注入後與絶緣性晶圓結合,且剝離矽晶圓製造矽絕緣層 晶圓的情形,或進行離子注入的晶圓是用Ga As等化合物 半導體晶圓的情形當然也適用。 而本發明的貼合晶圓之製造工程亦不限於第1圖所示 者,該工程中附加洗淨、熱處理等其他工程,或配合目的 適當予以省略等。 〔圖面的簡單說明〕 第1圖(a)〜(i)是表示利用本發明的離子注入剝離法 ,製造矽絕緣層晶圓的製造工程的其中一例的流程圖。 〔符號說明〕 1 : 基晶圓 經濟部智慧財產局員工消費合作社印製 2 : 結合晶圓 3 _· 氧化膜 4 · 封入層 5 : 剝離晶圓 6 : 砂絕緣層晶圓 7 : 砂絕緣層層 B * 損傷層 -21 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. Α8 Β8 C8 D8 17ΰ94α^ ^年7_修(象)正本 六、申請專利範圍1 第9 1 1 1 5723號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國94年1 2月21日修正 1. 一種貼合晶圓之製造方法,乃屬於藉由具有接合具 有利用氣體離子的注入所形成的微小氣泡層的結合晶圓與 成爲支撐基板的基晶圓的工程、和以前述微小氣泡層爲邊 界而剝離結合晶圓,並於基晶圓上形成薄膜的工程的離子 注入剝離法而製造貼合晶圓之方法中,其特徵爲:於剝離 前述結合晶圓後的貼合晶圓,在非活性氣體、氫氣,或是 該些的混合氣體氣氛下施行熱處理,然後對該貼合晶圓施 行熱氧化,於前述薄膜表面形成熱氧化膜,且除去該熱氧 化膜,藉此減少前述薄膜厚度。 2. 如申請專利範圍第1項所述之貼合晶圓之製造方法 ,其中,在前述非活性氣體、氫氣、或是該些的混合氣體 氣氛下施行熱處理後,將前述薄膜表面以7 0 n m以下的加 工餘量進行硏磨’然後施行前述熱氧化。 經濟部智慧財產局員工消費合作社印製 3. 如申請專利範圍第1項所述之貼合晶圓之製造方法 ,其中,將在前述非活性氣體、氫氣、或是該些的混合氣 體氣氛下的熱處理’於氬100%氣氛或是包含釋發界限以 下的氫的鎮氣氛下進行的。 4 申請專利範圍第2項所述之貼合晶圓之製造方法 ,其中,將在前述非活性氣體、氫氣、或是該些·的混合氣 ||氣^胃下的熱處理,於氬100%氣氛或是包含爆發界限以 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210 X 297公釐) 〜—〜 1270940 A8 B8 C8 ___ D8 六、申請專利範圍 2 下的氫的Μ氣氛下進行。 5 ·如申請專利範圍第1項所述之貼合晶圓之製造方法 ’其中’前述結合晶圓是採用矽單結晶晶圓。 6·如申請專利範圍第2項所述之貼合晶圓之製造方法 ’其中’前述結合晶圓是採用矽單結晶晶圓。 7 ·如申請專利範圍第3項所述之貼合晶圓之製造方法 ’其中’前述結合晶圓是採用矽單結晶晶圓。 8 ·如申請專利範圍第4項所述之貼合晶圓之製造方法 ’其中’前述結合晶圓是採用矽單結晶晶圓。 9. 一種貼合矽絕緣層晶圓,乃屬於藉著氧化膜來貼合 2枚砂晶圓所製造的矽絕緣層晶圓中,其特徵爲:以丨 平方及ΙΟμιη平方測定矽絕緣層層表面的表面粗糙度(rms) 均爲0.15nm以下,矽絕緣層層的膜厚σ爲1.5nm以下, 缺陷密度爲不足103個/cm2。 (請先閲讀背面之注意事項再填寫本頁) _裝· 、1T 經齊部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
TW091115723A 2001-07-17 2002-07-15 Method for producing bonding wafer TWI270940B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001216828 2001-07-17

Publications (1)

Publication Number Publication Date
TWI270940B true TWI270940B (en) 2007-01-11

Family

ID=19051250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115723A TWI270940B (en) 2001-07-17 2002-07-15 Method for producing bonding wafer

Country Status (7)

Country Link
US (1) US6884696B2 (zh)
EP (1) EP1408551B1 (zh)
JP (1) JP4526818B2 (zh)
KR (1) KR100874724B1 (zh)
CN (1) CN100454552C (zh)
TW (1) TWI270940B (zh)
WO (1) WO2003009386A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140553A (zh) * 2015-10-28 2018-06-08 信越半导体株式会社 贴合式soi晶圆的制造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
EP1667218B9 (en) * 2003-09-08 2019-11-20 SUMCO Corporation Soi wafer and its manufacturing method
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Sumco Soiウェーハの作製方法
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Sumco Soi基板の製造方法
KR100898649B1 (ko) * 2004-05-28 2009-05-22 가부시키가이샤 섬코 Soi기판 및 그 제조방법
US7418640B2 (en) * 2004-05-28 2008-08-26 Synopsys, Inc. Dynamically reconfigurable shared scan-in test architecture
JP4696510B2 (ja) * 2004-09-15 2011-06-08 信越半導体株式会社 Soiウェーハの製造方法
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Soiウェーハの製造方法
JP2008513990A (ja) * 2004-09-21 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 共注入および続いて注入を行うことにより薄層を得るための方法
US7563691B2 (en) * 2004-10-29 2009-07-21 Hewlett-Packard Development Company, L.P. Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding
US7276430B2 (en) * 2004-12-14 2007-10-02 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7740593B2 (en) * 2005-12-09 2010-06-22 Senorx, Inc Guide block for biopsy or surgical devices
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
CN101512721A (zh) 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
US8268705B2 (en) * 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
US7376303B2 (en) * 2006-07-20 2008-05-20 Hewlett-Packard Development Company, L.P. Optical coupling assembly
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
WO2008105101A1 (ja) 2007-02-28 2008-09-04 Shin-Etsu Chemical Co., Ltd. 貼り合わせ基板の製造方法および貼り合わせ基板
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4636110B2 (ja) * 2008-04-10 2011-02-23 信越半導体株式会社 Soi基板の製造方法
US8956951B2 (en) 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2011253906A (ja) 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP5673180B2 (ja) * 2011-02-14 2015-02-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Soiウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP6086031B2 (ja) 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6090184B2 (ja) 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
CN103952766B (zh) * 2014-05-12 2016-08-24 山东大学 一种利用离子注入制备磷酸钛氧钾薄膜的方法
JP6152829B2 (ja) * 2014-06-17 2017-06-28 信越半導体株式会社 Soiウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
JP6513041B2 (ja) 2016-02-19 2019-05-15 信越半導体株式会社 半導体ウェーハの熱処理方法
JP6500845B2 (ja) * 2016-06-14 2019-04-17 信越半導体株式会社 貼り合わせウェーハの製造方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3660469B2 (ja) 1996-07-05 2005-06-15 日本電信電話株式会社 Soi基板の製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Soi基板の製造方法
JP3518324B2 (ja) 1997-03-27 2004-04-12 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
US6403502B1 (en) * 1997-03-27 2002-06-11 Shin-Etsu Handotai Co., Ltd. Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JPH11354761A (ja) * 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Soi基板及びその製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140553A (zh) * 2015-10-28 2018-06-08 信越半导体株式会社 贴合式soi晶圆的制造方法
TWI709999B (zh) * 2015-10-28 2020-11-11 日商信越半導體股份有限公司 貼合式soi晶圓的製造方法
CN108140553B (zh) * 2015-10-28 2022-04-08 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
CN1465104A (zh) 2003-12-31
CN100454552C (zh) 2009-01-21
JPWO2003009386A1 (ja) 2004-11-11
JP4526818B2 (ja) 2010-08-18
KR100874724B1 (ko) 2008-12-19
US6884696B2 (en) 2005-04-26
EP1408551B1 (en) 2014-07-02
US20030181001A1 (en) 2003-09-25
KR20040029292A (ko) 2004-04-06
EP1408551A4 (en) 2009-06-17
WO2003009386A1 (fr) 2003-01-30
EP1408551A1 (en) 2004-04-14

Similar Documents

Publication Publication Date Title
TWI270940B (en) Method for producing bonding wafer
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JP5314838B2 (ja) 剥離ウェーハを再利用する方法
TW583351B (en) A method of producing a bonded wafer and the bonded wafer
TWI310962B (zh)
JP2001155978A (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4421652B2 (ja) Soiウェーハの製造方法
JP5244650B2 (ja) Soiウェーハの製造方法
JP5673572B2 (ja) 貼り合わせsoiウェーハの製造方法
KR20080086898A (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP2006216826A (ja) Soiウェーハの製造方法
JP2013143407A (ja) 貼り合わせsoiウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent