CN101765901B - 贴合晶片的制造方法 - Google Patents
贴合晶片的制造方法 Download PDFInfo
- Publication number
- CN101765901B CN101765901B CN2008801006440A CN200880100644A CN101765901B CN 101765901 B CN101765901 B CN 101765901B CN 2008801006440 A CN2008801006440 A CN 2008801006440A CN 200880100644 A CN200880100644 A CN 200880100644A CN 101765901 B CN101765901 B CN 101765901B
- Authority
- CN
- China
- Prior art keywords
- wafer
- film
- heat
- aforementioned
- bonded wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000012298 atmosphere Substances 0.000 claims abstract description 51
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 239000007789 gas Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000001590 oxidative effect Effects 0.000 claims abstract description 24
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 150000002500 ions Chemical group 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000013459 approach Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000010791 quenching Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 43
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000003746 surface roughness Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 132
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 238000002474 experimental method Methods 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000004630 atomic force microscopy Methods 0.000 description 12
- 238000013508 migration Methods 0.000 description 11
- 230000005012 migration Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 229940090044 injection Drugs 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 238000002203 pretreatment Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000009931 harmful effect Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003599 detergent Substances 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明是一种贴合晶片的制造方法，是至少将接合晶片与成为支撑基板的基底晶片接合，该接合晶片具有根据气体离子的注入而形成的微小气泡层，并将前述微小气泡层作为边界来剥离接合晶片，而在基底晶片上形成薄膜的根据离子注入剥离法来制造贴合晶片的方法，其中，将剥离接合晶片后的贴合晶片，利用臭氧水洗净后，在含有氢气的气氛下，进行急速加热和急速冷却处理，接着，在氧化性气体气氛下，进行热处理，而在前述贴合晶片的表层上形成热氧化膜后，进行除去该热氧化膜，之后，在非氧化性气体气氛下，进行热处理。由此，提供一种贴合晶片的制造方法，是使用离子注入剥离法来制造贴合晶片的方法，能除去由于离子注入所造成的损伤，并在没有损及剥离后的贴合晶片的表面粗度的情况下，抑制凹状缺陷的发生。
Description
技术领域
本发明是涉及一种将已注入离子的晶片结合后加以剥离来制造贴合晶片的方法，也就是所谓的使用离子注入剥离法而构成的贴合晶片的制造方法，特别是涉及一种贴合晶片的方法，能除去残留在剥离后的贴合晶片表面的薄膜上的损伤层等。
背景技术
先前，已知有一种将已注入离子后的晶片结合后加以剥离来制造贴合晶片的方法(也就是所谓的离子注入剥离法)，使用此种贴合晶片的制造方法，例如制造出绝缘层上覆硅(Silicon on Insulator(SOI))晶片。
此种方法，例如在制作SOI晶片的情况，是先在2片硅晶片之中的至少其中一方，形成氧化膜，并从其中一方的硅晶片的上面，注入氢离子或稀有气体离子，而在该晶片的内部形成微小气泡层(封入层)后，隔着氧化膜将已注入该离子的该面与另一方的硅晶片密接，之后施加热处理(剥离热处理)，将微小气泡层作为劈开面，而将其中一方的晶片剥离成薄膜状来作出SOI晶片的技术(参照日本特开平5-211128号公报)。
在此种先前的根据离子注入剥离法而制作出来的薄膜状SOI层，会残留由于离子注入而造成的损伤，此残留的损伤，会对器件(device)特性等造成不良影响。因此，为了要除去此损伤，对剥离后的SOI层表面，施行所谓的牺牲氧化热处理来除去由于离子注入而造成的损伤层等，以对剥离而成的SOI层施行热处理来谋求改善。
然而，对于剥离后的贴合晶片表面的薄膜(SOI晶片的SOI层等)，施行牺牲氧化处理等的先前的处理后，本发明人对该贴合晶片进行调查，若对该薄膜的表面实行调查而实行原子力显微术(Atomic Force Microscope(AFM))测定，则得知会有直径0.5～2μm、深度1～4nm的凹坑(以下称为凹状缺陷)。若存在此种凹状缺陷，会对今后的最先进的器件的特性造成不良影响。
发明内容
本发明是鉴于上述问题而开发出来，其目的是提供一种贴合晶片的制造方法，是使用离子注入剥离法来制造贴合晶片的方法，能除去由于离子注入所造成的损伤，并且对于剥离后的贴合晶片的薄膜的表面，不会损及表面粗度，而能抑制凹状缺陷的发生。
为了解决上述问题，本发明提供一种贴合晶片的制造方法，是至少将接合晶片与成为支撑基板的基底晶片接合，该接合晶片具有根据气体离子的注入而形成的微小气泡层，并将前述微小气泡层作为边界来剥离接合晶片，而在基底晶片上形成薄膜的根据离子注入剥离法来制造贴合晶片的方法，其特征在于：
将剥离前述接合晶片后的贴合晶片，进行利用臭氧水来洗净的第一工序之后，在含有氢气的气氛下，进行急速加热和急速冷却处理的第二工序，接着，在氧化性气体气氛下，进行热处理，而在前述贴合晶片的表层上形成热氧化膜后，进行除去该热氧化膜的第三工序，之后，在非氧化性气体气氛下，进行热处理的第四工序。
如此，若利用臭氧水来洗净剥离后的贴合晶片的表面，大约1nm程度的氧化膜会被形成在剥离后的薄膜的表面上。此氧化膜，并不是如热氧化膜般地在整个面具有均匀的膜厚，而是以微米等级的周期，在整个面具有不均匀的膜厚分布。
而且，在下一工序中的含有氢气气氛下的急速加热和急速冷却处理(RTA处理)时，在该不均匀的膜厚分布之中，氧化膜较薄的部分会先被蚀刻，而形成硅表面露出来的凹坑，于是开始硅表面的蚀刻，所以会发生硅表面的随机的蚀刻，使特定的结晶方位消灭，硅原子的迁移会充分地发生。
根据此RTA处理与之后进行的牺牲氧化处理(在氧化性气体气氛下，进行热处理，而在贴合晶片的表层上形成热氧化膜后，进行除去该热氧化膜的处理)，由于剥离面的离子注入损伤会被充分地降低，所以在之后的非氧化性气体气氛下的热处理中，局部蚀刻的发生会被抑制，其结果，也可改善纳米等级的深度的凹坑即凹状缺陷。因而，作为结果，能得到一种贴合晶片，其表面平坦且降低凹状缺陷的发生。
又，在前述第一工序中，在利用臭氧水实行洗净后，进行用以在前述薄膜表面上形成厚度1nm～4nm的氧化膜的快速热氧化处理(RTO处理)。
利用RTO(Rapid Thermal Oxidation)处理，将在第一工序中所形成的氧化膜的厚度作成在上述范围内，由此，在第二工序中，由于能确实地进行氧化膜的蚀刻，所以能使硅原子的迁移充分地发生。
又，在前述第二工序中的热处理，优选是将热处理温度设为在1100℃以上而在1250℃以下。
利用将在第二工序中的热处理设为1100℃以上，能有效果地使硅原子的迁移发生。又，利用设在1250℃以下，能抑制在SOI晶片中发生滑移位错，又，能防止发生从热处理炉来的重金属污染。
又，在前述第四工序中的热处理，优选是将前述非氧化性气体气氛设为100％氩气。
如此，根据在100％氩气的气氛中进行第四工序的热处理，由于没有混入氧气，所以能确实地防止热处理气氛变成氧化性，而能更有效果地防止发生凹状缺陷。
又，在前述第四工序之后，优选是进而在氧化性气体气氛下进行热处理，而在前述薄膜的表面上形成热氧化膜，然后进行用以除去该热氧化膜的第五工序。
如此，若在第四工序之后，进而在氧化性气体气氛下进行热处理，而在薄膜的表面上形成热氧化膜，然后进行用以除去该热氧化膜的牺牲氧化处理即第五工序，则能容易地将薄膜的厚度调整成所希望的厚度。
若是此种本发明的贴合晶片的制造方法，不会使薄膜表面的表面粗度恶化，且能显著地减少发生在薄膜表面上的凹状缺陷，所以也能充分地对应今后的最先进的器件，器件性能稳定且能提高产率。
附图说明
图1是表示本发明的贴合晶片的制造方法的工序的一例的流程图。
图2是表示使用离子注入剥离法来制造SOI晶片时的步骤的一例的流程图。
具体实施方式
下面，更具体地说明本发明。
如上所述，关于先前的使用离子注入剥离法而制作出来的贴合晶片的薄膜(例如贴合SOI晶片的SOI层等)，本发明人进行调查后的结果，若根据原子力显微术来实行测定该表面，则判定发生了凹状缺陷。此凹状缺陷，会对器件的特性造成不良影响。
因此，关于此凹状缺陷，本发明人进一步详细地调查后的结果，得知：此凹状缺陷，以1×105/cm2程度的密度，存在于薄膜的表面。凹状缺陷以此种程度的密度存在于薄面表面时，当以边长1～10μm的四方形来作为原子力显微术测定的区域时，虽然利用该测定不常检测出凹状缺陷，但是若以边长30μm的四方形程度的比较大的区域来进行测定时，则时常检测到凹状缺陷。
此处，本发明人，认为：若利用一种含有硅原子的迁移效果高的氢气的气氛来对刚剥离后的SOI晶片进行急速加热和急速冷却处理(RTA处理)，则因为热处理时间短，所以蚀刻作用会被抑制，结果，能降低凹状缺陷。因而，如下述般地进行实验，进行深入研究。
其结果，发现：在利用氢气氛来进行RTA处理前，根据对刚剥离后的SOI晶片施行洗净等的处理(前处理)，则刚施行RTA处理后的表面状态、最终的凹状缺陷密度等，会受到影响。特别是，发现以下的技术而完成本发明，也即：若进行用以形成薄氧化膜洗净来作为前处理，则由此而形成的氧化膜，与其说是致密且均匀的膜厚分布，不如说是具有某种程度的不均匀的膜厚分布，但是，不会使刚施行RTA处理后的表面粗度恶化，并能抑制最终的凹状缺陷密度。
以下，表示该检讨结果的详细内容。
(实验1～7)
有关使用离子注入剥离法而制作出来的贴合晶片，进行调查关于剥离后的处理与凹状缺陷之间的关系。
此处，举出贴合SOI晶片的情况来作为例子。首先，如下述，与先前同样地，根据离子注入剥离法来制造SOI晶片。也即，如图2所示的步骤来制造SOI晶片。
在图2的离子注入剥离法中，步骤(a)是准备2片镜面硅晶片，准备一种可符合器件的规格的成为支撑基板的基底晶片1与成为SOI层的接合晶片2。
此处，将单晶硅晶棒(根据切克劳斯基法制作出来的结晶方位<100>、导电型为P型且电阻率为10Ω·cm)切片，并通过加工该切片而成的晶片，而制作出一种直径300mm的镜面硅晶片。将这些晶片分为接合晶片与基底晶片。
接着，在步骤(b)中，将其中的至少一方的晶片，此处是将接合晶片2热氧化，而在其表面上形成厚度大约100～2000nm的氧化膜3(之后，成为埋入氧化膜)。
此处，将氧化膜的厚度设为400nm。
在步骤(c)中，对在表面已形成有氧化膜3而成的接合晶片2的单面，注入氢离子或稀有气体离子等的气体离子，此处是注入氢离子，而在离子的平均植入深度，形成平行于表面的微小气泡层(封入层)4。
此处的离子注入条件，设为：注入的离子是H+离子、注入能量是50keV、注入剂量是5.0×1016/cm2。
在步骤(d)中，使基底晶片1，隔着氧化膜3，重迭而密接在已注入氢离子后的接合晶片2的氢离子注入面上。通常，是通过在常温的洁净气氛下使2片晶片的表面彼此接触，没有使用黏接剂来将两片晶片黏接。
此实验，也是依照通常的方式，在常温下，使两片晶片黏接。
接着，在步骤(e)中，根据将封入层4作为边界来剥离接合晶片，而分离成剥离晶片5与SOI晶片6(SOI层7+埋入氧化膜3+基底晶片1)。例如，若在惰性气体气氛下，以大约400℃～600℃的温度，施加热处理，则根据封入层4中的结晶的再排列与气泡的凝集，而分离成剥离晶片5与SOI晶片6。而且，在此剥离后的SOI晶片表面的SOI层7，会残留有损伤层8。
另外，在此实验中，剥离热处理设为：在N2气体气氛下，施行500℃、2小时的热处理。
对于以此种方式而得到的剥离后的SOI晶片，作为进行SOI层的表面处理(在含有氢气的气氛下的RTA处理+牺牲氧化处理+非氧化性气氛下的热处理)的前处理，设为以下3种洗净条件(实验1：根据浓度1.5％的氢氟酸(HF)溶液来进行3分钟的洗净；实验2：根据75℃的NH4OH/H2O2/H2O混合溶液来进行3分钟的洗净；实验3：根据25℃的臭氧水(O3浓度16ppm)来进行3分钟的洗净)(实验1～3)。
接着，对各洗净后的SOI晶片，进行SOI层表面处理，然后利用原子力显微术来测定这些处理完成后的最终的绝缘层上覆硅(SOI)表面，求出边长30μm的四方形的P-V值与凹状缺陷密度。
又，利用实验2、3的洗净条件而在SOI层表面上形成的氧化膜的均匀性，为了与其作比较，而另外制作出各洗净后的SOI晶片，并在100％H2的气氛下，进行1050℃、5秒的RTA处理后，根据原子力显微术(AFM)来测定氧化膜表面的边长2μm的四方形，而算出根据RTA处理中的蚀刻作用所形成的氧化膜表面的凹坑密度。
其结果，利用前处理的洗净(氢氟酸处理)而在表面没有形成氧化膜的实验1的情况，凹状缺陷会被充分地抑制但是由于在含有氢气的气氛下的急速加热和急速冷却处理(RTA处理)，在此处理刚完成后，由于会发生依存于SOI表面的面方位的段差(step)，所以最终的P-V值变大。
另一方面，在实验2与实验3中，利用前处理的洗净而在表面上形成有大致相等厚度的氧化膜，但是形成有凹坑密度低(也即，氧化膜厚度的均匀性高)的实验2，其P-V值是还可以的值，但是相较于实验3，其凹状缺陷密度高出一个位数以上(即10倍以上)，无法充分地降低凹状缺陷。相对于此，在实验3中，P-V值及凹状缺陷密度都可以得到充分水平的值。
此种现象的详细原因虽然尚未明确，但是被认为是：在含有氢气的气氛下进行RTA处理时，膜厚不均匀的氧化膜，在其氧化膜较薄的位置(晶片面内的随机位置)，氧化膜会先被除去，此时，露出来的硅表面会发生蚀刻，所以其结果，在晶片面内的随机位置，硅表面的蚀刻会逐渐进展，而使特定的结晶方位消灭，于是硅原子的迁移充分地发生的缘故。由此，P-V值被改善同时剥离面的离子注入损伤会被降低，而在之后的非氧化性气体气氛下的热处理中，局部的蚀刻的发生会被抑制，其结果，被认为也可改善纳米等级的深度的凹坑即凹状缺陷。
另外，实验2(根据NH4OH/H2O2/H2O混合溶液而实行的洗净)的情况，相较于实验3(根据臭氧水而实行的洗净)的情况，所形成的氧化膜的膜厚均匀性高(凹坑密度低)，因此氧化膜厚度较薄的区域相对地较少，氧化膜 的蚀刻变成不充分，而发生氧化膜的除去不完全的部分，于是硅原子的迁移不会充分地发生，其结果，被推定其凹状缺陷密度、P-V值等没有充分地被改善。
接着，作为实验4、5与实验6、7，分别对于2种类(臭氧水、NH4OH/H2O2/H2O混合溶液)的洗净，根据施加由快速热氧化(RTO)所实行的氧化处理，并使用一种使形成在SOI表面上的氧化膜厚度有3nm、4nm两种变化而成的SOI晶片，来进行与实验1～3同样的评价。
在作为洗净液而使用臭氧水的实验4、5中，其氧化膜厚度为3nm、4nm的情况(凹坑密度是2.3×108个/cm2、2.0×108个/cm2的情况)，显示出P-V值、凹状缺陷密度都是良好的值。
另一方面，在作为洗净液而使用NH4OH/H2O2/H2O混合溶液的实验6、7中，在实验6的氧化膜厚度为3nm的情况(凹坑密度是7.0×106个/cm2的情况)，已经在一部分的表面上全面地发生面粗糙，即便测定没有面粗糙的部分，其P-V值、凹状缺陷密度也都恶化，至于实验7，则P-V值、凹状缺陷密度的测定都不可能。这被认为是：如前所述，实验6、7的氧化膜，其氧化膜的膜厚均匀性比较高(凹坑密度低)，所以氧化膜厚度较薄的区域相对地较少，于是氧化膜的蚀刻变成不充分，而发生氧化膜的除去不完全的部分，于是硅原子的迁移没有充分地发生的缘故。
以下，参照图1来说明有关本发明的贴合晶片的制造方法。另外，此处是举出制造贴合SOI晶片的情况来作为例子，但是本发明当然并不被限定于此。只要是根据离子注入剥离法来制造贴合晶片的情况，便能应用本发明，而获得其效果。
图1是表示本发明的贴合晶片的制造方法的工序的流程的一例。另外，当准备一种使用离子注入剥离法而制作出来的剥离后的SOI晶片时，能根据与在实验1～7、图2所示的工序同样的顺序来进行准备。
(第一工序)
对于在表面具有薄膜状的SOI层的SOI晶片，在本发明中，首先，根据由臭氧水而实行的洗净，在SOI层表面上，形成薄氧化膜。
所使用的臭氧水的臭氧浓度并没有特别地限定，例如，能设为0.1～50ppm。臭氧水的液温，在通常的情况，是使用室温，但是也不限定于此种 温度。
根据由臭氧水而实行的洗净，在SOI层表面上，形成厚度薄(例如1nm程度)的氧化膜。
此处，在第1工序中，在根据由臭氧水而实行的洗净后，也能根据需要，通过施加快速热氧化(RTO)处理，使氧化膜的厚度为1～4nm。利用使氧化膜的厚度为4nm以下，则根据之后的热处理，能消除发生面粗糙的可能性。
(第二工序)
如上述般地将氧化膜形成在SOI层的表面上之后，作为第二工序，在含有氢气的气氛下进行RTA处理。
如此，根据在含有氢气的气氛下进行RTA处理，在由臭氧水而实行的洗净中所形成的膜厚不均匀的氧化膜，在氧化膜厚度薄的位置(晶片面内的随机位置)，氧化膜会先被除去，此时，露出的硅表面会发生蚀刻，所以作为其结果，在晶片面内的随机位置，硅表面的蚀刻会逐渐进展，而使特定的结晶方位消灭，于是能充分地获得硅原子的迁移效果。
另外，此时的热处理温度并没有特别地限定，为了有效地发生硅原子的迁移，优选是设为1100℃以上。又，利用设为1250℃以下，能防止在SOI晶片中发生滑移位错、或是防止从热处理炉来的重金属污染等。
又，所谓的含有氢气的气氛，是含有H2的气氛，为了有效果地发生硅原子的迁移，优选是100％H2，但也可以是H2与Ar等的惰性气体的混合气体气氛。
(第三工序)
接着，进行牺牲氧化处理。也即，首先，在氧化性气体气氛下，进行热处理，而在SOI晶片的表层上形成热氧化膜后，根据氢氟酸水溶液等来除去该热氧化膜。
根据此牺牲氧化处理，能除去残留的损伤区域，但是，原本在氧化性气体气氛下的热处理中，由于也有使由于离子注入而产生在损伤部的缺陷成长的效果，所以在进行第三工序之后，若进行第四工序即非氧化性气体气氛下的热处理，则在第三工序中已成长后的缺陷和伴随此缺陷而产生的变形，会在第四工序中被蚀刻，而发生凹状缺陷。
然而，在本发明中，在进行牺牲氧化处理的第三工序之前，会对在第一 工序、第二工序中具有不均匀的氧化膜的SOI晶片，进行在含有氢气的气氛下的RTA处理，利用硅原子的迁移效果，来进行表面的平坦化与损伤部的回复处理。因此，即便在第三工序中进行氧化性气体气氛下的热处理，由于损伤本身的数量也会减少，所以成长的缺陷数量也减少。于是，起因于该成长后的缺陷、变形而在第四工序中发生的局部蚀刻也会减少，所以，能显著地减少由于此蚀刻作用而产生的凹状缺陷的数量。
此第三工序中的热处理条件、所形成的热氧化膜的除去方法等，并没有特别地限定，能每次决定。只要利用与先前同样的方法来进行牺牲氧化处理便可以。
(第四工序)
在第三工序后，于非氧化性气体气氛下，进行热处理。
如上所述，根据至第三工序为止的工序，先前原本应该会产生在损伤部而成长的缺陷数量，会极度地减少，由于成长后的缺陷以及伴随着此缺陷而产生的变形的数量，当然也会减少，所以在第四工序中，起因于这些缺陷、变形而发生的局部蚀刻的发生数量，会被极度地抑制。
另外，在此第四工序中，热处理气氛只要是非氧化性气体气氛便可以，并没有特别地限定。但是，即便只有混入1％的氧，也会变成氧化性气氛，而会减弱抑制发生凹状缺陷的效果，所以，优选是设为100％的氩气。
(第五工序)
进行上述第一工序～第四工序之后，作为第五工序，对应需要，例如进而进行牺牲氧化处理，由此，SOI层的厚度能调整成所希望的厚度。
此牺牲氧化处理本身，与第三工序同样地，能设为与先前同样的方法。
根据上述本发明的贴合晶片的制造方法，不会使SOI层等的薄膜的污染或表面粗度恶化，能除去残留在剥离后的薄膜上的由于离子注入而造成的损伤，并能显著地抑制在先前的方法中常会发生的薄膜表面的凹状缺陷。也即，可得到一种器件特性更优异的贴合晶片。
下面，通过实施例及比较例来更具体地说明本发明，但本发明并未被限定于这些例子。
(实施例1)
使用本发明的贴合SOI晶片的制造方法，来制造SOI晶片。
将一种根据切克劳斯基法制作出来的结晶方位<100>、导电型为P型且电阻率为10Ω·cm的单晶硅晶棒切片，并进行加工而制作出一种直径300mm的镜面硅晶片。将这些晶片分为接合晶片与基底晶片，并依照图2的步骤，而得到一种作为样品的在表面具有薄膜状的SOI层的SOI晶片。
另外，将SOI层的厚度设为400nm、将埋入氧化膜的厚度设为150nm。又，作为离子注入条件，将注入离子设为H+离子、将注入能量设为50keV、将注入剂量是5.0×1016/cm2。进而，剥离热处理，设为在氮气(N2)气体气氛下，实行500℃、2小时的热处理。
对于以此种方式而得到剥离后的SOI晶片，作为第一工序，根据温度25℃且臭氧浓度为16ppm臭氧水来进行洗净3分钟，而在贴合晶片的表面形成氧化膜。之后，测定氧化膜的厚度。
之后，作为第二工序，在100％H2、1150℃的气氛中，进行30秒的RTA洗净。
之后，作为第三工序，进行牺牲氧化处理。具体来说，在高温(pyrogenic)气氛下，根据950℃的高温氧化，形成150nm的热氧化膜后，然后根据5％的氢氟酸(HF)水溶液，除去已形成在晶片表层上的热氧化膜。
接着，作为第四工序，再度进行在非氧化性气体气氛下的热处理。此处，在100％氩气气氛下，于1200℃进行1小时的热处理。
而且，作为第五工序，进行950℃的热氧化后，根据5％的氢氟酸水溶液，除去已被形成在晶片表层上的热氧化膜，而将SOI层调整成所希望的厚度。
之后，为了评价SOI晶片的表面粗度，根据原子力显微术(AFM)来测定边长30μm的四方形，评价P-V(Peak to Valley)值与凹状缺陷密度。
(比较例1、2)
针对实施例1，除了是根据75℃的NH4OH/H2O2/H2O混合溶液(混合比率是28重量％的NH4OH∶30重量％的H2O2∶H2O＝1∶1∶20)来进行3分钟的洗净(比较例1)以外，利用与实施例1同样的条件来制作SOI晶片。并且，进行与实施例1同样的评价。
又，针对实施例1，除了是利用浓度1.5％的氢氟酸溶液来进行第一工序 中的SOI晶片的表面洗净(比较例2)以外，利用与实施例1同样的条件来制作SOI晶片，并进行与实施例1同样的评价。
由第一工序后的氧化膜的测定结果可知，被形成在第一工序后的实施例1的晶片表面上的氧化膜的厚度，是1nm。比较例1的晶片表面的氧化膜的厚度是1.2nm。比较例2的晶片，根据第一工序的处理，其表面的氧化膜会被除去，所以没有存在氧化膜。
又，对于另外制作的第二工序后的SOI晶片，为了决定氧化膜的凹坑密度，在100％氢气气氛下，于1050℃进行5秒的RTA处理后，根据原子力显微术(AFM)来测定氧化膜表面的边长2μm的四方形，而算出凹坑密度。其结果，在实施例1的晶片表面凹坑密度是2.5×108个/cm2，而在比较例1的晶片中则是1×107个/cm2。比较例2的晶片，由于不是根据第一工序的处理而在表面形成氧化膜，其表面氧化膜已被除去，所以无法评价该表面的凹坑密度。
由第五工序后的原子力显微术测定的结果，实施例1的晶片表面的P-V值是2.5nm，在比较例1的晶片中是3.0nm，在比较例2中则是4.5nm。依据此结果可知，实施例1与比较例1的晶片表面，是比较平坦的。相对于此，在比较例2中制作的SOI晶片，在含有氢气的气氛下的RTA处理后，由于在其表面会发生依存于其表面的面方位的段差(step)，所以P-V值恶化，被认为无法得到平坦的表面。
又，凹状缺陷的密度，在实施例1的晶片表面是2×102个/cm2，在比较例1的晶片中则是3×103个/cm2，在比较例2的晶片中则是1×102个/cm2。根据此结果，实施例1的SOI晶片的表面，相较于比较例1的晶片表面，得知可抑制凹状缺陷的发生。
根据以上的结果，根据臭氧水来洗净贴合晶片的薄膜的表面，并根据在含氢气的气氛下进行RTA处理，便能制作出一种贴合晶片，其表面平坦且纳米等级的深度的凹坑即凹状缺陷的发生量少。
(实施例2、3)
针对实施例1，除了在第一工序与第二工序之间，进行用以在SOI层表面上形成厚度3nm(实施例2)、4nm(实施例3)的氧化膜的快速热氧化(RTO) 处理以外，利用与实施例1同样的条件来制作SOI晶片。并且，分别进行与实施例1同样的评价。
其结果，实施例2的SOI晶片，得知：在第一工序后所形成的氧化膜的厚度是3.0nm；又，第二工序后的氧化膜表面的凹坑密度是2.3×108个/cm2，其表面是不均匀的。而且，第五工序后的晶片表面的P-V值是2.3nm，凹状缺陷密度是3×102个/cm2。依据其结果，得知：实施例2的SOI晶片的表面，大致是与实施例1同样的平坦程度，又，其凹状缺陷少。
实施例3的SOI晶片，也得知：在第一工序后所形成的氧化膜的厚度是4.0nm；又，第二工序后的氧化膜表面的凹坑密度是2.0×108个/cm2，其表面与实施例1、2同样是不均匀的。而且，第五工序后的晶片表面的P-V值是2.1nm，凹状缺陷密度是4×102个/cm2；而且得知：实施例3的SOI晶片，其表面也与实施例1、2同样是平坦的，又，其凹状缺陷少。
另外，本发明并未限定于上述实施形态。上述实施形态只是例示，凡是具有与被记载于本发明的权利要求中的技术思想实质上相同的构成，能得到同样的作用效果者，不论为何者，皆被包含在本发明的技术范围内。
例如，在本例中，是举出SOI晶片作为例子来进行说明，但并未被限定于此例子，也能适用于各种贴合晶片。
Claims (7)
1.一种贴合晶片的制造方法，是至少将接合晶片与成为支撑基板的基底晶片接合，该接合晶片具有根据气体离子的注入而形成的微小气泡层，并将前述微小气泡层作为边界来剥离接合晶片，而在基底晶片上形成薄膜的根据离子注入剥离法来制造贴合晶片的方法，其特征在于：
将剥离前述接合晶片后的贴合晶片，进行利用臭氧水来洗净的第一工序之后，在含有氢气的气氛下，进行急速加热和急速冷却处理的第二工序，接着，在氧化性气体气氛下，进行热处理，而在前述贴合晶片的表层上形成热氧化膜后，进行除去该热氧化膜的第三工序，之后，在非氧化性气体气氛下，进行热处理的第四工序。
2.如权利要求1所述的贴合晶片的制造方法，其中，在前述第一工序中，在利用臭氧水实行洗净后，进行用以在前述薄膜表面上形成厚度1nm～4nm的氧化膜的快速热氧化处理。
3.如权利要求1所述的贴合晶片的制造方法，其中，在前述第二工序中的热处理，是将热处理温度设为在1100℃以上而在1250℃以下。
4.如权利要求2所述的贴合晶片的制造方法，其中，在前述第二工序中的热处理，是将热处理温度设为在1100℃以上而在1250℃以下。
5.如权利要求1～4中任一项所述的贴合晶片的制造方法，其中，在前述第四工序中的热处理，是将前述非氧化性气体气氛设为100％氩气。
6.如权利要求1～4中任一项所述的贴合晶片的制造方法，其中，在前述第四工序之后，进而在氧化性气体气氛下进行热处理，而在前述薄膜的表面上形成热氧化膜，然后进行用以除去该热氧化膜的第五工序。
7.如权利要求5所述的贴合晶片的制造方法，其中，在前述第四工序之后，进而在氧化性气体气氛下进行热处理，而在前述薄膜的表面上形成热氧化膜，然后进行用以除去该热氧化膜的第五工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007196467A JP5135935B2 (ja) | 2007-07-27 | 2007-07-27 | 貼り合わせウエーハの製造方法 |
| JP2007-196467 | 2007-07-27 | ||
| PCT/JP2008/001754 WO2009016795A1 (ja) | 2007-07-27 | 2008-07-03 | 貼り合わせウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101765901A CN101765901A (zh) | 2010-06-30 |
| CN101765901B true CN101765901B (zh) | 2012-06-13 |
Family
ID=40304039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801006440A Active CN101765901B (zh) | 2007-07-27 | 2008-07-03 | 贴合晶片的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8173521B2 (zh) |
| EP (1) | EP2175477B1 (zh) |
| JP (1) | JP5135935B2 (zh) |
| KR (1) | KR101462397B1 (zh) |
| CN (1) | CN101765901B (zh) |
| WO (1) | WO2009016795A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252700B2 (en) * | 2009-01-30 | 2012-08-28 | Covalent Materials Corporation | Method of heat treating silicon wafer |
| FR2943458B1 (fr) * | 2009-03-18 | 2011-06-10 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type "silicium sur isolant" soi |
| JP5387450B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Ｓｏｉウェーハの設計方法及び製造方法 |
| JP5387451B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Ｓｏｉウェーハの設計方法及び製造方法 |
| JP5703920B2 (ja) * | 2011-04-13 | 2015-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN102280387B (zh) * | 2011-08-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | Sonos结构和sonos存储器的形成方法 |
| CN102280378B (zh) * | 2011-08-31 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | Sonos结构的形成方法 |
| JP5704039B2 (ja) * | 2011-10-06 | 2015-04-22 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP5927894B2 (ja) * | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2013143407A (ja) * | 2012-01-06 | 2013-07-22 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウェーハの製造方法 |
| JP5673572B2 (ja) * | 2012-01-24 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6086031B2 (ja) | 2013-05-29 | 2017-03-01 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6200273B2 (ja) * | 2013-10-17 | 2017-09-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6036732B2 (ja) | 2014-03-18 | 2016-11-30 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6344271B2 (ja) * | 2015-03-06 | 2018-06-20 | 信越半導体株式会社 | 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法 |
| JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6473970B2 (ja) * | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
| CN1465104A (zh) * | 2001-07-17 | 2003-12-31 | 信越半导体株式会社 | 贴合晶片的制造方法 |
| WO2006070220A1 (en) * | 2004-12-28 | 2006-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
| WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| WO2005027214A1 (ja) * | 2003-09-10 | 2005-03-24 | Shin-Etsu Handotai Co., Ltd. | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
| EP1801859A4 (en) * | 2004-09-30 | 2009-02-11 | Shinetsu Handotai Kk | SOI WAFER CLEANING METHOD |
| JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| JP4977999B2 (ja) * | 2005-11-21 | 2012-07-18 | 株式会社Ｓｕｍｃｏ | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 |
-
2007
- 2007-07-27 JP JP2007196467A patent/JP5135935B2/ja active Active
-
2008
- 2008-07-03 CN CN2008801006440A patent/CN101765901B/zh active Active
- 2008-07-03 WO PCT/JP2008/001754 patent/WO2009016795A1/ja active Application Filing
- 2008-07-03 KR KR1020107001557A patent/KR101462397B1/ko active IP Right Grant
- 2008-07-03 US US12/452,085 patent/US8173521B2/en active Active
- 2008-07-03 EP EP08776766.1A patent/EP2175477B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
| CN1465104A (zh) * | 2001-07-17 | 2003-12-31 | 信越半导体株式会社 | 贴合晶片的制造方法 |
| WO2006070220A1 (en) * | 2004-12-28 | 2006-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
| WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2175477A4 (en) | 2010-10-20 |
| CN101765901A (zh) | 2010-06-30 |
| US20100120223A1 (en) | 2010-05-13 |
| US8173521B2 (en) | 2012-05-08 |
| KR20100033414A (ko) | 2010-03-29 |
| EP2175477A1 (en) | 2010-04-14 |
| WO2009016795A1 (ja) | 2009-02-05 |
| KR101462397B1 (ko) | 2014-11-17 |
| EP2175477B1 (en) | 2017-01-04 |
| JP5135935B2 (ja) | 2013-02-06 |
| JP2009032972A (ja) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101765901B (zh) | 贴合晶片的制造方法 | |
| CN103339713B (zh) | 用于降低soi结构的器件层中的金属含量的方法以及通过该方法制造的soi结构 | |
| KR100874724B1 (ko) | 접합 웨이퍼의 제조방법 | |
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| US8518799B2 (en) | Process of making semiconductor on glass substrates with a stiffening layer | |
| JP5025957B2 (ja) | 欠陥クラスタを有する基板内に形成された薄い層を転写する方法 | |
| TWI357101B (en) | Method for producing bonded wafer | |
| JP2006216826A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2014508405A5 (zh) | ||
| JP2013534057A (ja) | Ｓｏｉ基板に仕上げを施す方法 | |
| JP4552856B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| JP2004535685A (ja) | 表面状態を改善する方法 | |
| US8003494B2 (en) | Method for producing a bonded wafer | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JP3223847B2 (ja) | シリコン単結晶ウェーハの熱処理方法と製造方法 | |
| CN101188190A (zh) | Soq基板以及soq基板的制造方法 | |
| US20100052092A1 (en) | Method for fabricating a semiconductor on insulator substrate with reduced secco defect density | |
| JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH09223668A (ja) | 半導体基板および半導体基板の処理方法 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2006032725A (ja) | 半導体ウェーハの酸化膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |