JP5387451B2 - Ｓｏｉウェーハの設計方法及び製造方法 - Google Patents
Ｓｏｉウェーハの設計方法及び製造方法 Download PDFInfo
- Publication number
- JP5387451B2 JP5387451B2 JP2010047897A JP2010047897A JP5387451B2 JP 5387451 B2 JP5387451 B2 JP 5387451B2 JP 2010047897 A JP2010047897 A JP 2010047897A JP 2010047897 A JP2010047897 A JP 2010047897A JP 5387451 B2 JP5387451 B2 JP 5387451B2
- Authority
- JP
- Japan
- Prior art keywords
- soi wafer
- insulating layer
- thickness
- soi
- buried insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 230000008569 process Effects 0.000 claims description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 238000007689 inspection Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 187
- 239000010408 film Substances 0.000 description 64
- 230000007246 mechanism Effects 0.000 description 16
- 238000002310 reflectometry Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001579 optical reflectometry Methods 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハの設計方法及び製造方法に関し、特に、ＳＯＩウェーハのハンドリング、位置検出、位置合わせ及び自動焦点合わせ等の位置制御をＳＯＩウェーハからの反射光を用いて行うデバイス作製工程または検査工程で用いるＳＯＩウェーハの設計方法及び製造方法に関する。
近年、多層膜構造を持つ半導体基板としてＳＯＩウェーハがデバイス作製に用いられている。例えば、ＣＰＵ、ロジック、メモリ、又はＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ）関係の物理センサー、バイオセンサー、ＲＦデバイスなど様々なデバイスがＳＯＩウェーハを用いて作られている。
このＳＯＩウェーハの作製方法として、ウェーハ貼り合わせ法とＳＩＭＯＸ法が一般的に知られており、貼り合わせ法の一つであるイオン注入剥離法（スマートカット（登録商標）法とも呼ばれる）が特許文献１に提案されている。この方法は、２枚のシリコンウェーハの少なくとも一方に酸化膜を形成し、一方のウェーハ（ボンドウェーハ）の一主面に水素イオン、または希ガスイオンの少なくとも一種類を注入し、ウェーハ内部にイオン注入層を形成させた後、イオン注入した面と他方のシリコンウェーハの一主面とを酸化膜を介して密着させ、その後、３００℃〜６００℃、或いはそれ以上の温度の熱処理を加えてイオン注入層で剥離する方法であり、±１０ｎｍ以下のＳＯＩ層膜厚均一性を有する薄膜ＳＯＩウェーハを容易に作製できる優位性と、剥離したボンドウェーハを複数回再利用しコスト低減が図れる優位性を有している。
一方、ＳＩＭＯＸ法は、シリコンウェーハの内部に高濃度の酸素イオンを注入して酸素
イオン注入層を形成し、その後１３００℃程度の高温でアニール処理を行うことにより、
シリコンウェーハ中に埋め込み酸化膜（ＢＯＸ層）を形成し、その表面側の層をＳＯＩ層
として使用する方法である。
イオン注入層を形成し、その後１３００℃程度の高温でアニール処理を行うことにより、
シリコンウェーハ中に埋め込み酸化膜（ＢＯＸ層）を形成し、その表面側の層をＳＯＩ層
として使用する方法である。
このようにして作製されたＳＯＩウェーハを用いたデバイス作製工程では、ＳＯＩウェーハハンドリング時のウェーハ有無の検出や、ＳＯＩウェーハ上のパターン調整を行うために自動焦点合わせ機構によりＺ軸方向の位置合わせ等の位置制御が行われ、この位置制御では光をＳＯＩウェーハに照射した際のＳＯＩウェーハ表面からの反射光を利用している。
例えば、フォトリソグラフィ工程では、露光前のＳＯＩウェーハの位置合わせのための自動焦点合わせや、露光時のプロジェクションレンズとＳＯＩウェーハ間の距離調整に表面反射光を利用した自動焦点調整機能を使っている。また、その他の各種工程（例えば検査工程、ボンディング工程など）での位置検出及び位置合わせ等の位置制御においても同様に反射光が用いられている。ＳＯＩウェーハの検査工程では、ＳＯＩウェーハ表面からの反射光強度を使って、ウェーハとプローブからの距離を一定に保ち、ウェーハ上の位置を正確に位置決めして、その位置の検査を行うことが可能となる。検査としては、デバイスパターン検査、欠陥検査、不純物検査、帯電検査、表面粗さ検査、仕事関数検査等がある。
しかし、上記したようなＳＯＩウェーハを用いたデバイス作製工程や検査工程での反射光を用いたＳＯＩウェーハの位置制御において、ＳＯＩウェーハ面内のＳＯＩ層膜厚の変動に伴い照射する光の反射率が大きく変動することにより反射光の強度にバラツキが発生してしまい、上記したようなＳＯＩウェーハの位置制御が正確に行えないという問題があった。また、バルクシリコン（シリコン単結晶）ウェーハのデバイス作製工程で使用している上記したような自動焦点合わせのための機構や位置合わせのための機構等を、ＳＯＩウェーハのデバイス作製工程でそのまま用いることができず、別途用意する必要があった。
本発明は前述のような問題に鑑みてなされたもので、ＳＯＩウェーハ面内のＳＯＩ層膜厚の変動に伴う光の反射率の変動を抑制してＳＯＩウェーハの位置制御の精度を向上することができ、また、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している位置制御のための機構と共用してコストを削減できるＳＯＩウェーハの設計方法及び製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハに波長λの光を照射し、前記ＳＯＩウェーハからの反射光の強度に基づいて前記ＳＯＩウェーハの位置制御を行う工程を有するデバイス作製工程または検査工程で用いるＳＯＩウェーハの設計方法であって、前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計することを特徴とするＳＯＩウェーハの設計方法が提供される。
このように、前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計すれば、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚の変動に伴う光の反射率の変動を抑制することができ、位置制御の精度を向上できるＳＯＩウェーハを設計できる。また、反射率をバルクシリコンに対する反射率と同じにすることができ、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している位置制御のための機構と共用してデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
このとき、前記ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することができる。
このように、前記ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計すれば、ＳＯＩウェーハの埋め込み絶縁層の厚さを、具体的に位置制御で用いる光の波長λに応じて設計することができ、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を効果的に抑制することができるＳＯＩウェーハを設計できる。
またこのとき、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、ＳＯＩウェーハの位置制御を行う際にＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを設計できる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、ＳＯＩウェーハの位置制御を行う際にＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを設計できる。
またこのとき、前記ＳＯＩウェーハに照射する光として、可視光を用いることが好ましい。
このように、前記ＳＯＩウェーハに照射する光として、安価な可視光を用いれば、デバイス作製工程や検査工程のコストを削減できるので好ましい。
このように、前記ＳＯＩウェーハに照射する光として、安価な可視光を用いれば、デバイス作製工程や検査工程のコストを削減できるので好ましい。
また、本発明によれば、埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハに波長λの光を照射し、前記ＳＯＩウェーハからの反射光の強度に基づいて前記ＳＯＩウェーハの位置制御を行う工程を有するデバイス作製工程または検査工程で用いるＳＯＩウェーハの製造方法であって、少なくとも、製造後のＳＯＩウェーハに行われる前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハを作製する工程とを有することを特徴とするＳＯＩウェーハの製造方法が提供される。
このように、少なくとも、製造後のＳＯＩウェーハに行われる前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハを作製する工程とを有する製造方法であれば、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚の変動に伴う光の反射率の変動を抑制することができ、位置制御の精度を向上することができるＳＯＩウェーハを製造できる。また、反射率をバルクシリコンに対する反射率と同じにすることができ、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している位置制御のための機構と共用してデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
このとき、前記ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することができる。
このように、前記ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計すれば、ＳＯＩウェーハの埋め込み絶縁層の厚さを、具体的に位置制御で用いられる光の波長λに応じて設計することができ、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を効果的に抑制することができるＳＯＩウェーハを製造できる。
またこのとき、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、位置制御を行う際にＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを製造できる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、位置制御を行う際にＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを製造できる。
またこのとき、前記ＳＯＩウェーハに照射する光として、可視光を用いることが好ましい。
このように、前記ＳＯＩウェーハに照射する光として、安価な可視光を用いれば、デバイス作製工程や検査工程のコストを削減できるので好ましい。
このように、前記ＳＯＩウェーハに照射する光として、安価な可視光を用いれば、デバイス作製工程や検査工程のコストを削減できるので好ましい。
本発明は、ＳＯＩウェーハに波長λの光を照射し、前記ＳＯＩウェーハからの反射光の強度に基づいて前記ＳＯＩウェーハの位置制御を行う工程を有するデバイス作製工程または検査工程で用いるＳＯＩウェーハの製造方法であって、少なくとも、製造後のＳＯＩウェーハに行われる前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハを作製する工程とを有するので、ＳＯＩウェーハの位置検出、位置合わせ及び自動焦点合わせ等の位置制御を行う際に、ＳＯＩ層膜厚の変動に伴う光の反射率の変動を抑制することができ、位置制御の精度を向上することができるＳＯＩウェーハを製造できる。また、このように製造したＳＯＩウェーハであれば、反射率をバルクシリコンに波長λの光を照射したときの反射率と同じにすることができ、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している位置制御のための機構と共用でき、その結果、デバイス作製工程や検査工程におけるコストを削減できる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
従来、ＳＯＩウェーハを用いたデバイス作製工程や検査工程における反射光を用いたＳＯＩウェーハの位置検出、位置合わせ、自動焦点によるＺ軸合わせ等の位置制御を行う際、ＳＯＩウェーハ面内のＳＯＩ層膜厚の変動によって、照射する光の反射率が大きく変動することにより反射光の強度にバラツキが発生し、その結果、ＳＯＩウェーハの位置制御が正確に行えないなどといった影響を与えてしまう問題があった。また、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している上記したような自動焦点合わせ機構や位置合わせ機構等を、ＳＯＩウェーハのデバイス作製工程や検査工程でそのまま用いることができず、別途用意する必要があった。
従来、ＳＯＩウェーハを用いたデバイス作製工程や検査工程における反射光を用いたＳＯＩウェーハの位置検出、位置合わせ、自動焦点によるＺ軸合わせ等の位置制御を行う際、ＳＯＩウェーハ面内のＳＯＩ層膜厚の変動によって、照射する光の反射率が大きく変動することにより反射光の強度にバラツキが発生し、その結果、ＳＯＩウェーハの位置制御が正確に行えないなどといった影響を与えてしまう問題があった。また、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している上記したような自動焦点合わせ機構や位置合わせ機構等を、ＳＯＩウェーハのデバイス作製工程や検査工程でそのまま用いることができず、別途用意する必要があった。
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。そして、位置制御で用いる光の波長と埋め込み絶縁層の厚さに着目し、これらを変化させた際のＳＯＩ層膜厚と光の反射率との関係についてのシミュレーションを行った。
図１は、波長λが６３３ｎｍのＨｅＮｅレーザを埋め込み絶縁層の厚さの異なるＳＯＩウェーハに照射した際の光の反射率とＳＯＩ層膜厚との関係についてのシミュレーション結果を示している。反射率の変化は図中の色の濃淡により表しており、白色に近い方が反射率が高いことを示している。ここで、埋め込み絶縁層をシリコン酸化膜（ＢＯＸ膜）とし、その屈折率を１．４６とした。
図１の埋め込み絶縁層厚及びＳＯＩ層膜厚と反射率との関係から分かるように、埋め込み絶縁層の厚さが２１７ｎｍ、４３４ｎｍ付近では、ＳＯＩ層膜厚の変動に対して、反射率の変動がなくなっている（反射率を示す色の変化がなくなっている）。
また、この反射率は埋め込み絶縁層の厚さが０の状態、すなわちバルクシリコンの場合の反射率と同じである（図１の矢印参照）。
図１の埋め込み絶縁層厚及びＳＯＩ層膜厚と反射率との関係から分かるように、埋め込み絶縁層の厚さが２１７ｎｍ、４３４ｎｍ付近では、ＳＯＩ層膜厚の変動に対して、反射率の変動がなくなっている（反射率を示す色の変化がなくなっている）。
また、この反射率は埋め込み絶縁層の厚さが０の状態、すなわちバルクシリコンの場合の反射率と同じである（図１の矢印参照）。
図２は、厚さが１４４ｎｍのシリコン酸化膜を埋め込み絶縁層としたＳＯＩウェーハに対し、波長λが６３３ｎｍのＨｅＮｅレーザを照射した際の２０００〜４０００ｎｍの範囲におけるＳＯＩ層膜厚変動に対する反射率のシミュレーション結果を示したものである。
図２に示すように、ＳＯＩ層膜厚の変動で反射率が大きく変化している。従って、ＳＯＩウェーハに対してＨｅＮｅレーザーを用いた位置制御を行う際、ＳＯＩ層が面内で膜厚分布を有すると、埋め込み絶縁層の厚さによっては、ＳＯＩ層の面内の位置によって反射光の強度が弱すぎる、或いは強すぎるといったバラツキが発生し、位置制御の誤差が大きくなってしまうなどの問題を引き起こしてしまう。
図２に示すように、ＳＯＩ層膜厚の変動で反射率が大きく変化している。従って、ＳＯＩウェーハに対してＨｅＮｅレーザーを用いた位置制御を行う際、ＳＯＩ層が面内で膜厚分布を有すると、埋め込み絶縁層の厚さによっては、ＳＯＩ層の面内の位置によって反射光の強度が弱すぎる、或いは強すぎるといったバラツキが発生し、位置制御の誤差が大きくなってしまうなどの問題を引き起こしてしまう。
本発明者はこれらの結果から、ＳＯＩウェーハの位置制御に用いる光の波長λに対して、ＳＯＩウェーハの埋め込み絶縁層の膜厚を適切に設計した膜厚を選択することで、ＳＯＩ層膜厚が変動しても反射率が変化しないようにすることが可能になることに想到し、本発明を完成させた。
図６に本発明のＳＯＩウェーハの設計方法及び製造方法で設計、製造するＳＯＩウェーハの一例の概略図を示す。図６に示すように、ＳＯＩウェーハ１０は、支持基板となるベースウェーハ３上の埋め込み絶縁層２上にＳＯＩ層１が形成されている。
本発明のＳＯＩウェーハの設計方法では、波長λの光を用いて行われるＳＯＩウェーハの位置検出、位置合わせ、焦点合わせ等の位置制御を行う工程を有するデバイス作製工程や検査工程で用いるＳＯＩウェーハを設計するため、その光の波長λに応じてＳＯＩ層膜厚の変動に伴う反射率の変動を抑制する様にＳＯＩウェーハの埋め込み絶縁層の厚さを設計する。
具体的には、埋め込み絶縁層の厚さをｄ、埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することができる。
具体的には、埋め込み絶縁層の厚さをｄ、埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することができる。
このようにＳＯＩウェーハの埋め込み絶縁層の厚さを設計すれば、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を抑えることができ、すなわち、ＳＯＩ層膜厚変動に起因する反射光の強度のバラツキを抑制することができ、ＳＯＩウェーハの位置検出、位置合わせ及び自動焦点合わせ等の位置制御の精度を向上して信頼性のある位置制御を行うことができるＳＯＩウェーハを設計できる。
また、このようにして設計したＳＯＩウェーハであれば、反射率をバルクシリコン（あるいは、ＳＯＩ表面に形成した膜と同一の膜を形成したバルクシリコン）に波長λの光を照射したときの反射率と同じにすることができる。その結果、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している自動焦点合わせ機構や位置合わせ機構等の機構をそのままＳＯＩウェーハの位置制御で使用することができ、ＳＯＩウェーハのデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
また、このようにして設計したＳＯＩウェーハであれば、反射率をバルクシリコン（あるいは、ＳＯＩ表面に形成した膜と同一の膜を形成したバルクシリコン）に波長λの光を照射したときの反射率と同じにすることができる。その結果、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している自動焦点合わせ機構や位置合わせ機構等の機構をそのままＳＯＩウェーハの位置制御で使用することができ、ＳＯＩウェーハのデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
このとき、埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値（ｄ×ｎ）を全ての層分足して求めた和の値が（１／２）×λ×Ａを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。例えば、積層絶縁層が２層の場合には、第１の埋め込み絶縁層の厚さをｄ１、屈折率をｎ１、第２の埋め込み絶縁層の厚さをｄ２、屈折率をｎ２とした時、
ｄ１×ｎ１＋ｄ２×ｎ２＝（１／２）×λ×Ａを満たすようにすれば良い。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値（ｄ×ｎ）を全ての層分足して求めた和の値が（１／２）×λ×Ａを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。例えば、積層絶縁層が２層の場合には、第１の埋め込み絶縁層の厚さをｄ１、屈折率をｎ１、第２の埋め込み絶縁層の厚さをｄ２、屈折率をｎ２とした時、
ｄ１×ｎ１＋ｄ２×ｎ２＝（１／２）×λ×Ａを満たすようにすれば良い。
このような様々な埋め込み絶縁層を適用しても本発明により、デバイス作製工程や検査工程におけるＳＯＩウェーハの位置制御を行う際にＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを設計できる。
また、ＳＯＩウェーハの位置制御に用いる光として安価な可視光を用いるものとしてＳＯＩウェーハを設計すれば、デバイス作製工程や検査工程のコストを削減可能なＳＯＩウェーハとなる。
次に、本発明のＳＯＩウェーハの製造方法について説明する。
まず、上記した本発明のＳＯＩウェーハの設計方法と同様にして、製造後のＳＯＩウェーハに行われるＳＯＩウェーハの位置制御で用いる光の波長λに応じて、ＳＯＩ層膜厚の変動に伴う反射率の変動を抑制する様にＳＯＩウェーハの埋め込み絶縁層の厚さを設計する。
まず、上記した本発明のＳＯＩウェーハの設計方法と同様にして、製造後のＳＯＩウェーハに行われるＳＯＩウェーハの位置制御で用いる光の波長λに応じて、ＳＯＩ層膜厚の変動に伴う反射率の変動を抑制する様にＳＯＩウェーハの埋め込み絶縁層の厚さを設計する。
具体的には、埋め込み絶縁層の厚さをｄ、埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することができる。
そして、図６に示すような、支持基板となるベースウェーハ３上の埋め込み絶縁層２上にＳＯＩ層１が形成されたＳＯＩウェーハ１０を作製する。この際、埋め込み絶縁層２の厚さを設計した厚さにする。
そして、図６に示すような、支持基板となるベースウェーハ３上の埋め込み絶縁層２上にＳＯＩ層１が形成されたＳＯＩウェーハ１０を作製する。この際、埋め込み絶縁層２の厚さを設計した厚さにする。
ここで、ＳＯＩウェーハ１０の作製は、例えば、ベースウェーハ３、ボンドウェーハとなる２枚のシリコンウェーハを用意し、少なくともその一方に上記設計した厚さの埋め込み絶縁層２を形成し、ベースウェーハ３とボンドウェーハとを貼り合わせ、ボンドウェーハを薄膜化する貼り合わせ法で作製することができる。
また、ＳＯＩウェーハ１０のＳＯＩ層１を形成するための薄膜化は、研削及び研磨により行うことができるし、あるいはイオン注入剥離法により行っても良い。イオン注入剥離法は、例えば二枚のシリコンウェーハのうち少なくとも一方にシリコン酸化膜を形成すると共に、一方のウェーハ（ボンドウェーハ）の表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入し、ボンドウェーハ内部の表面近傍に微小気泡層（封入層）を形成させた後、ボンドウェーハをイオン注入面側でシリコン酸化膜を介して他方のウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面（剥離面）としてボンドウェーハを薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて二枚のシリコンウェーハを強固に結合してＳＯＩウェーハとする技術であり、ＳＯＩ層の膜厚均一性が極めて高い薄膜ＳＯＩウェーハが比較的容易に得られる。
そして、その後作製するＳＯＩウェーハに応じて様々な熱処理を行っても良い。
そして、その後作製するＳＯＩウェーハに応じて様々な熱処理を行っても良い。
このようにしてＳＯＩウェーハを製造すれば、デバイス作製工程や検査工程においてＳＯＩウェーハの位置検出、位置合わせ、焦点合わせ等の位置制御を行う際に、ＳＯＩ層膜厚の変動に伴う光の反射率の変動を抑えることができ、すなわち、ＳＯＩ層膜厚変動に起因する反射光の強度のバラツキを抑制することができ、ＳＯＩウェーハの位置制御の精度を向上して信頼性のある位置制御を行うことができるＳＯＩウェーハを製造できる。
また、このようにして製造したＳＯＩウェーハであれば、反射率をバルクシリコンに波長λの光を照射したときの反射率と同じにすることができる。その結果、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している自動焦点合わせ機構や位置合わせ機構等の機構をそのままＳＯＩウェーハの位置制御で使用することができ、ＳＯＩウェーハのデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
また、このようにして製造したＳＯＩウェーハであれば、反射率をバルクシリコンに波長λの光を照射したときの反射率と同じにすることができる。その結果、バルクシリコンウェーハのデバイス作製工程や検査工程で使用している自動焦点合わせ機構や位置合わせ機構等の機構をそのままＳＯＩウェーハの位置制御で使用することができ、ＳＯＩウェーハのデバイス作製工程や検査工程におけるコストを削減することができるＳＯＩウェーハとなる。
このとき、埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、上記したように、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値（ｄ×ｎ）を全ての層分足して求めた和の値が（１／２）×λ×Ａを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。
このような様々な絶縁層を適用しても本発明により、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を抑制することができるＳＯＩウェーハを製造できる。
また、ＳＯＩウェーハの位置制御に用いる光として安価な可視光を用いるものとしてＳＯＩウェーハを製造すれば、デバイス作製工程や検査工程のコストを削減可能なＳＯＩウェーハとなる。また、デバイス作製工程において、フォトリソグラフィ用の感光剤が表面に塗布されているＳＯＩウェーハの位置制御を行っても、照射する光が低エネルギーの可視光であれば、レジストを感光してしまうこともない。
また、逆に、埋め込み絶縁層の厚さが決まっている場合には、自動焦点合わせ、位置検出等で使う制御波長λを、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような波長λを選択してＳＯＩウェーハの位置制御を行えば、上記と同様に、ＳＯＩ層膜厚変動に伴う反射率の変動を抑制でき、かつその反射率をバルクシリコンと同じ反射率とすることができる。
図５は、埋め込み絶縁層の厚さが１４５ｎｍの場合における波長λ及びＳＯＩ層膜厚と反射率との関係のシミュレーション結果を示す図である。ここで、埋め込み絶縁層をシリコン酸化膜とし、その屈折率ｎを１．４６としてシミュレーションした。図５に示すように、ｄ＝（１／２）×（λ／ｎ）を満たす、波長λが４２６ｎｍの付近でＳＯＩ層膜厚変動に伴う反射率の変動がなくなっていることが分かる。すなわち、埋め込み絶縁層の厚さが１４５ｎｍのＳＯＩウェーハの位置制御には波長λが４２６ｎｍの光を用いれば良い。
図５は、埋め込み絶縁層の厚さが１４５ｎｍの場合における波長λ及びＳＯＩ層膜厚と反射率との関係のシミュレーション結果を示す図である。ここで、埋め込み絶縁層をシリコン酸化膜とし、その屈折率ｎを１．４６としてシミュレーションした。図５に示すように、ｄ＝（１／２）×（λ／ｎ）を満たす、波長λが４２６ｎｍの付近でＳＯＩ層膜厚変動に伴う反射率の変動がなくなっていることが分かる。すなわち、埋め込み絶縁層の厚さが１４５ｎｍのＳＯＩウェーハの位置制御には波長λが４２６ｎｍの光を用いれば良い。
尚、上記の実施形態では埋め込み絶縁層２としてシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜を例示して説明したが、本発明においては、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、ＴｉＯ２などの高誘電率材料からなる絶縁膜（Ｈｉｇｈ−ｋ膜）を適用することも可能である。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
デバイス作製工程において、フォトリソグラフィを行う際、露光前にＳＯＩウェーハの位置合わせのため波長λの光を用いて自動焦点合わせを行うＳＯＩウェーハを本発明のＳＯＩウェーハの設計方法及び製造方法を用いて設計及び製造した。ここで、使用する光の波長λを６３３ｎｍとした。そして、埋め込み酸化膜（ＢＯＸ層）の厚さをｄ＝（１／２）×（λ／ｎ）×Ａを満たす２１７ｎｍとして設計及び製造し、製造後のＳＯＩウェーハに波長λが６３３ｎｍの光を照射した際の光の反射率について評価した。
デバイス作製工程において、フォトリソグラフィを行う際、露光前にＳＯＩウェーハの位置合わせのため波長λの光を用いて自動焦点合わせを行うＳＯＩウェーハを本発明のＳＯＩウェーハの設計方法及び製造方法を用いて設計及び製造した。ここで、使用する光の波長λを６３３ｎｍとした。そして、埋め込み酸化膜（ＢＯＸ層）の厚さをｄ＝（１／２）×（λ／ｎ）×Ａを満たす２１７ｎｍとして設計及び製造し、製造後のＳＯＩウェーハに波長λが６３３ｎｍの光を照射した際の光の反射率について評価した。
結果を図３に示す。図３に示すように、ＳＯＩ層膜厚変動に対する反射率の変化はほとんどなく、一定であることが分かる。また、この反射率は０．３５であり、バルクシリコンに波長λの光を照射したときの反射率と同じであることが分かった。これに対し、後述する比較例では、ＳＯＩ層膜厚変動に対して反射率が大きく変化していることが分かる。
また、製造後のＳＯＩウェーハにフォトリソグラフィを行う際の自動焦点合わせを行ったところ、精度良く自動焦点合わせを行うことができた。このとき、バルクシリコンウェーハで用いている自動焦点合わせ機構をそのまま用いることができた。
このように、本発明のＳＯＩウェーハの設計方法及び製造方法は、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を抑えて位置制御の精度を向上することができ、また、バルクシリコンウェーハのデバイス作製工程で使用している位置制御のための機構と共用してコストを削減できるＳＯＩウェーハを設計及び製造することができることが確認できた。
（比較例）
実施例のＢＯＸ層の厚さｄを、ｄ＝（１／２）×（λ／ｎ）×Ａを満たさない厚さ１４４ｎｍにしてＳＯＩウェーハを製造し、実施例と同様の評価を行った。
結果を図３に示す。図３に示すように、ＳＯＩ層膜厚が２０００ｎｍから４０００ｎｍの範囲で反射率が最大で０．１２〜０．５８まで変化していることが分かる。また、この反射率は、バルクシリコンの反射率０．３５に対して±５０％以上の差があった。
このように、本発明のＳＯＩウェーハの設計方法及び製造方法は、ＳＯＩウェーハの位置制御を行う際に、ＳＯＩ層膜厚変動に伴う光の反射率の変動を抑えて位置制御の精度を向上することができ、また、バルクシリコンウェーハのデバイス作製工程で使用している位置制御のための機構と共用してコストを削減できるＳＯＩウェーハを設計及び製造することができることが確認できた。
（比較例）
実施例のＢＯＸ層の厚さｄを、ｄ＝（１／２）×（λ／ｎ）×Ａを満たさない厚さ１４４ｎｍにしてＳＯＩウェーハを製造し、実施例と同様の評価を行った。
結果を図３に示す。図３に示すように、ＳＯＩ層膜厚が２０００ｎｍから４０００ｎｍの範囲で反射率が最大で０．１２〜０．５８まで変化していることが分かる。また、この反射率は、バルクシリコンの反射率０．３５に対して±５０％以上の差があった。
従って、このような埋め込み絶縁層の厚さが（１／２）×（λ／ｎ）×Ａを満たさない厚さのＳＯＩウェーハでは、ＳＯＩウェーハの位置制御を行う際、ＳＯＩ層が面内で膜厚分布を有すると、ＳＯＩ層の面内の位置によって反射率の変動が大きくなり、位置制御の誤差が大きくなってしまう。
また、比較例と同一の厚さのＢＯＸ層を有するＳＯＩウェーハでＳＯＩ層膜厚が４０００ｎｍ以上における反射率の結果を図４に示す。図４に示すように、ＳＯＩ層膜厚が７０００ｎｍ程度まで反射率は±１０％程度の変動があることが分かる。従って、実施例における条件下では、特に、ＳＯＩ層膜厚が７０００ｎｍ程度までは本発明の設計方法及び製造方法が非常に有効であることが分かる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ＳＯＩ層、２…埋め込み絶縁層、３…ベースウェーハ、
１０…ＳＯＩウェーハ。
１０…ＳＯＩウェーハ。
Claims (6)
- 埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハに波長λの光を照射し、前記ＳＯＩウェーハからの反射光の強度に基づいて前記ＳＯＩウェーハの位置制御を行う工程を有するデバイス作製工程または検査工程で用いるＳＯＩウェーハの設計方法であって、
前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計し、該ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計することを特徴とするＳＯＩウェーハの設計方法。 - 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項１に記載のＳＯＩウェーハの設計方法。
- 前記ＳＯＩウェーハに照射する光として、可視光を用いることを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの設計方法。
- 埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハに波長λの光を照射し、前記ＳＯＩウェーハからの反射光の強度に基づいて前記ＳＯＩウェーハの位置制御を行う工程を有するデバイス作製工程または検査工程で用いるＳＯＩウェーハの製造方法であって、
少なくとも、製造後のＳＯＩウェーハに行われる前記位置制御を行う工程で用いる前記光の波長λに応じて、前記ＳＯＩウェーハの埋め込み絶縁層の厚さを設計し、該ＳＯＩウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをｄ、前記埋め込み絶縁層の屈折率をｎ、及びＡを任意の正の整数とした時、ｄ＝（１／２）×（λ／ｎ）×Ａを満たすような厚さｄに設計する工程と、前記設計した厚さの埋め込み絶縁層上にＳＯＩ層が形成されたＳＯＩウェーハを作製する工程とを有することを特徴とするＳＯＩウェーハの製造方法。 - 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項４に記載のＳＯＩウェーハの製造方法。
- 前記ＳＯＩウェーハに照射する光として、可視光を用いることを特徴とする請求項４又は請求項５に記載のＳＯＩウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010047897A JP5387451B2 (ja) | 2010-03-04 | 2010-03-04 | Ｓｏｉウェーハの設計方法及び製造方法 |
| PCT/JP2011/000607 WO2011108189A1 (ja) | 2010-03-04 | 2011-02-03 | Ｓｏｉウェーハの設計方法及び製造方法 |
| EP11750303.7A EP2544236B1 (en) | 2010-03-04 | 2011-02-03 | Method for producing an soi wafer |
| SG2012061768A SG183422A1 (en) | 2010-03-04 | 2011-02-03 | Method for designing soi water and method for manufacturing soi wafer |
| US13/577,527 US20120301976A1 (en) | 2010-03-04 | 2011-02-03 | Method for designing soi wafer and method for manufacturing soi wafer |
| KR1020127022866A KR101642967B1 (ko) | 2010-03-04 | 2011-02-03 | Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법 |
| CN201180012264.3A CN102782852B (zh) | 2010-03-04 | 2011-02-03 | Soi晶片的设计方法及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010047897A JP5387451B2 (ja) | 2010-03-04 | 2010-03-04 | Ｓｏｉウェーハの設計方法及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011187475A JP2011187475A (ja) | 2011-09-22 |
| JP5387451B2 true JP5387451B2 (ja) | 2014-01-15 |
Family
ID=44541860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010047897A Active JP5387451B2 (ja) | 2010-03-04 | 2010-03-04 | Ｓｏｉウェーハの設計方法及び製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120301976A1 (ja) |
| EP (1) | EP2544236B1 (ja) |
| JP (1) | JP5387451B2 (ja) |
| KR (1) | KR101642967B1 (ja) |
| CN (1) | CN102782852B (ja) |
| SG (1) | SG183422A1 (ja) |
| WO (1) | WO2011108189A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064823B2 (en) * | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
| US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
| US10121928B2 (en) * | 2014-07-01 | 2018-11-06 | Sensl Technologies Ltd. | Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3363496B2 (ja) * | 1991-11-20 | 2003-01-08 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| US5333049A (en) * | 1991-12-06 | 1994-07-26 | Hughes Aircraft Company | Apparatus and method for interferometrically measuring the thickness of thin films using full aperture irradiation |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
| EP1016930A1 (en) * | 1998-12-28 | 2000-07-05 | Infineon Technologies North America Corp. | Bottom antireflective layer operating in destructive interference and absorption modes |
| JP3946470B2 (ja) * | 2001-03-12 | 2007-07-18 | 株式会社デンソー | 半導体層の膜厚測定方法及び半導体基板の製造方法 |
| US7006222B2 (en) * | 2003-01-08 | 2006-02-28 | Kla-Tencor Technologies Corporation | Concurrent measurement and cleaning of thin films on silicon-on-insulator (SOI) |
| US7075318B1 (en) * | 2003-01-16 | 2006-07-11 | Kla-Tencor Technologies Corp. | Methods for imperfect insulating film electrical thickness/capacitance measurement |
| DE10339988B4 (de) * | 2003-08-29 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer antireflektierenden Schicht |
| EP1658635A1 (en) * | 2003-08-29 | 2006-05-24 | Advanced Micro Devices, Inc. | A method of forming a TEOS cap layer at low temperature and reduced deposition rate |
| EP1806769B1 (en) * | 2004-09-13 | 2013-11-06 | Shin-Etsu Handotai Co., Ltd. | Soi wafer manufacturing method |
| JP4826994B2 (ja) * | 2004-09-13 | 2011-11-30 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US7700376B2 (en) * | 2005-04-06 | 2010-04-20 | Applied Materials, Inc. | Edge temperature compensation in thermal processing particularly useful for SOI wafers |
| US7279657B2 (en) * | 2005-06-13 | 2007-10-09 | Applied Materials, Inc. | Scanned rapid thermal processing with feed forward control |
| US7566517B1 (en) * | 2005-07-12 | 2009-07-28 | Kla-Tencor Technologies Corp. | Feature printability optimization by optical tool |
| US7903338B1 (en) * | 2006-07-08 | 2011-03-08 | Cirrex Systems Llc | Method and system for managing light at an optical interface |
| JP2008218799A (ja) * | 2007-03-06 | 2008-09-18 | Topcon Corp | 表面検査方法及び装置 |
| JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| US8245161B1 (en) * | 2007-08-16 | 2012-08-14 | Kla-Tencor Corporation | Verification of computer simulation of photolithographic process |
| JP5444823B2 (ja) * | 2009-05-01 | 2014-03-19 | 信越半導体株式会社 | Ｓｏｉウェーハの検査方法 |
| US9018024B2 (en) * | 2009-10-22 | 2015-04-28 | International Business Machines Corporation | Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness |
| JP5387450B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Ｓｏｉウェーハの設計方法及び製造方法 |
-
2010
- 2010-03-04 JP JP2010047897A patent/JP5387451B2/ja active Active
-
2011
- 2011-02-03 SG SG2012061768A patent/SG183422A1/en unknown
- 2011-02-03 KR KR1020127022866A patent/KR101642967B1/ko active IP Right Grant
- 2011-02-03 EP EP11750303.7A patent/EP2544236B1/en active Active
- 2011-02-03 WO PCT/JP2011/000607 patent/WO2011108189A1/ja active Application Filing
- 2011-02-03 US US13/577,527 patent/US20120301976A1/en not_active Abandoned
- 2011-02-03 CN CN201180012264.3A patent/CN102782852B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011108189A1 (ja) | 2011-09-09 |
| JP2011187475A (ja) | 2011-09-22 |
| CN102782852A (zh) | 2012-11-14 |
| CN102782852B (zh) | 2015-07-22 |
| EP2544236A4 (en) | 2013-12-04 |
| KR20130050277A (ko) | 2013-05-15 |
| SG183422A1 (en) | 2012-09-27 |
| KR101642967B1 (ko) | 2016-07-26 |
| US20120301976A1 (en) | 2012-11-29 |
| EP2544236A1 (en) | 2013-01-09 |
| EP2544236B1 (en) | 2017-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5387451B2 (ja) | Ｓｏｉウェーハの設計方法及び製造方法 | |
| KR101781812B1 (ko) | 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼 | |
| US20200166683A1 (en) | Metal wire grid and its manufacturing method, and display panel | |
| US8076220B2 (en) | Fabrication method for device structure having transparent dielectric substrate | |
| KR101642970B1 (ko) | Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법 | |
| JP4938243B2 (ja) | 半導体装置及びその製造方法、並びに、半導体ウエハ及び半導体ウエハの製造方法 | |
| CN103531444B (zh) | 半导体结构的形成方法 | |
| US9069253B2 (en) | Mask structure | |
| JP5368001B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008181083A (ja) | ＳｍａｒｔＣｕｔ基板接着プロセスを利用したグレイスケールマスクおよびその製造方法 | |
| US20130071778A1 (en) | Extreme ultraviolet mask and method of manufacturing the same | |
| CN116864391A (zh) | 用于改善硅片表面平坦度的方法及系统 | |
| TW201434128A (zh) | 半導體結構及其製造方法 | |
| KR100816196B1 (ko) | 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법 | |
| US8476004B2 (en) | Method for forming photoresist patterns | |
| KR20100096777A (ko) | Ｅｕｖ 노광마스크 및 그 형성 방법 | |
| JP2010140983A (ja) | Ｓｏｉウェーハの検査方法及びｓｏｉウェーハの製造方法 | |
| JP2011227247A (ja) | 透明基板の加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5387451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |