KR101642970B1 - Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법 - Google Patents

Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법 Download PDF

Info

Publication number
KR101642970B1
KR101642970B1 KR1020127022865A KR20127022865A KR101642970B1 KR 101642970 B1 KR101642970 B1 KR 101642970B1 KR 1020127022865 A KR1020127022865 A KR 1020127022865A KR 20127022865 A KR20127022865 A KR 20127022865A KR 101642970 B1 KR101642970 B1 KR 101642970B1
Authority
KR
South Korea
Prior art keywords
insulating layer
thickness
soi wafer
soi
buried insulating
Prior art date
Application number
KR1020127022865A
Other languages
English (en)
Other versions
KR20120121909A (ko
Inventor
스스무 쿠와바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20120121909A publication Critical patent/KR20120121909A/ko
Application granted granted Critical
Publication of KR101642970B1 publication Critical patent/KR101642970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11851—Technology used, i.e. design rules
    • H01L2027/11857—SOS, SOI technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Optical Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 제조 방법으로서, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이다. 이에 의해, 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼의 설계 방법 및 제조 방법이 제공된다.

Description

ＳＯＩ 웨이퍼의 설계 방법 및 제조 방법{METHOD FOR PRODUCING AND METHOD FOR DESIGNING SOI WAFER}
본 발명은, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 설계 방법 및 제조 방법에 관한 것으로서, 특히 제조 후에 행해지는 포토리소그래피에 적절한 SOI 웨이퍼의 설계 방법 및 제조 방법에 관한 것이다.
최근, 다층막 구조를 가지는 반도체 기판으로서 SOI 웨이퍼가 디바이스 제작에 이용되고 있다. 예를 들면, CPU, 로직, 메모리, 또는 MEMS(Micro-Electro-Mechanical-Systems) 관계의 물리 센서, 바이오센서, RF디바이스 등 여러 가지 디바이스가 SOI 웨이퍼를 이용하여 제작되고 있다.
이 SOI 웨이퍼의 제작 방법으로서, 웨이퍼 부착 맞댐법과 SIMOX법이 일반적으로 알려져 있고, 부착 맞댐법 중 하나인 이온 주입 박리법(스마트 컷(등록상표) 법이라고도 불림)이 특허 문헌 1에 제안되어 있다. 이 방법은, 2매의 실리콘 웨이퍼 중 적어도 일방에 산화막을 형성하고, 일방의 웨이퍼(본드 웨이퍼)의 일주면에 수소 이온, 또는 희가스 이온 중 적어도 일종류를 주입하고, 웨이퍼 내부에 이온 주입층을 형성시킨 후, 이온 주입한 면과 타방의 실리콘 웨이퍼의 일주면을 산화막을 개입시켜 밀착시키고, 그 후, 300℃~600℃, 혹은 그 이상의 온도의 열처리를 가하여 이온 주입층에서 박리하는 방법이며, ±10 nm 이하의 SOI층 막두께 균일성을 가지는 박막 SOI 웨이퍼를 용이하게 제작할 수 있는 우위성과, 박리한 본드 웨이퍼를 복수회 재이용하여 코스트 저감을 도모할 수 있는 우위성을 가지고 있다.
한편, SIMOX법은, 실리콘 웨이퍼의 내부에 고농도의 산소 이온을 주입하여 산소 이온 주입층을 형성하고, 그 후 1300℃ 정도의 고온으로 아닐 처리를 실시하는 것으로, 실리콘 웨이퍼 중에 매입 산화막(BOX층)을 형성하고, 그 표면측의 층을 SOI층으로서 사용하는 방법이다.
이와 같이 하여 제작된 SOI 웨이퍼에, 그 후 디바이스 패턴이 형성되지만, 이때의 패턴 사이즈는 MEMS, RF 디바이스 등에 이용되는 비교적 큰 사이즈의 패턴으로부터, 최첨단의 미세화가 진행된 CPU, 로직, 메모리 등에 이용되는 미세한 패턴까지 여러 가지이다. 이러한 각종의 디자인 룰의 디바이스 패턴의 형성에는 포토리소그래피가 사용되고 있고, 포토리소그래피는 각종 디바이스 제조에 이용되는 패턴 형성에 사용되는 가장 중요한 프로세스의 하나가 되고 있다.
이 포토리소그래피로 이용되고 있는 노광 광의 파장으로서는, 그 가공 사이즈 등에 따라서, 가시광선 영역으로부터 짙은 보라 외광(DUV) 영역이 이용되고 있다. 구체적으로는, 이용되는 노광 파장은 디자인 룰 등에 따라서 다르며, 예를 들면, 상기한 MEMS 등의 비교적 큰 사이즈 패턴 형성의 경우에는, 파장 436 nm나 365 nm의 수은 램프 등이, 또한, 첨단의 CPU, 로직, 메모리 등에서는, 248 nm나 193 nm의 엑시머 레이저 등이 이용되고 있다. 한층 더 장래적으로는, 13.5 nm의 극단 보라색 외광(EUV)이 노광에 이용된다고 생각할 수 있다.
이러한 웨이퍼 상에 노광되는 패턴의 상의 선폭 균일성을 향상하는 것을 목적으로 하고, 조명 광의 반사 방향을 각각 제어가능한 복수의 미러 소자를 포함한 반사 소자 어레이로서의 디지털 마이크로 디바이스를 배치하고, 그 각 미러 소자의 반사각을 독립에 제어하는 것에 의해 조도 분포를 제어하는 노광 장치가 개시되어 있고, 노광 광의 파장으로서 248 nm나 193 nm 등을 이용하는 것이나, 포토리소그래피를 실시하는 웨이퍼에 SOI 웨이퍼를 이용하는 것이 기재되어 있다(특허 문헌 2 참조).
　
일본 공개특허 평 5-211128호 공보 국제 공개 제WO2006/085626호 팜플렛
상기한 바와 같은, 디바이스 제조 공정 중의 포토리소그래피에 있어서, SOI 웨이퍼면 내의 SOI층 막두께의 변동에 의해, 노광 광의 반사율이 크게 변동함으로써 레지스터로의 노광의 광 강도가 바뀌어, 노광 얼룩짐을 일으키는 문제가 있었다. 그 결과, 현상하는 패턴에 패턴 노망, 패턴 시프트 등이 발생하여 설계와의 차이를 일으켜 버려서, 그 후의 에칭, 막 부착, 이온 인플랜테이션 등에 의한 SOI 웨이퍼의 패턴 형성에 설계와의 차이가 일어나서, 디바이스 상기 특성에 불균형이 생겨 버리는 일이 있었다.
본 발명은 전술한 바와 같은 문제를 감안하여 이루어진 것으로서, 포토리소그래피를 실시할 때에, SOI 웨이퍼의 SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼의 설계 방법 및 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 의하면, 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 설계 방법으로서, 상기 노광 광의 파장 λ에 따라 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 것을 특징으로 하는 SOI 웨이퍼의 설계 방법이 제공된다.
이와 같이, 상기 노광 광의 파장 λ에 따라 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하면, SOI 웨이퍼에 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있어, 패턴 형성을 양호한 정밀도로 실시할 수 있는 SOI 웨이퍼를 설계할 수 있다.
이때, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 정의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.
이와 같이, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하면, SOI 웨이퍼의 매입 절연층의 두께를, 구체적으로 포토리소그래피로 이용되는 노광 광의 파장 λ에 따라 설계할 수 있어, SOI 웨이퍼에 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 효과적으로 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼를 설계할 수 있다.
또한 이때, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.
이와 같이, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층과 여러 가지 절연층을 적용해도, 본 발명에 의해, 포토리소그래피를 실시할 때에 SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼를 설계할 수 있다.
또한, 본 발명에 의하면, 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 제조 방법으로서, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법이 제공된다.
이와 같이, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 제조 방법이면, SOI 웨이퍼에 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있어, 패턴 형성을 양호한 정밀도로 실시할 수 있는 SOI 웨이퍼를 제조할 수 있다.
또한 이때, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.
이와 같이, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하면, SOI 웨이퍼의 매입 절연층의 두께를, 구체적으로 포토리소그래피로 이용되는 노광 광의 파장 λ에 따라 설계할 수 있어, SOI 웨이퍼에 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 효과적으로 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼를 제조할 수 있다.
또한 이때, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수층 적층한 적층 절연층으로 할 수 있다.
이와 같이, 상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층과 여러 가지 절연층을 적용해도, 본 발명에 의해, 포토리소그래피를 실시할 때에 SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 SOI 웨이퍼를 제조할 수 있다.
본 발명에서는, 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 제조 방법에 있어서, 적어도, 제조 후의 SOI 웨이퍼에 행해지는 상기 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지므로, SOI 웨이퍼에 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있어, 패턴 형성을 양호한 정밀도로 실시할 수 있는 SOI 웨이퍼를 제조할 수 있다. 또한, 본 발명에 의해 제조된 SOI 웨이퍼는, 노광 광의 반사율을 벌크 실리콘(실리콘 단결정)과 동등하게 할 수 있으므로, 벌크 실리콘의 포토리소그래피 조건(레지스터 막두께, 반사 방지 막두께, 노광 조건 등)을 그대로 사용할 수 있다고 하는 이점이 있다.
도 1은 파장 193 nm에 있어서의 SOI층 막두께 및 매입 절연층 두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 2는 파장 248 nm에 있어서의 SOI층 막두께 및 매입 절연층 두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 3은 파장 365 nm에 있어서의 SOI층 막두께 및 매입 절연층 두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 4는 파장 436 nm에 있어서의 SOI층 막두께 및 매입 절연층 두께와 반사율과의 관계의 시뮬레이션 결과를 나타내는 도면이다.
도 5는 파장 λ이 193 nm의 ArF 레이저를 노광했을 때의 SOI층 막두께 변동에 대한 반사율을 측정한 결과를 나타낸 도면이다.
도 6은 실시예 1, 비교예 1의 결과를 나타낸 도면이다.
도 7은 실시예 2, 비교예 2의 결과를 나타낸 도면이다.
도 8은 실시예 3, 비교예 3의 결과를 나타낸 도면이다.
도 9는 실시예 4, 비교예 4의 결과를 나타낸 도면이다.
도 10은 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법으로 설계, 제조하는 SOI 웨이퍼의 일례를 나타내는 개략도이다.
이하, 본 발명에 대해 실시의 형태를 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
종래, 디바이스 제조 공정 중의 포토리소그래피에 있어서, SOI 웨이퍼의 면내의 SOI층 막두께의 변동에 의해, 노광 광의 반사율이 크게 변동함으로써 레지스터로의 노광의 광 강도가 바뀌어서, 노광 얼룩짐을 일으킨다고 하는 문제가 있었다. 그 결과, 현상 후의 레지스터 패턴에 설계와의 차이를 일으켜서, 그 후의 에칭, 막 부착, 이온 인플랜테이션 등에 의한 SOI 웨이퍼의 패턴 형성에 설계와의 차이가 일어나서, 디바이스 상기 특성에 불균형이 생겨 버리는 일이 있었다.
그래서, 본 발명자는 이러한 문제를 해결할 수 있도록 열심히 검토를 거듭했다. 그리고, 노광 광의 파장과 매입 절연층의 두께에 주목하여, 이들을 변화시켰을 때의 SOI층 막두께와 노광 광의 반사율과의 관계에 대한 시뮬레이션을 실시했다.
도 1은, 파장 λ이 193 nm의 ArF 레이저를 매입 절연층의 두께가 다른 SOI 웨이퍼에 노광했을 때의 노광 광의 반사율과 SOI층 막두께와의 관계에 대한 시뮬레이션 결과를 나타내고 있다. 반사율의 변화는 도면 중의 색 농담에 의해 나타내고 있고, 백색에 가까운 것이 반사율이 높은 것을 나타내 보이고 있다.
도 1의 매입 절연층 두께 및 SOI층 막두께와 반사율과의 관계로부터 알 수 있는 바와 같이, 매입 절연층의 두께가 62 nm, 124 nm, 186 nm 부근에서는, SOI층 막두께의 변동에 대해, 반사율의 변동이 없어져 있다(반사율을 나타내는 색 변화가 없어져 있다).
도 5는, 매입 절연층의 두께가 145 nm의 SOI 웨이퍼에 대해, 파장 λ이 193 nm의 ArF 레이저로 노광했을 때의 SOI층 막두께 변동에 대한 반사율을 측정한 결과를 나타낸 것이다.
도 5에 나타낸 바와 같이, SOI층 막두께가 30 nm 이하가 되면 SOI층 막두께의 변동으로 반사율이 크게 변화하고 있다. 따라서, 30 nm 이하의 SOI층 막두께를 가지는 SOI 웨이퍼에 대해 ArF 레이저를 이용한 포토리소그래피를 실시할 때, SOI층이 면내에서 막두께 분포를 가지면, SOI층의 면내의 위치에 의해 SOI 웨이퍼 표면에 도포된 포토레지스트에 대한 감광 상태가 바뀌어, 노광 후의 현상하는 레지스터 패턴에 설계와의 차이를 일으켜 버린다. 그 결과, 제작되는 디바이스 특성의 불균형이 생기게 된다.
본 발명자는 이러한 결과로부터, 포토리소그래피의 레지스터 감광에 이용하는 노광 광의 파장 λ에 대해, SOI 웨이퍼의 매입 절연층의 막두께를 적절하게 설계한 막두께를 선택하는 것으로, SOI층 막두께가 변동해도 반사율이 변화하지 않게 하는 것이 가능하게 된다고 생각했다. 그리고, 여러 가지 조건으로 시뮬레이션 및 실험을 실시해 정밀 조사하고, 본 발명을 완성시켰다.
도 10에 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법으로 설계, 제조하는 SOI 웨이퍼의 일례의 개략도를 나타낸다. 도 10에 나타낸 바와 같이, SOI 웨이퍼(10)는, 지지 기판이 되는 베이스 웨이퍼(3) 상의 매입 절연층(2) 상에 SOI층(1)이 형성되어 있다.
이 SOI 웨이퍼(10)에 포토리소그래피를 할 때에 이용되는 노광 광의 파장으로서는, 가시광선 영역으로부터 DUV 영역이 이용되고 있어, SOI 웨이퍼(10)의 가공 사이즈 등에 따라 적당 결정된다.
본 발명의 SOI 웨이퍼의 설계 방법에서는, 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한 SOI 웨이퍼를 설계하기 때문에, 그 노광 광의 파장 λ에 따라 SOI층 막두께의 변동에 수반하는 노광 광의 반사율의 변동을 억제하는 바와 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계한다.
구체적으로는, 매입 절연층의 두께를 d, 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.
이와 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계하면, SOI 웨이퍼의 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있어, 패턴 형성을 양호한 정밀도로 실시할 수 있는 SOI 웨이퍼를 설계할 수 있다.
도 1 내지 4 및 표 1에, 파장 λ의 노광 광을 SOI 웨이퍼에 노광했을 경우의 매입 절연층의 두께에 대한 SOI층 막두께와 노광 광의 반사율과의 관계에 대한 시뮬레이션을 실시한 결과를 나타낸다. 여기서, 베이스 웨이퍼를 실리콘, 매입 절연층을 실리콘 산화막으로 하고, 그 굴절률을 각각 표 1에 나타내는 값으로 하여 시뮬레이션을 실시했다.
상기한 바와 같이, 도 1은, 파장 λ이 193 nm의 ArF 레이저를 이용했을 경우의 시뮬레이션 결과를 나타내고 있다. 도 1에 나타낸 바와 같이, 매입 절연층의 두께가 62 nm의 양의 배수 부근에서 SOI층 막두께의 변동에 대한 반사율의 변동이 없어져 있다. 여기서, 62 nm의 양의 배수는, 식(1/2)×(λ／n)×A로부터 요구한 값과 일치한다.
도 2는, 파장 λ이 248 nm의 KrF 레이저를 이용했을 경우의 시뮬레이션 결과를 나타내고 있다. 도 2에 나타낸 바와 같이, 매입 절연층의 두께가 82.2 nm의 양의 배수 부근에서 SOI층 막두께의 변동에 대한 반사율의 변동이 없어져 있다.
도 3은, 파장 λ이 365 nm의 수은 램프의 i선을 이용했을 경우의 시뮬레이션 결과를 나타내고 있다. 도 3에 나타낸 바와 같이, 매입 절연층의 두께가 123.8 nm의 양의 배수 부근에서 SOI층 막두께의 변동에 대한 반사율의 변동이 없어져 있다.
도 4는, 파장 λ이 436 nm의 수은 램프의 g선을 이용했을 경우의 시뮬레이션 결과를 나타내고 있다. 도 4에 나타낸 바와 같이, 매입 절연층의 두께가 148.6 nm의 양의 배수 부근에서 SOI층 막두께의 변동에 대한 반사율의 변동이 없어져 있다.
또한, 파장 λ이 13.5 nm의 EUV를 이용했을 경우(도시하지 않음)에는, 매입 절연층의 두께가 6.9 nm의 양의 배수 부근에서 SOI층 막두께의 변동에 대한 반사율의 변동이 없어지는 결과가 되었다.
표 1은 이러한 결과를 집계한 것이다. 이와 같이, 매입 절연층의 두께 d를, d=(1/2)×(λ／n)×A를 만족하도록 설계하는 것으로, SOI층 막두께 변동의 영향을 받지 않고 노광 광의 반사율을 일정으로 할 수 있어, 한층 더 반사율을 매입 절연층의 두께가 0의 상태, 즉 벌크 실리콘과 같게 할 수 있다.
Figure 112012070387237-pct00001
이때, 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.
이와 같이, 매입 절연층을 실리콘 산화막에 한정하지 않고, 실리콘 질화막이나 실리콘 산화 질화막이라고 해도, 그 굴절률을 이용하여 매입 절연층의 두께를 설계하면 좋다.
또한, 매입 절연층이 복수 층 적층한 적층 절연층의 경우에는, 그 적층 절연층의 각각의 층의 매입 절연층의 두께와 굴절률의 적의 값(d×n)을 모든 층마다 더하여 구한 합의 값이(1/2)×λ×A를 만족하도록, 각각의 매입 절연층의 두께를 설계하면 좋다. 예를 들면, 적층 절연층이 2층인 경우에는, 제1 매입 절연층의 두께를 d1, 굴절률을 n1, 제2 매입 절연층의 두께를 d2, 굴절률을 n2로 했을 때,
d1×n1＋d2×n2=(1/2)×λ×A를 만족하도록 하면 좋다.
이러한 여러 가지 매입 절연층을 적용해도 본 발명에 의해, 포토리소그래피를 실시할 때에 SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는, 포토리소그래피에 적절한 SOI 웨이퍼를 설계할 수 있다.
다음에, 본 발명의 SOI 웨이퍼의 제조 방법에 대해 설명한다.
우선, 상기한 본 발명의 SOI 웨이퍼의 설계 방법과 같게 하여, 제조 후의 SOI 웨이퍼에 행해지는 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서, SOI층 막두께의 변동에 수반하는 노광 광의 반사율의 변동을 억제하는 바와 같이 SOI 웨이퍼의 매입 절연층의 두께를 설계한다.
구체적으로는, 매입 절연층의 두께를 d, 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계할 수 있다.
그리고, 도 10에 나타내는, 지지 기판이 되는 베이스 웨이퍼(3) 상의 매입 절연층(2) 상에 SOI층(1)이 형성된 SOI 웨이퍼(10)를 제작한다. 이때, 매입 절연층(2)의 두께를 설계한 두께로 한다.
여기서, SOI 웨이퍼(10)의 제작은, 예를 들면, 베이스 웨이퍼(3), 본드 웨이퍼가 되는 2매의 실리콘 단결정 웨이퍼를 준비하고, 적어도 그 일방에 상기 설계한 두께의 매입 절연층(2)을 형성하고, 베이스 웨이퍼(3)와 본드 웨이퍼를 부착시켜 맞대어 본드 웨이퍼를 박막화하는 부착 맞댐법으로 제작할 수 있다.
또한, SOI 웨이퍼(10)의 SOI층(1)을 형성하기 위한 박막화는, 연삭 및 연마에 의해 실시할 수 있고, 혹은 이온 주입 박리법에 의해 수행해도 좋다. 이온 주입 박리법은, 예를 들면 2매의 실리콘 단결정 웨이퍼 중 적어도 일방에 실리콘 산화막을 형성하는 동시에, 일방의 웨이퍼(본드 웨이퍼)의 표면으로부터 수소 이온 또는 희가스 이온 중 적어도 한 종류를 주입하고, 본드 웨이퍼 내부의 표면 근방에 미소 기포층(봉입층)을 형성시킨 후, 본드 웨이퍼를 이온 주입면 측에서 실리콘 산화막을 개입시켜 타방의 웨이퍼(베이스 웨이퍼)와 밀착시키고, 그 후 열처리(박리 열처리)를 더해 미소 기포층을 벽개면(박리면)으로서 본드 웨이퍼를 박막 상태로 박리하고, 한층 더 열처리(결합 열처리)를 더해 2매의 실리콘 단결정 웨이퍼를 강고하게 결합하여 SOI 웨이퍼로 하는 기술이며, SOI층의 막두께 균일성이 지극히 높은 박막 SOI 웨이퍼가 비교적 용이하게 얻을 수 있다.
이온 주입 박리법은 SOI층이나 BOX층의 막두께의 제어를 용이하게, 또는 고정밀도로 실시할 수 있으므로, 본 발명의 SOI 웨이퍼의 제조 방법으로 특히 매우 적합하게 이용할 수 있다.
그리고, 그 후 제조하는 SOI 웨이퍼에 따라 여러 가지 열처리를 실시해도 좋다.
이와 같이 하여 SOI 웨이퍼를 제조하면, SOI 웨이퍼의 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있어, 패턴 형성을 양호한 정밀도로 실시할 수 있는, 포토리소그래피에 적절한 SOI 웨이퍼를 제조할 수 있다. 그 결과, 포토리소그래피로의 노광 후의 현상 또는 그 후의 각종 프로세스(에칭, 막 부착, 이온 인플랜테이션 등)로 형성되는 디바이스 패턴의 불균형을 없애어, 설계대로 하는 것이 가능하게 된다.
또한, 반사율을 벌크 실리콘(혹은, SOI 표면에 형성한 막과 동일한 막을 형성한 벌크 실리콘)과 동등하게 할 수 있으므로, 포토리소그래피로 이용하는 레지스터막, 반사 방지막, 오버코트막(이머전 리소그래피의 경우) 등의 막두께 설계 등의 포토리소그래피 조건을 벌크 실리콘의 경우와 같게 하는 것이 가능하게 되어, 포토리소그래피를 간이화 할 수 있다.
이때, 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 할 수 있다.
이와 같이, 매입 절연층을 실리콘 산화막에 한정하지 않고, 실리콘 질화막이나 실리콘 산화 질화막이라고 해도, 그 굴절률을 이용하여 매입 절연층의 두께를 설계하면 좋다.
또한, 매입 절연층이 복수 층 적층한 적층 절연층의 경우에는, 상기한 바와 같이, 그 적층 절연층의 각각의 층의 매입 절연층의 두께와 굴절률의 적의 값(d×n)을 모든 층마다 더하여 구한 합의 값이(1/2)×λ×A를 만족하도록, 각각의 매입 절연층의 두께를 설계하면 좋다.
이러한 여러 가지 절연층을 적용해도 본 발명에 의해 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제할 수 있는 포토리소그래피에 적절한 SOI 웨이퍼를 제조할 수 있다.
이상, 상기의 실시 형태에서는 매입 절연층(2)으로서 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막을 예시하여 설명했지만, 본 발명에 대해서는, HfO2, ZrO2, La2O3, TiO2 등의 고유전율 재료로 이루어지는 절연막(High-k막)을 적용하는 것도 가능하다.
실시예
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예 1)
파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한 SOI 웨이퍼를, 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법을 이용하여 제조하고, 그 제조한 SOI 웨이퍼에 파장 λ의 노광 광을 노광했을 때의 SOI층 막두께 변동에 대한 반사율을 평가했다. 여기서, 노광 광의 파장 λ및 이 파장 λ에 따라 설계한 매입 절연층의 두께를 각각 193 nm, 124 nm로 했다(표 1 참조).
결과를 도 6에 나타낸다. 도 6에 나타낸 바와 같이, SOI층 막두께 변동에 대한 반사율의 변화는 없고, 일정한 것을 안다. 이에 대해, 후술하는 비교예 1에서는, SOI층 막두께 변동에 대해 반사율이 크게 변화하고 있는 것을 안다.
이와 같이, 본 발명의 SOI 웨이퍼의 설계 방법 및 제조 방법은, 포토리소그래피를 실시할 때에, SOI층 막두께 변동에 수반하는 노광 광의 반사율의 변동을 억제하여 레지스터 감광 상태의 변동을 억제하여 패턴 형성을 양호한 정밀도로 실시할 수 있는, 포토리소그래피에 적절한 SOI 웨이퍼를 설계 및 제조할 수 있는 것을 확인할 수 있었다.
(실시예 2-4)
실시예 1에 있어서의 노광 광의 파장 λ및 이 파장 λ에 따라 설계한 매입 절연층의 두께를 각각 248 nm, 164.5 nm(실시예 2), 365 nm, 123.8 nm(실시예 3), 436 nm, 148.6 nm(실시예 4)로 하여, 실시예 1과 같게 평가했다(표 1 참조).
결과를 도 7-9에 나타낸다. 도 7-9에 나타낸 바와 같이, 어느 경우에서도 SOI층 막두께 변동에 대한 반사율의 변화는 없게 일정하여, 실시예 1과 같은 결과가 되었다.
(비교예 1-4)
실시예 1-4의 매입 절연층의 두께 d를, d=(1/2)×(λ／n)×A를 만족하지 않는 두께로 하여 SOI 웨이퍼를 제조하고, 실시예 1과 같은 평가를 실시했다. 여기서, 매입 절연층의 두께를, 145 nm(비교예 1), 200 nm(비교예 24)로 했다.
결과를 도 6-9에 나타낸다. 도 6-9에 나타낸 바와 같이, 비교예 1-4 중 어느 경우에서도 SOI층 막두께 변동에 대한 반사율이 크게 변화하고 있는 것을 안다.
따라서, 이러한 매입 절연층의 두께가(1/2)×(λ／n)×A를 만족하지 않는 두께의 SOI 웨이퍼에서는, 포토리소그래피를 실시할 때, SOI층이 면내에서 막두께 분포를 가지면, SOI층의 면내의 위치에 의해 SOI 웨이퍼 표면에 도포된 포토레지스트에 대한 감광 상태가 바뀌어, 노광 후의 현상하는 레지스터 패턴에 설계와의 차이를 일으켜 버린다.
더욱이, 본 발명은 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 상주하는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 설계 방법에 있어서,
    상기 노광 광의 파장 λ에 따라 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하고, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하는 것을 특징으로 하는,
    SOI 웨이퍼의 설계 방법.
    　　
  2. 삭제
  3. 제1항에 있어서,
    상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 하는 것을 특징으로 하는,
    SOI 웨이퍼의 설계 방법.
    　
  4. 파장 λ의 노광 광을 이용하여 행해지는 포토리소그래피에 적절한, 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼의 제조 방법에 있어서,
    제조 후의 SOI 웨이퍼에 행해지는 상기 포토리소그래피로 이용하는 노광 광의 파장 λ에 따라서, 상기 SOI 웨이퍼의 매입 절연층의 두께를 설계하고, 상기 SOI 웨이퍼의 매입 절연층의 두께의 설계를, 상기 매입 절연층의 두께를 d, 상기 매입 절연층의 굴절률을 n, 및 A를 임의의 양의 정수로 했을 때, d=(1/2)×(λ／n)×A를 만족하는 두께 d로 설계하는 공정과, 상기 설계한 두께의 매입 절연층 상에 SOI층이 형성된 SOI 웨이퍼를 제작하는 공정을 가지는 것을 특징으로 하는,
    SOI 웨이퍼의 제조 방법.
    　　
  5. 삭제
  6. 제4항에 있어서,
    상기 매입 절연층을 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 중 어느 하나, 또는 이것들을 복수 층 적층한 적층 절연층으로 하는 것을 특징으로 하는,
    SOI 웨이퍼의 제조 방법.
KR1020127022865A 2010-03-04 2011-02-03 Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법 KR101642970B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010047885A JP5387450B2 (ja) 2010-03-04 2010-03-04 Ｓｏｉウェーハの設計方法及び製造方法
JPJP-P-2010-047885 2010-03-04
PCT/JP2011/000598 WO2011108188A1 (ja) 2010-03-04 2011-02-03 Ｓｏｉウェーハの設計方法及び製造方法

Publications (2)

Publication Number Publication Date
KR20120121909A KR20120121909A (ko) 2012-11-06
KR101642970B1 true KR101642970B1 (ko) 2016-07-26

Family

ID=44541859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022865A KR101642970B1 (ko) 2010-03-04 2011-02-03 Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법

Country Status (7)

Country Link
US (1) US8741741B2 (ko)
EP (1) EP2544235B1 (ko)
JP (1) JP5387450B2 (ko)
KR (1) KR101642970B1 (ko)
CN (1) CN102782851B (ko)
SG (1) SG183290A1 (ko)
WO (1) WO2011108188A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387451B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Ｓｏｉウェーハの設計方法及び製造方法
JP6107353B2 (ja) * 2013-04-12 2017-04-05 株式会社島津製作所 表面処理状況モニタリング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120223A1 (en) 2007-07-27 2010-05-13 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69232432T2 (de) 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
JP3363496B2 (ja) * 1991-11-20 2003-01-08 キヤノン株式会社 半導体装置及びその製造方法
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
EP1016930A1 (en) * 1998-12-28 2000-07-05 Infineon Technologies North America Corp. Bottom antireflective layer operating in destructive interference and absorption modes
JP2001144059A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体装置の製造方法
JP3946470B2 (ja) * 2001-03-12 2007-07-18 株式会社デンソー 半導体層の膜厚測定方法及び半導体基板の製造方法
EP1658635A1 (en) * 2003-08-29 2006-05-24 Advanced Micro Devices, Inc. A method of forming a TEOS cap layer at low temperature and reduced deposition rate
DE10339988B4 (de) * 2003-08-29 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer antireflektierenden Schicht
EP1806769B1 (en) 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JPWO2006085626A1 (ja) 2005-02-14 2008-06-26 株式会社ニコン 露光方法及び装置、並びにデバイス製造方法
JP5003322B2 (ja) * 2007-07-09 2012-08-15 信越半導体株式会社 Ｓｏｉウェーハの評価方法
CN101308230A (zh) * 2008-07-03 2008-11-19 中国科学院上海微系统与信息技术研究所 绝缘体上硅基三维楔形模斑转换器及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120223A1 (en) 2007-07-27 2010-05-13 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Also Published As

Publication number Publication date
SG183290A1 (en) 2012-09-27
EP2544235B1 (en) 2017-08-02
KR20120121909A (ko) 2012-11-06
EP2544235A1 (en) 2013-01-09
CN102782851B (zh) 2015-06-17
US20120295424A1 (en) 2012-11-22
EP2544235A4 (en) 2013-12-04
CN102782851A (zh) 2012-11-14
US8741741B2 (en) 2014-06-03
JP5387450B2 (ja) 2014-01-15
JP2011187474A (ja) 2011-09-22
WO2011108188A1 (ja) 2011-09-09

Similar Documents

Publication Publication Date Title
JP2002246299A (ja) 反射型露光マスク、反射型露光マスクの製造方法、及び半導体素子
KR101642970B1 (ko) Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법
JP4423119B2 (ja) 反射防止膜及びそれを用いた光学素子
KR101642967B1 (ko) Ｓｏｉ 웨이퍼의 설계 방법 및 제조 방법
US6177235B1 (en) Antireflection treatment of reflective surfaces
JPH11352669A (ja) 露光方法および反射型マスク
US6200734B1 (en) Method for fabricating semiconductor devices
JP2006245354A (ja) 半導体装置及びその製造方法、並びに、半導体ウエハ及び半導体ウエハの製造方法
JP2004260050A (ja) 極限紫外線露光用マスク及びブランク並びにパターン転写方法
JP2017054070A (ja) Ｅｕｖマスクの製造方法
US8476004B2 (en) Method for forming photoresist patterns
JP2008181083A (ja) ＳｍａｒｔＣｕｔ基板接着プロセスを利用したグレイスケールマスクおよびその製造方法
JP2853101B2 (ja) 半導体装置の製造方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
KR20100096777A (ko) Ｅｕｖ 노광마스크 및 그 형성 방법
TWI621921B (zh) 形成光阻圖案之方法
KR100824619B1 (ko) 이중 포토레지스트를 이용한 반도체 소자 제조 방법
KR20100025823A (ko) 반도체 소자의 ｃｄ보상 방법
KR20110123518A (ko) Ｅｕｖ 마스크 및 그 제조방법
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법
KR20110136495A (ko) Ｅｕｖ용 위상반전 마스크 및 그 제조 방법
KR20110089759A (ko) Ｅｕｖ 마스크 및 그 형성방법
KR20040003949A (ko) 반도체소자의 미세 패턴 형성방법
US20090023079A1 (en) Photomask and Method of Forming Overlay Vernier of Semiconductor Device Using the Same
JPS60140347A (ja) フオトマスク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant