JP5387450B2 - Soiウェーハの設計方法及び製造方法 - Google Patents
Soiウェーハの設計方法及び製造方法 Download PDFInfo
- Publication number
- JP5387450B2 JP5387450B2 JP2010047885A JP2010047885A JP5387450B2 JP 5387450 B2 JP5387450 B2 JP 5387450B2 JP 2010047885 A JP2010047885 A JP 2010047885A JP 2010047885 A JP2010047885 A JP 2010047885A JP 5387450 B2 JP5387450 B2 JP 5387450B2
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- insulating layer
- soi
- buried insulating
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000013461 design Methods 0.000 title claims description 28
- 238000000206 photolithography Methods 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 124
- 239000010408 film Substances 0.000 description 67
- 238000004088 simulation Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 230000007261 regionalization Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000001579 optical reflectometry Methods 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11851—Technology used, i.e. design rules
- H01L2027/11857—SOS, SOI technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Optical Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
イオン注入層を形成し、その後1300℃程度の高温でアニール処理を行うことにより、
シリコンウェーハ中に埋め込み酸化膜(BOX層)を形成し、その表面側の層をSOI層
として使用する方法である。
このように、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計すれば、SOIウェーハの埋め込み絶縁層の厚さを、具体的にフォトリソグラフィで用いられる露光光の波長λに応じて設計することができ、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を効果的に抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを設計できる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、フォトリソグラフィを行う際にSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを設計できる。
このように、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計すれば、SOIウェーハの埋め込み絶縁層の厚さを、具体的にフォトリソグラフィで用いられる露光光の波長λに応じて設計することができ、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を効果的に抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを製造できる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、フォトリソグラフィを行う際にSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを製造できる。
従来、デバイス製造工程中のフォトリソグラフィにおいて、SOIウェーハの面内のSOI層膜厚の変動によって、露光光の反射率が大きく変動することによりレジストへの露光の光強度が変わり、露光ムラを生じるという問題があった。その結果、現像後のレジストパターンに設計とのずれを生じ、更に後のエッチング、膜付け、イオンインプランテーション等によるSOIウェーハのパターン形成に設計とのずれが起こり、デバイス電気特性にバラツキが生じてしまうことがあった。
図1の埋め込み絶縁層厚及びSOI層膜厚と反射率との関係から分かるように、埋め込み絶縁層の厚さが62nm、124nm、186nm付近では、SOI層膜厚の変動に対して、反射率の変動がなくなっている(反射率を示す色の変化がなくなっている)。
図5に示すように、SOI層膜厚が30nm以下になるとSOI層膜厚の変動で反射率が大きく変化している。従って、30nm以下のSOI層膜厚を有するSOIウェーハに対してArFレーザーを用いたフォトリソグラフィを行う際、SOI層が面内で膜厚分布を有すると、SOI層の面内の位置によってSOIウェーハ表面に塗布されたフォトレジストに対する感光状態が変わり、露光後の現像するレジストパターンに設計とのずれを引き起こしてしまう。その結果、作製されるデバイス特性のバラツキが生じることになる。
このSOIウェーハ10にフォトリソグラフィが行われる際に用いられる露光光の波長としては、可視光領域からDUV領域が用いられており、SOIウェーハ10の加工サイズ等に応じて適宜決定される。
具体的には、埋め込み絶縁層の厚さをd、埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することができる。
上記したように、図1は、波長λが193nmのArFレーザを用いた場合のシミュレーション結果を示している。図1に示すように、埋め込み絶縁層の厚さが62nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。ここで、62nmの正の倍数は、式(1/2)×(λ/n)×Aから求めた値と一致する。
図3は、波長λが365nmの水銀ランプのi線を用いた場合のシミュレーション結果を示している。図3に示すように、埋め込み絶縁層の厚さが123.8nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。
図4は、波長λが436nmの水銀ランプのg線を用いた場合のシミュレーション結果を示している。図4に示すように、埋め込み絶縁層の厚さが148.6nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。
また、波長λが13.5nmのEUVを用いた場合(図なし)には、埋め込み絶縁層の厚さが6.9nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなる結果となった。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値(d×n)を全ての層分足して求めた和の値が(1/2)×λ×Aを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。例えば、積層絶縁層が2層の場合には、第1の埋め込み絶縁層の厚さをd1、屈折率をn1、第2の埋め込み絶縁層の厚さをd2、屈折率をn2とした時、
d1×n1+d2×n2=(1/2)×λ×Aを満たすようにすれば良い。
まず、上記した本発明のSOIウェーハの設計方法と同様にして、製造後のSOIウェーハに行われるフォトリソグラフィで用いる露光光の波長λに応じて、SOI層膜厚の変動に伴う露光光の反射率の変動を抑制する様にSOIウェーハの埋め込み絶縁層の厚さを設計する。
そして、図10に示すような、支持基板となるベースウェーハ3上の埋め込み絶縁層2上にSOI層1が形成されたSOIウェーハ10を作製する。この際、埋め込み絶縁層2の厚さを設計した厚さにする。
イオン注入剥離法はSOI層やBOX層の膜厚の制御を容易に、かつ高精度に行うことができるので、本発明のSOIウェーハの製造方法に特に好適に用いることができる。
このようにしてSOIウェーハを製造すれば、SOIウェーハのフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができ、パターン形成を精度良く行うことができる、フォトリソグラフィに適したSOIウェーハを製造できる。その結果、フォトリソグラフィでの露光後の現像又はその後の各種プロセス(エッチング、膜付け、イオンインプランテーション等)で形成されるデバイスパターンのバラツキをなくし、設計通りにすることが可能になる。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
波長λの露光光を用いて行われるフォトリソグラフィに適したSOIウェーハを、本発明のSOIウェーハの設計方法及び製造方法を用いて製造し、その製造したSOIウェーハに波長λの露光光を露光した際のSOI層膜厚変動に対する反射率を評価した。ここで、露光光の波長λ及びこの波長λに応じて設計した埋め込み絶縁層の厚さをそれぞれ193nm、124nmとした(表1参照)。
このように、本発明のSOIウェーハの設計方法及び製造方法は、フォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑え、パターン形成を精度良く行うことができる、フォトリソグラフィに適したSOIウェーハを設計及び製造することができることが確認できた。
実施例1における露光光の波長λ及びこの波長λに応じて設計した埋め込み絶縁層の厚さをそれぞれ248nm、164.5nm(実施例2)、365nm、123.8nm(実施例3)、436nm、148.6nm(実施例4)とし、実施例1と同様に評価した(表1参照)。
実施例1−4の埋め込み絶縁層の厚さdを、d=(1/2)×(λ/n)×Aを満たさない厚さにしてSOIウェーハを製造し、実施例1と同様の評価を行った。ここで、埋め込み絶縁層の厚さを、145nm(比較例1)、200nm(比較例2−4)とした。
結果を図6−9に示す。図6−9に示すように、比較例1−4のいずれの場合でもSOI層膜厚変動に対する反射率が大きく変化していることが分かる。
10…SOIウェーハ。
Claims (4)
- 波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの設計方法であって、
前記露光光の波長λに応じて前記SOIウェーハの埋め込み絶縁層の厚さを設計し、該SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することを特徴とするSOIウェーハの設計方法。 - 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項1に記載のSOIウェーハの設計方法。
- 波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの製造方法であって、
少なくとも、製造後のSOIウェーハに行われる前記フォトリソグラフィで用いる露光光の波長λに応じて、前記SOIウェーハの埋め込み絶縁層の厚さを設計し、該SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計する工程と、前記設計した厚さの埋め込み絶縁層上にSOI層が形成されたSOIウェーハを作製する工程とを有することを特徴とするSOIウェーハの製造方法。 - 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項3に記載のSOIウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047885A JP5387450B2 (ja) | 2010-03-04 | 2010-03-04 | Soiウェーハの設計方法及び製造方法 |
KR1020127022865A KR101642970B1 (ko) | 2010-03-04 | 2011-02-03 | Soi 웨이퍼의 설계 방법 및 제조 방법 |
EP11750302.9A EP2544235B1 (en) | 2010-03-04 | 2011-02-03 | Method for producing an soi wafer |
US13/576,889 US8741741B2 (en) | 2010-03-04 | 2011-02-03 | Method for designing SOI wafer and method for manufacturing SOI wafer |
CN201180012260.5A CN102782851B (zh) | 2010-03-04 | 2011-02-03 | Soi晶片的设计方法及制造方法 |
SG2012059796A SG183290A1 (en) | 2010-03-04 | 2011-02-03 | Method for designing soi wafer and method for manufacturing soi wafer |
PCT/JP2011/000598 WO2011108188A1 (ja) | 2010-03-04 | 2011-02-03 | Soiウェーハの設計方法及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047885A JP5387450B2 (ja) | 2010-03-04 | 2010-03-04 | Soiウェーハの設計方法及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187474A JP2011187474A (ja) | 2011-09-22 |
JP5387450B2 true JP5387450B2 (ja) | 2014-01-15 |
Family
ID=44541859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010047885A Active JP5387450B2 (ja) | 2010-03-04 | 2010-03-04 | Soiウェーハの設計方法及び製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8741741B2 (ja) |
EP (1) | EP2544235B1 (ja) |
JP (1) | JP5387450B2 (ja) |
KR (1) | KR101642970B1 (ja) |
CN (1) | CN102782851B (ja) |
SG (1) | SG183290A1 (ja) |
WO (1) | WO2011108188A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5387451B2 (ja) * | 2010-03-04 | 2014-01-15 | 信越半導体株式会社 | Soiウェーハの設計方法及び製造方法 |
JP6107353B2 (ja) * | 2013-04-12 | 2017-04-05 | 株式会社島津製作所 | 表面処理状況モニタリング装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
DE69232432T2 (de) | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
JP3363496B2 (ja) * | 1991-11-20 | 2003-01-08 | キヤノン株式会社 | 半導体装置及びその製造方法 |
US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
EP1016930A1 (en) * | 1998-12-28 | 2000-07-05 | Infineon Technologies North America Corp. | Bottom antireflective layer operating in destructive interference and absorption modes |
JP2001144059A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 半導体装置の製造方法 |
JP3946470B2 (ja) * | 2001-03-12 | 2007-07-18 | 株式会社デンソー | 半導体層の膜厚測定方法及び半導体基板の製造方法 |
EP1658635A1 (en) * | 2003-08-29 | 2006-05-24 | Advanced Micro Devices, Inc. | A method of forming a TEOS cap layer at low temperature and reduced deposition rate |
DE10339988B4 (de) * | 2003-08-29 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer antireflektierenden Schicht |
EP1806769B1 (en) | 2004-09-13 | 2013-11-06 | Shin-Etsu Handotai Co., Ltd. | Soi wafer manufacturing method |
JP4826994B2 (ja) * | 2004-09-13 | 2011-11-30 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JPWO2006085626A1 (ja) | 2005-02-14 | 2008-06-26 | 株式会社ニコン | 露光方法及び装置、並びにデバイス製造方法 |
JP5003322B2 (ja) * | 2007-07-09 | 2012-08-15 | 信越半導体株式会社 | Soiウェーハの評価方法 |
JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
CN101308230A (zh) * | 2008-07-03 | 2008-11-19 | 中国科学院上海微系统与信息技术研究所 | 绝缘体上硅基三维楔形模斑转换器及其制备方法 |
-
2010
- 2010-03-04 JP JP2010047885A patent/JP5387450B2/ja active Active
-
2011
- 2011-02-03 SG SG2012059796A patent/SG183290A1/en unknown
- 2011-02-03 CN CN201180012260.5A patent/CN102782851B/zh active Active
- 2011-02-03 KR KR1020127022865A patent/KR101642970B1/ko active IP Right Grant
- 2011-02-03 EP EP11750302.9A patent/EP2544235B1/en active Active
- 2011-02-03 US US13/576,889 patent/US8741741B2/en active Active
- 2011-02-03 WO PCT/JP2011/000598 patent/WO2011108188A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
SG183290A1 (en) | 2012-09-27 |
EP2544235B1 (en) | 2017-08-02 |
KR20120121909A (ko) | 2012-11-06 |
EP2544235A1 (en) | 2013-01-09 |
CN102782851B (zh) | 2015-06-17 |
US20120295424A1 (en) | 2012-11-22 |
EP2544235A4 (en) | 2013-12-04 |
CN102782851A (zh) | 2012-11-14 |
US8741741B2 (en) | 2014-06-03 |
KR101642970B1 (ko) | 2016-07-26 |
JP2011187474A (ja) | 2011-09-22 |
WO2011108188A1 (ja) | 2011-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9046781B2 (en) | Structure and method for reflective-type mask | |
TW201839914A (zh) | 特徵尺寸縮減技術(三) | |
JP4423119B2 (ja) | 反射防止膜及びそれを用いた光学素子 | |
JP5387450B2 (ja) | Soiウェーハの設計方法及び製造方法 | |
JPH11352669A (ja) | 露光方法および反射型マスク | |
JP5387451B2 (ja) | Soiウェーハの設計方法及び製造方法 | |
KR20110119896A (ko) | 비휘발성 메모리 장치 제조 방법 | |
JP2011249391A (ja) | 反射型フォトマスク及びその製造方法並びにパターン形成方法 | |
US8415088B2 (en) | Method for forming a material layer | |
CN101634806A (zh) | 一种细线宽硅化物阻挡层图案形成方法 | |
JP2004260050A (ja) | 極限紫外線露光用マスク及びブランク並びにパターン転写方法 | |
JP2008153395A (ja) | 多層膜反射鏡、露光装置および半導体製造方法 | |
US8476004B2 (en) | Method for forming photoresist patterns | |
KR100966980B1 (ko) | 반도체 소자의 cd보상 방법 | |
JP4522040B2 (ja) | 半導体装置の製造方法 | |
TWI621921B (zh) | 形成光阻圖案之方法 | |
KR20100019706A (ko) | Euv 노광마스크 및 그 형성 방법 | |
KR100816196B1 (ko) | 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법 | |
KR20110089759A (ko) | Euv 마스크 및 그 형성방법 | |
KR20100096777A (ko) | Euv 노광마스크 및 그 형성 방법 | |
JPH038317A (ja) | 半導体装置の製造方法 | |
KR20040003949A (ko) | 반도체소자의 미세 패턴 형성방법 | |
KR20000045446A (ko) | 반도체소자의 미세패턴 제조방법 | |
KR20060038821A (ko) | 반도체소자의 제조방법 | |
KR20060121348A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |