JP5387450B2 - Soiウェーハの設計方法及び製造方法 - Google Patents

Soiウェーハの設計方法及び製造方法 Download PDF

Info

Publication number
JP5387450B2
JP5387450B2 JP2010047885A JP2010047885A JP5387450B2 JP 5387450 B2 JP5387450 B2 JP 5387450B2 JP 2010047885 A JP2010047885 A JP 2010047885A JP 2010047885 A JP2010047885 A JP 2010047885A JP 5387450 B2 JP5387450 B2 JP 5387450B2
Authority
JP
Japan
Prior art keywords
thickness
insulating layer
soi
buried insulating
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010047885A
Other languages
English (en)
Other versions
JP2011187474A (ja
Inventor
登 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010047885A priority Critical patent/JP5387450B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201180012260.5A priority patent/CN102782851B/zh
Priority to KR1020127022865A priority patent/KR101642970B1/ko
Priority to EP11750302.9A priority patent/EP2544235B1/en
Priority to US13/576,889 priority patent/US8741741B2/en
Priority to SG2012059796A priority patent/SG183290A1/en
Priority to PCT/JP2011/000598 priority patent/WO2011108188A1/ja
Publication of JP2011187474A publication Critical patent/JP2011187474A/ja
Application granted granted Critical
Publication of JP5387450B2 publication Critical patent/JP5387450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • H01L2027/11809Microarchitecture
    • H01L2027/11851Technology used, i.e. design rules
    • H01L2027/11857SOS, SOI technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Optical Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの設計方法及び製造方法に関し、特に製造後に行われるフォトリソグラフィに適したSOIウェーハの設計方法及び製造方法に関する。
近年、多層膜構造を持つ半導体基板としてSOIウェーハがデバイス作製に用いられている。例えば、CPU、ロジック、メモリ、又はMEMS(Micro−Electro−Mechanical−Systems)関係の物理センサー、バイオセンサー、RFデバイスなど様々なデバイスがSOIウェーハを用いて作られている。
このSOIウェーハの作製方法として、ウェーハ貼り合わせ法とSIMOX法が一般的に知られており、貼り合わせ法の一つであるイオン注入剥離法(スマートカット(登録商標)法とも呼ばれる)が特許文献1に提案されている。この方法は、2枚のシリコンウェーハの少なくとも一方に酸化膜を形成し、一方のウェーハ(ボンドウェーハ)の一主面に水素イオン、または希ガスイオンの少なくとも一種類を注入し、ウェーハ内部にイオン注入層を形成させた後、イオン注入した面と他方のシリコンウェーハの一主面とを酸化膜を介して密着させ、その後、300℃〜600℃、或いはそれ以上の温度の熱処理を加えてイオン注入層で剥離する方法であり、±10nm以下のSOI層膜厚均一性を有する薄膜SOIウェーハを容易に作製できる優位性と、剥離したボンドウェーハを複数回再利用しコスト低減が図れる優位性を有している。
一方、SIMOX法は、シリコンウェーハの内部に高濃度の酸素イオンを注入して酸素
イオン注入層を形成し、その後1300℃程度の高温でアニール処理を行うことにより、
シリコンウェーハ中に埋め込み酸化膜(BOX層)を形成し、その表面側の層をSOI層
として使用する方法である。
このようにして作製されたSOIウェーハに、その後デバイスパターンが形成されるが、この際のパターンサイズはMEMS、RFデバイス等に用いられる比較的大きなサイズのパターンから、最先端の微細化の進んだCPU、ロジック、メモリ等に用いられる微細なパターンまで様々である。このような各種のデザインルールのデバイスパターンの形成にはフォトリソグラフィが使われており、フォトリソグラフィは各種デバイス製造に用いられるパターン形成に使われる最も重要なプロセスの1つとなっている。
このフォトリソグラフィで用いられている露光光の波長としては、その加工サイズ等に応じて、可視光領域から深紫外光(DUV)領域が用いられている。具体的には、用いられる露光波長はデザインルール等によって異なり、例えば、上記したMEMSなどの比較的大きいサイズパターン形成の場合には、波長436nmや365nmの水銀ランプなどが、また、先端のCPU、ロジック、メモリなどでは、248nmや193nmのエキシマレーザなどが用いられている。さらに将来的には、13.5nmの極端紫外光(EUV)が露光に用いられると考えられる。
このようなウェーハ上に露光されるパターンの像の線幅均一性を向上することを目的とし、照明光の反射方向をそれぞれ制御可能な複数のミラー素子を含む反射素子アレイとしてのデジタルマイクロデバイスを配置し、その各ミラー素子の反射角を独立に制御することによって照度分布を制御する露光装置が開示されており、露光光の波長として248nmや193nmなどを用いることや、フォトリソグラフィを行うウェーハにSOIウェーハを用いることが記載されている(特許文献2参照)。
特開平5−211128号公報 国際公開第WO2006/085626号パンフレット
上記したような、デバイス製造工程中のフォトリソグラフィにおいて、SOIウェーハ面内のSOI層膜厚の変動によって、露光光の反射率が大きく変動することによりレジストへの露光の光強度が変わり、露光ムラを生じるという問題があった。その結果、現像するパターンにパターンボケ、パターンシフトなどが発生して設計とのずれを生じてしまい、更に後のエッチング、膜付け、イオンインプランテーション等によるSOIウェーハのパターン形成に設計とのずれが起こり、デバイス電気特性にバラツキが生じてしまうことがあった。
本発明は前述のような問題に鑑みてなされたもので、フォトリソグラフィを行う際に、SOIウェーハのSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるSOIウェーハの設計方法及び製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの設計方法であって、前記露光光の波長λに応じて前記SOIウェーハの埋め込み絶縁層の厚さを設計することを特徴とするSOIウェーハの設計方法が提供される。
このように、前記露光光の波長λに応じて前記SOIウェーハの埋め込み絶縁層の厚さを設計すれば、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができ、パターン形成を精度良く行うことができるSOIウェーハを設計できる。
このとき、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することができる。
このように、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計すれば、SOIウェーハの埋め込み絶縁層の厚さを、具体的にフォトリソグラフィで用いられる露光光の波長λに応じて設計することができ、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を効果的に抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを設計できる。
またこのとき、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、フォトリソグラフィを行う際にSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを設計できる。
また、本発明によれば、波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの製造方法であって、少なくとも、製造後のSOIウェーハに行われる前記フォトリソグラフィで用いる露光光の波長λに応じて、前記SOIウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にSOI層が形成されたSOIウェーハを作製する工程とを有することを特徴とするSOIウェーハの製造方法が提供される。
このように、少なくとも、製造後のSOIウェーハに行われる前記フォトリソグラフィで用いる露光光の波長λに応じて、前記SOIウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にSOI層が形成されたSOIウェーハを作製する工程とを有する製造方法であれば、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができ、パターン形成を精度良く行うことができるSOIウェーハを製造できる。
またこのとき、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することができる。
このように、前記SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計すれば、SOIウェーハの埋め込み絶縁層の厚さを、具体的にフォトリソグラフィで用いられる露光光の波長λに応じて設計することができ、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を効果的に抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを製造できる。
またこのとき、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層と様々な絶縁層を適用しても、本発明により、フォトリソグラフィを行う際にSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるSOIウェーハを製造できる。
本発明では、波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの製造方法において、少なくとも、製造後のSOIウェーハに行われる前記フォトリソグラフィで用いる露光光の波長λに応じて、前記SOIウェーハの埋め込み絶縁層の厚さを設計する工程と、前記設計した厚さの埋め込み絶縁層上にSOI層が形成されたSOIウェーハを作製する工程とを有するので、SOIウェーハにフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができ、パターン形成を精度良く行うことができるSOIウェーハを製造できる。また、本発明によって製造されたSOIウェーハは、露光光の反射率をバルクシリコンと同等にすることができるので、バルクシリコンのフォトリソグラフィ条件(レジスト膜厚、反射防止膜厚、露光条件など)をそのまま使用できるという利点がある。
波長193nmにおけるSOI層膜厚及び埋め込み絶縁層厚と反射率との関係のシミュレーション結果を示す図である。 波長248nmにおけるSOI層膜厚及び埋め込み絶縁層厚と反射率との関係のシミュレーション結果を示す図である。 波長365nmにおけるSOI層膜厚及び埋め込み絶縁層厚と反射率との関係のシミュレーション結果を示す図である。 波長436nmにおけるSOI層膜厚及び埋め込み絶縁層厚と反射率との関係のシミュレーション結果を示す図である。 波長λが193nmのArFレーザを露光した際のSOI層膜厚変動に対する反射率を測定した結果を示した図である。 実施例1、比較例1の結果を示した図である。 実施例2、比較例2の結果を示した図である。 実施例3、比較例3の結果を示した図である。 実施例4、比較例4の結果を示した図である。 本発明のSOIウェーハの設計方法及び製造方法で設計、製造するSOIウェーハの一例を示す概略図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
従来、デバイス製造工程中のフォトリソグラフィにおいて、SOIウェーハの面内のSOI層膜厚の変動によって、露光光の反射率が大きく変動することによりレジストへの露光の光強度が変わり、露光ムラを生じるという問題があった。その結果、現像後のレジストパターンに設計とのずれを生じ、更に後のエッチング、膜付け、イオンインプランテーション等によるSOIウェーハのパターン形成に設計とのずれが起こり、デバイス電気特性にバラツキが生じてしまうことがあった。
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。そして、露光光の波長と埋め込み絶縁層の厚さに着目し、これらを変化させた際のSOI層膜厚と露光光の反射率との関係についてのシミュレーションを行った。
図1は、波長λが193nmのArFレーザを埋め込み絶縁層の厚さの異なるSOIウェーハに露光した際の露光光の反射率とSOI層膜厚との関係についてのシミュレーション結果を示している。反射率の変化は図中の色の濃淡により表しており、白色に近い方が反射率が高いことを示している。
図1の埋め込み絶縁層厚及びSOI層膜厚と反射率との関係から分かるように、埋め込み絶縁層の厚さが62nm、124nm、186nm付近では、SOI層膜厚の変動に対して、反射率の変動がなくなっている(反射率を示す色の変化がなくなっている)。
図5は、埋め込み絶縁層の厚さが145nmのSOIウェーハに対し、波長λが193nmのArFレーザを露光した際のSOI層膜厚変動に対する反射率を測定した結果を示したものである。
図5に示すように、SOI層膜厚が30nm以下になるとSOI層膜厚の変動で反射率が大きく変化している。従って、30nm以下のSOI層膜厚を有するSOIウェーハに対してArFレーザーを用いたフォトリソグラフィを行う際、SOI層が面内で膜厚分布を有すると、SOI層の面内の位置によってSOIウェーハ表面に塗布されたフォトレジストに対する感光状態が変わり、露光後の現像するレジストパターンに設計とのずれを引き起こしてしまう。その結果、作製されるデバイス特性のバラツキが生じることになる。
本発明者はこれらの結果から、フォトリソグラフィのレジスト感光に用いる露光光の波長λに対して、SOIウェーハの埋め込み絶縁層の膜厚を適切に設計した膜厚を選択することで、SOI層膜厚が変動しても反射率が変化しないようにすることが可能になると考えた。そして、様々な条件でシミュレーション及び実験を行い精査して、本発明を完成させた。
図10に本発明のSOIウェーハの設計方法及び製造方法で設計、製造するSOIウェーハの一例の概略図を示す。図10に示すように、SOIウェーハ10は、支持基板となるベースウェーハ3上の埋め込み絶縁層2上にSOI層1が形成されている。
このSOIウェーハ10にフォトリソグラフィが行われる際に用いられる露光光の波長としては、可視光領域からDUV領域が用いられており、SOIウェーハ10の加工サイズ等に応じて適宜決定される。
本発明のSOIウェーハの設計方法では、波長λの露光光を用いて行われるフォトリソグラフィに適したSOIウェーハを設計するため、その露光光の波長λに応じてSOI層膜厚の変動に伴う露光光の反射率の変動を抑制する様にSOIウェーハの埋め込み絶縁層の厚さを設計する。
具体的には、埋め込み絶縁層の厚さをd、埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することができる。
このようにSOIウェーハの埋め込み絶縁層の厚さを設計すれば、SOIウェーハのフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑えることができ、パターン形成を精度良く行うことができるSOIウェーハを設計することができる。
図1−4及び表1に、波長λの露光光をSOIウェーハに露光した場合の埋め込み絶縁層の厚さに対するSOI層膜厚と露光光の反射率との関係についてのシミュレーションを行った結果を示す。ここで、ベースウェーハをシリコン、埋め込み絶縁層をシリコン酸化膜とし、その屈折率をそれぞれ表1に示す値としてシミュレーションを行った。
上記したように、図1は、波長λが193nmのArFレーザを用いた場合のシミュレーション結果を示している。図1に示すように、埋め込み絶縁層の厚さが62nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。ここで、62nmの正の倍数は、式(1/2)×(λ/n)×Aから求めた値と一致する。
図2は、波長λが248nmのKrFレーザを用いた場合のシミュレーション結果を示している。図2に示すように、埋め込み絶縁層の厚さが82.2nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。
図3は、波長λが365nmの水銀ランプのi線を用いた場合のシミュレーション結果を示している。図3に示すように、埋め込み絶縁層の厚さが123.8nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。
図4は、波長λが436nmの水銀ランプのg線を用いた場合のシミュレーション結果を示している。図4に示すように、埋め込み絶縁層の厚さが148.6nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなっている。
また、波長λが13.5nmのEUVを用いた場合(図なし)には、埋め込み絶縁層の厚さが6.9nmの正の倍数付近でSOI層膜厚の変動に対する反射率の変動がなくなる結果となった。
表1はこれらの結果をまとめたものである。このように、埋め込み絶縁層の厚さdを、d=(1/2)×(λ/n)×Aを満たすように設計することで、SOI層膜厚変動の影響を受けずに露光光の反射率を一定とすることができ、さらに反射率を埋め込み絶縁層の厚さが0の状態、すなわちバルクシリコンと同じにすることができる。
Figure 0005387450
このとき、埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値(d×n)を全ての層分足して求めた和の値が(1/2)×λ×Aを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。例えば、積層絶縁層が2層の場合には、第1の埋め込み絶縁層の厚さをd1、屈折率をn1、第2の埋め込み絶縁層の厚さをd2、屈折率をn2とした時、
d1×n1+d2×n2=(1/2)×λ×Aを満たすようにすれば良い。
このような様々な埋め込み絶縁層を適用しても本発明により、フォトリソグラフィを行う際にSOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができる、フォトリソグラフィに適したSOIウェーハを設計できる。
次に、本発明のSOIウェーハの製造方法について説明する。
まず、上記した本発明のSOIウェーハの設計方法と同様にして、製造後のSOIウェーハに行われるフォトリソグラフィで用いる露光光の波長λに応じて、SOI層膜厚の変動に伴う露光光の反射率の変動を抑制する様にSOIウェーハの埋め込み絶縁層の厚さを設計する。
具体的には、埋め込み絶縁層の厚さをd、埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することができる。
そして、図10に示すような、支持基板となるベースウェーハ3上の埋め込み絶縁層2上にSOI層1が形成されたSOIウェーハ10を作製する。この際、埋め込み絶縁層2の厚さを設計した厚さにする。
ここで、SOIウェーハ10の作製は、例えば、ベースウェーハ3、ボンドウェーハとなる2枚のシリコンウェーハを用意し、少なくともその一方に上記設計した厚さの埋め込み絶縁層2を形成し、ベースウェーハ3とボンドウェーハとを貼り合わせ、ボンドウェーハを薄膜化する貼り合わせ法で作製することができる。
また、SOIウェーハ10のSOI層1を形成するための薄膜化は、研削及び研磨により行うことができるし、あるいはイオン注入剥離法により行っても良い。イオン注入剥離法は、例えば二枚のシリコンウェーハのうち少なくとも一方にシリコン酸化膜を形成すると共に、一方のウェーハ(ボンドウェーハ)の表面から水素イオンまたは希ガスイオンの少なくとも一種類を注入し、ボンドウェーハ内部の表面近傍に微小気泡層(封入層)を形成させた後、ボンドウェーハをイオン注入面側でシリコン酸化膜を介して他方のウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面(剥離面)としてボンドウェーハを薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて二枚のシリコンウェーハを強固に結合してSOIウェーハとする技術であり、SOI層の膜厚均一性が極めて高い薄膜SOIウェーハが比較的容易に得られる。
イオン注入剥離法はSOI層やBOX層の膜厚の制御を容易に、かつ高精度に行うことができるので、本発明のSOIウェーハの製造方法に特に好適に用いることができる。
そして、その後作製するSOIウェーハに応じて様々な熱処理を行っても良い。
このようにしてSOIウェーハを製造すれば、SOIウェーハのフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができ、パターン形成を精度良く行うことができる、フォトリソグラフィに適したSOIウェーハを製造できる。その結果、フォトリソグラフィでの露光後の現像又はその後の各種プロセス(エッチング、膜付け、イオンインプランテーション等)で形成されるデバイスパターンのバラツキをなくし、設計通りにすることが可能になる。
また、反射率をバルクシリコン(あるいは、SOI表面に形成した膜と同一の膜を形成したバルクシリコン)と同等にすることができるので、フォトリソグラフィで用いるレジスト膜、反射防止膜、トップコート膜(イマージョンリソグラフィの場合)等の膜厚設計等のフォトリソグラフィ条件をバルクシリコンの場合と同じにするとが可能になり、フォトリソグラフィを簡易化することができる。
このとき、埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることができる。
このように、埋め込み絶縁層をシリコン酸化膜に限らず、シリコン窒化膜やシリコン酸化窒化膜としても、その屈折率を用いて埋め込み絶縁層の厚さを設計すれば良い。
また、埋め込み絶縁層が複数層積層した積層絶縁層の場合には、上記したように、その積層絶縁層のそれぞれの層の埋め込み絶縁層の厚さと屈折率の積の値(d×n)を全ての層分足して求めた和の値が(1/2)×λ×Aを満たすように、それぞれの埋め込み絶縁層の厚さを設計すれば良い。
このような様々な絶縁層を適用しても本発明によりフォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑制することができるフォトリソグラフィに適したSOIウェーハを製造できる。
尚、上記の実施形態では埋め込み絶縁層2としてシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜を例示して説明したが、本発明においては、HfO、ZrO、La、TiOなどの高誘電率材料からなる絶縁膜(High−k膜)を適用することも可能である。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
波長λの露光光を用いて行われるフォトリソグラフィに適したSOIウェーハを、本発明のSOIウェーハの設計方法及び製造方法を用いて製造し、その製造したSOIウェーハに波長λの露光光を露光した際のSOI層膜厚変動に対する反射率を評価した。ここで、露光光の波長λ及びこの波長λに応じて設計した埋め込み絶縁層の厚さをそれぞれ193nm、124nmとした(表1参照)。
結果を図6に示す。図6に示すように、SOI層膜厚変動に対する反射率の変化はなく、一定であることが分かる。これに対し、後述する比較例1では、SOI層膜厚変動に対して反射率が大きく変化していることが分かる。
このように、本発明のSOIウェーハの設計方法及び製造方法は、フォトリソグラフィを行う際に、SOI層膜厚変動に伴う露光光の反射率の変動を抑えてレジスト感光状態の変動を抑え、パターン形成を精度良く行うことができる、フォトリソグラフィに適したSOIウェーハを設計及び製造することができることが確認できた。
(実施例2−4)
実施例1における露光光の波長λ及びこの波長λに応じて設計した埋め込み絶縁層の厚さをそれぞれ248nm、164.5nm(実施例2)、365nm、123.8nm(実施例3)、436nm、148.6nm(実施例4)とし、実施例1と同様に評価した(表1参照)。
結果を図7−9に示す。図7−9に示すように、いずれの場合でもSOI層膜厚変動に対する反射率の変化はなく一定であり、実施例1と同様な結果となった。
(比較例1−4)
実施例1−4の埋め込み絶縁層の厚さdを、d=(1/2)×(λ/n)×Aを満たさない厚さにしてSOIウェーハを製造し、実施例1と同様の評価を行った。ここで、埋め込み絶縁層の厚さを、145nm(比較例1)、200nm(比較例2−4)とした。
結果を図6−9に示す。図6−9に示すように、比較例1−4のいずれの場合でもSOI層膜厚変動に対する反射率が大きく変化していることが分かる。
従って、このような埋め込み絶縁層の厚さが(1/2)×(λ/n)×Aを満たさない厚さのSOIウェーハでは、フォトリソグラフィを行う際、SOI層が面内で膜厚分布を有すると、SOI層の面内の位置によってSOIウェーハ表面に塗布されたフォトレジストに対する感光状態が変わり、露光後の現像するレジストパターンに設計とのずれを引き起こしてしまう。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…SOI層、2…埋め込み絶縁層、3…ベースウェーハ、
10…SOIウェーハ。

Claims (4)

  1. 波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの設計方法であって、
    前記露光光の波長λに応じて前記SOIウェーハの埋め込み絶縁層の厚さを設計し、該SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計することを特徴とするSOIウェーハの設計方法。
  2. 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項1に記載のSOIウェーハの設計方法。
  3. 波長λの露光光を用いて行われるフォトリソグラフィに適した、埋め込み絶縁層上にSOI層が形成されたSOIウェーハの製造方法であって、
    少なくとも、製造後のSOIウェーハに行われる前記フォトリソグラフィで用いる露光光の波長λに応じて、前記SOIウェーハの埋め込み絶縁層の厚さを設計し、該SOIウェーハの埋め込み絶縁層の厚さの設計を、前記埋め込み絶縁層の厚さをd、前記埋め込み絶縁層の屈折率をn、及びAを任意の正の整数とした時、d=(1/2)×(λ/n)×Aを満たすような厚さdに設計する工程と、前記設計した厚さの埋め込み絶縁層上にSOI層が形成されたSOIウェーハを作製する工程とを有することを特徴とするSOIウェーハの製造方法。
  4. 前記埋め込み絶縁層をシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜のいずれか、又はこれらを複数層積層した積層絶縁層とすることを特徴とする請求項3に記載のSOIウェーハの製造方法。


JP2010047885A 2010-03-04 2010-03-04 Soiウェーハの設計方法及び製造方法 Active JP5387450B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010047885A JP5387450B2 (ja) 2010-03-04 2010-03-04 Soiウェーハの設計方法及び製造方法
KR1020127022865A KR101642970B1 (ko) 2010-03-04 2011-02-03 Soi 웨이퍼의 설계 방법 및 제조 방법
EP11750302.9A EP2544235B1 (en) 2010-03-04 2011-02-03 Method for producing an soi wafer
US13/576,889 US8741741B2 (en) 2010-03-04 2011-02-03 Method for designing SOI wafer and method for manufacturing SOI wafer
CN201180012260.5A CN102782851B (zh) 2010-03-04 2011-02-03 Soi晶片的设计方法及制造方法
SG2012059796A SG183290A1 (en) 2010-03-04 2011-02-03 Method for designing soi wafer and method for manufacturing soi wafer
PCT/JP2011/000598 WO2011108188A1 (ja) 2010-03-04 2011-02-03 Soiウェーハの設計方法及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010047885A JP5387450B2 (ja) 2010-03-04 2010-03-04 Soiウェーハの設計方法及び製造方法

Publications (2)

Publication Number Publication Date
JP2011187474A JP2011187474A (ja) 2011-09-22
JP5387450B2 true JP5387450B2 (ja) 2014-01-15

Family

ID=44541859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010047885A Active JP5387450B2 (ja) 2010-03-04 2010-03-04 Soiウェーハの設計方法及び製造方法

Country Status (7)

Country Link
US (1) US8741741B2 (ja)
EP (1) EP2544235B1 (ja)
JP (1) JP5387450B2 (ja)
KR (1) KR101642970B1 (ja)
CN (1) CN102782851B (ja)
SG (1) SG183290A1 (ja)
WO (1) WO2011108188A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387451B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Soiウェーハの設計方法及び製造方法
JP6107353B2 (ja) * 2013-04-12 2017-04-05 株式会社島津製作所 表面処理状況モニタリング装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69232432T2 (de) 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
JP3363496B2 (ja) * 1991-11-20 2003-01-08 キヤノン株式会社 半導体装置及びその製造方法
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
EP1016930A1 (en) * 1998-12-28 2000-07-05 Infineon Technologies North America Corp. Bottom antireflective layer operating in destructive interference and absorption modes
JP2001144059A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体装置の製造方法
JP3946470B2 (ja) * 2001-03-12 2007-07-18 株式会社デンソー 半導体層の膜厚測定方法及び半導体基板の製造方法
EP1658635A1 (en) * 2003-08-29 2006-05-24 Advanced Micro Devices, Inc. A method of forming a TEOS cap layer at low temperature and reduced deposition rate
DE10339988B4 (de) * 2003-08-29 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer antireflektierenden Schicht
EP1806769B1 (en) 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Soiウェーハの製造方法
JPWO2006085626A1 (ja) 2005-02-14 2008-06-26 株式会社ニコン 露光方法及び装置、並びにデバイス製造方法
JP5003322B2 (ja) * 2007-07-09 2012-08-15 信越半導体株式会社 Soiウェーハの評価方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
CN101308230A (zh) * 2008-07-03 2008-11-19 中国科学院上海微系统与信息技术研究所 绝缘体上硅基三维楔形模斑转换器及其制备方法

Also Published As

Publication number Publication date
SG183290A1 (en) 2012-09-27
EP2544235B1 (en) 2017-08-02
KR20120121909A (ko) 2012-11-06
EP2544235A1 (en) 2013-01-09
CN102782851B (zh) 2015-06-17
US20120295424A1 (en) 2012-11-22
EP2544235A4 (en) 2013-12-04
CN102782851A (zh) 2012-11-14
US8741741B2 (en) 2014-06-03
KR101642970B1 (ko) 2016-07-26
JP2011187474A (ja) 2011-09-22
WO2011108188A1 (ja) 2011-09-09

Similar Documents

Publication Publication Date Title
US9046781B2 (en) Structure and method for reflective-type mask
TW201839914A (zh) 特徵尺寸縮減技術(三)
JP4423119B2 (ja) 反射防止膜及びそれを用いた光学素子
JP5387450B2 (ja) Soiウェーハの設計方法及び製造方法
JPH11352669A (ja) 露光方法および反射型マスク
JP5387451B2 (ja) Soiウェーハの設計方法及び製造方法
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
JP2011249391A (ja) 反射型フォトマスク及びその製造方法並びにパターン形成方法
US8415088B2 (en) Method for forming a material layer
CN101634806A (zh) 一种细线宽硅化物阻挡层图案形成方法
JP2004260050A (ja) 極限紫外線露光用マスク及びブランク並びにパターン転写方法
JP2008153395A (ja) 多層膜反射鏡、露光装置および半導体製造方法
US8476004B2 (en) Method for forming photoresist patterns
KR100966980B1 (ko) 반도체 소자의 cd보상 방법
JP4522040B2 (ja) 半導体装置の製造方法
TWI621921B (zh) 形成光阻圖案之方法
KR20100019706A (ko) Euv 노광마스크 및 그 형성 방법
KR100816196B1 (ko) 반도체 장치 제조를 위한 포토레지스트층 두께 결정 방법
KR20110089759A (ko) Euv 마스크 및 그 형성방법
KR20100096777A (ko) Euv 노광마스크 및 그 형성 방법
JPH038317A (ja) 半導体装置の製造方法
KR20040003949A (ko) 반도체소자의 미세 패턴 형성방법
KR20000045446A (ko) 반도체소자의 미세패턴 제조방법
KR20060038821A (ko) 반도체소자의 제조방법
KR20060121348A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Ref document number: 5387450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250