CN100517724C - Soi晶片及其制造方法 - Google Patents
Soi晶片及其制造方法 Download PDFInfo
- Publication number
- CN100517724C CN100517724C CNB028078896A CN02807889A CN100517724C CN 100517724 C CN100517724 C CN 100517724C CN B028078896 A CNB028078896 A CN B028078896A CN 02807889 A CN02807889 A CN 02807889A CN 100517724 C CN100517724 C CN 100517724C
- Authority
- CN
- China
- Prior art keywords
- soi
- wafer
- soi wafer
- ion
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000007547 defect Effects 0.000 claims abstract description 26
- 235000012431 wafers Nutrition 0.000 claims description 107
- 238000002347 injection Methods 0.000 claims description 37
- 239000007924 injection Substances 0.000 claims description 37
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052756 noble gas Inorganic materials 0.000 claims description 9
- 230000032798 delamination Effects 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 36
- 229940090044 injection Drugs 0.000 description 33
- 206010040844 Skin exfoliation Diseases 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 239000013078 crystal Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 10
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- 238000002309 gasification Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000000227 grinding Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种SOI晶片及其制造方法，该SOI晶片是利用离子注入剥离法所制作的SOI晶片，其特征为：发生在SOI晶片边缘部的基片表面外露的平台部的SOI岛区域宽度小于1mm，而且利用LPD检查所检测出的存在于SOI层表面的尺寸为0.19μm以上的凹坑状缺陷的密度，在1counts/cm2以下。因此，可提供一种利用离子注入剥离法所制作的SOI晶片，抑制剥离时所发生的SOI岛的产生，并且降低SOI晶片表面所存在的LPD缺陷密度的SOI晶片及其制造方法，而且可减少器件不良。
Description
技术领域
本发明涉及一种将注入了离子的晶片结合后剥离来制造SOI(Silicon on Insulator wafer：绝缘层硅晶片)晶片的所谓离子注入剥离法(亦称为氢离子剥离法或简易切离法(smart cut))，其中，抑制在平台部(terrace)发生的SOI岛的产生以及SOI晶片表面的LPD缺陷的产生，以减少器件不良的方法。
背景技术
离子注入剥离法是一种将注入了氢离子或稀有气体离子的晶片结合后剥离来制造SOI晶片的方法，但是在剥离后的SOI晶片边缘部并无法转移(复印)SOI层，因此有时会产生基片(支撑基板)表面外露的平台部。其主要原因在于：在晶片边缘部，所接合的晶片间的结合力较弱，所以SOI层不容易转移至基片侧。利用光学显微镜观察此SOI平台部时，判断在SOI层的边缘部有SOI层孤立成岛状的SOI岛产生。由于在器件制作中利用含有HF的水溶液(氢氟酸)的清洗过程当中，埋入氧化膜(有时称为BOX膜)会因为蚀刻而消失，因此这种SOI岛会从晶片剥离，并且成为硅颗粒而再度附着于器件制作区域，以致成为器件缺陷的原因。
图1是利用离子注入剥离法所制作的SOI晶片边缘部的剖视图。
图1(a)是SOI晶片10，其边缘部的详细显示于图1(b)。图1(b)以模式图显示出SOI晶片10是由SOI层25、埋入氧化膜26及基片27所构成，而且在其边缘部产生了基片表面外露的平台部43以及SOI层孤立成岛状的SOI岛42的状态。
另一方面，利用光学表面检查装置观察以离子注入剥离法所制造的SOI晶片时，判断存在作为LPD检测出的缺陷。所谓LPD(Light Point Defect：亮点缺陷)是以聚光灯观察晶片表面时所看见的亮点状缺陷的总称。此缺陷的本质并不清楚，但多半是浅浅的凹坑，如果使SOI层氧化而变薄，会形成贯穿SOI层的孔，因此会对于器件良品率有所影响。
发明内容
因此，本发明是鉴于这种问题点而研创的，其主要目的在于提供一种利用离子注入剥离法所制作的SOI晶片，抑制剥离时所发生的SOI岛的产生，并且降低SOI晶片表面所存在的LPD缺陷密度的SOI晶片及其制造方法，并且减少器件不良。
为了解决上述课题，本发明的SOI晶片是利用离子注入剥离法所制作的SOI晶片，其特征为：在SOI晶片边缘部所产生的基片表面外露的平台部的SOI岛区域宽度小于1mm。
如此，根据本发明可获得在SOI晶片边缘部所产生的基片表面外露的平台部的SOI岛的区域宽度，在1mm以下的SOI晶片。而且，如果是这种SOI岛区域宽度小于1mm的SOI晶片，则可以减少在器件制作中的HF清洗过程当中，由于埋入氧化膜因蚀刻而消失以致从晶片剥离，并且形成硅颗粒而再度附着于器件制作区域以致引起器件缺陷的情况，因而可提升器件的良品率。
而且，本发明的SOI晶片是利用离子注入剥离法所制作的SOI晶片，其特征为：利用LPD检查所检测出的存在于SOI层表面的尺寸为0.19μm以上的凹坑状缺陷的密度，在1counts/cm2以下。
如此，根据本发明可获得凹坑状缺陷极少的SOI晶片。而且，只要使在SOI层表面检测出为LPD的尺寸为0.19μm以上的凹坑状缺陷的密度在1counts/cm2以下，即可降低器件不良，并且谋求器件良品率的提升。
接下来，本发明的SOI晶片的制造方法是针对利用离子注入剥离法制造SOI晶片的方法，其特征为：根据是否有剥离现象来决定氢离子或稀有气体离子的注入量下限，并且根据平台部的SOI岛区域宽度或SOI晶片上利用LPD检测所检测出的凹坑状缺陷的密度，来决定氢离子或稀有气体离子的注入量上限。
只要以如上方式决定氢离子或稀有气体的离子注入量而进行注入，即可制作出可抑制剥离时容易发生的SOI岛的产生，或是降低SOI晶片表面所存在的LPD缺陷密度的SOI晶片。
具体而言是将氢离子的注入量设定为5×1016ions/cm2以上、小于7.5×1016ions/cm2。
如此即可将剥离时容易发生的SOI晶片边缘部的SOI岛区域宽度降低至1mm以下，因此可制作出可确实将SOI层转移至基片上，并且使SOI晶片表面所存在的LPD缺陷密度极度降低的SOI晶片。而且，通过设定成上述范围的注入量，可使晶片稳定而剥离。
如以上所述，根据本发明，可提供一种针对利用离子注入剥离法所制作的SOI晶片，抑制剥离时所发生的SOI岛的产生，并且降低SOI晶片表面所存在的LPD缺陷密度的SOI晶片及其制造方法，而且可降低器件不良。
附图说明
图1是SOI晶片边缘部所产生的平台以及SOI岛的模式图。(a)是SOI晶片、(b)是SOI晶片边缘部。
图2是由于离子注入量(ions/cm2)的不同所导致的SOI岛区域宽度以及平台宽度的变化的光学显微镜照片。离子注入量分别是(a)5.5×1016、(b)6.5×1016、(c)7.5×1016。
图3是晶片面内的LPD密度(counts/cm2)相对于离子注入量的变化图。
图4是本发明SOI晶片制作的一例的流程图。
具体实施方式
以下详细说明本发明。
本申请发明人等为了针对利用离子注入剥离法所制作的SOI晶片，制作出一种抑制剥离时所发生的SOI岛的产生，或是降低SOI晶片表面所存在的LPD缺陷密度的SOI晶片，发现只要将氢离子或稀有气体离子的注入量控制在预定范围内即可，于是详察各种条件而完成本发明。
在SOI晶片边缘部所产生的基片表面外露的平台部，以某宽度残留的SOI岛可在剥离热处理后观察到。而且，离子注入剥离法的剥离可能是由于剥离热处理中所产生的氢或稀有气体所引起的缺陷的成长、以及所注入的氢或稀有气体的气化所导致的急剧体积膨胀的力量所引起，其主要发生原因可能是在平台部的某晶片边缘部，由于所接合的晶片表面边缘部的研磨塌边的影响，所接合的晶片间的结合力较弱，以致SOI层不容易转移至基片侧。
本申请发明人等有鉴于这种剥离现象的特征，发现只要将所要注入的氢离子的量减少到比过去的8×1016ions/cm2还少，即可降低SOI岛区域宽度。
即，若将氢离子的注入量设定为5×1016ions/cm2以上、小于7.5×1016ions/cm2，即可使SOI岛区域宽度形成1mm以下，而且可将利用LPD检查所检测出的SOI层表面所存在的尺寸为0.19μm以上的凹坑状缺陷的密度，形成在1counts/cm2以下。
氢离子注入量若在7.5×1016ions/cm2以上，则SOI岛区域宽度会变大，这个理由在如今已非常明确，当氢离子的注入量大于所需要量，氢的气化膨胀所伴随的力量会过大，以致氢感应缺陷尚未成长即剥离。该结果，就可能会产生像SOI岛一样在没有横向连结的状态下剥离的区域。
而且，已知如果氢的掺杂量不足5×1016ions/cm2，则氢的注入量会过少，使缺陷形成或氢的气化膨胀所伴随的力量不足，以致只能将部分SOI层转移至基片，而无法使晶片全面剥离，因而无法制作出SOI晶片。因此，离子注入剥离法中氢的掺杂量必须在5×1016ions/cm2以上、小于7.5×1016ions/cm2，为了可以稳定地剥离，最好是以5.5×1016ions/cm2以上，更好以超过6×1016ions/cm2的注入量来制造SOI晶片。
如以上所述，关于氢离子的注入已知掺杂量有其最适当值，但是此现象若考虑到上述机构，则推测出不只是氢离子，在注入稀有气体离子的情况下也应该有适当值。
另外，利用光学表面检查装置观察SOI层表面时，已知检测为LPD的缺陷的密度与氢离子注入量有关，将注入量设在7.5×1016ions/cm2以上时，LPD会急剧增加。若过去的注入量8×1016ions/cm2，则约有2counts/cm2以上的缺陷会急剧降至1counts/cm2以下。
因此，本发明是针对离子注入剥离法，根据是否有剥离现象来决定氢离子或稀有气体离子的注入量下限，并且根据平台部的SOI岛区域宽度、或SOI晶片上利用LPD检查所检测出的凹坑状缺陷的密度，来决定氢离子或稀有气体离子的注入量上限。
以下，参照图面再详加说明本发明。
在此，图4是利用离子注入剥离法使注入了氢离子的晶片结合及剥离，以制作SOI晶片的制作的一例的流程图。
以下，以结合两片硅晶片的情况为主加以说明。
在使此注入了离子的晶片结合及剥离以制造SOI晶片的离子注入剥离法当中，由于处理步骤顺序的不同，例如有A法及B法，首先从A法开始说明。
A法的步骤1是准备两片硅镜面晶片，准备符合器件样式的晶片20、21。步骤2是对于其中至少一片晶片，在此是对于晶片20进行热氧化，并且在其表面形成大约0.1μm至2.0μm厚度的氧化膜30。步骤3是对于另一片晶片21的单面注入氢离子或稀有气体(在此是氢离子)，并且在离子的平均进入深度形成与表面平行的微小气泡层(封入层)40，此注入温度最好是25至450℃。步骤4是将晶片20的氧化膜30面重叠密接于注入了氢离子的晶片21的氢离子注入面的步骤，在常温的洁净环境下使两片晶片的表面彼此接触，由此不使用粘接剂等而粘接两片晶片。
接下来，步骤5是以封入层40为界线，分成上部硅28(剥离晶片)及下部SOI晶片10(SOI层25+埋入氧化膜26+基片27)的剥离热处理步骤，只要在惰性气体环境下，以400至600℃或更高的温度进行热处理，便会由于剥离热处理中所产生的氢感应缺陷的成长、以及所注入的氢的气化所导致的急剧体积膨胀的力量，而分离成上部硅以及下部SOI晶片。将剥离的上部硅28去除。
另外，最近也开发出一种离子注入剥离法，就是以等离子状态注入所要注入的离子，由此在室温下进行剥离步骤的技术。在该情况下，则不需要上述剥离热处理。
然后，在步骤6当中，利用前述步骤4的密接步骤而密接的两片晶片的结合力若要直接使用在器件步骤则显较弱，因此必须对于下部SOI晶片10进行热处理以强化结合强度，但是此热处理最好在惰性气体环境下，以1050℃至1200℃进行30分钟到2小时。
另外，亦可连续进行此步骤5的剥离热处理以及步骤6的结合热处理，并且不从下部SOI晶片去除在步骤5所剥离的上部硅而连续实施步骤6的结合热处理，或是同时进行步骤5的热处理以及步骤6的热处理。
接下来，步骤7是接触磨光(touch polishing)步骤，是对于劈开面50进行镜面研磨，使研磨量形成70nm至130nm，最好是100nm左右。
经过以上的步骤，即可制造出没有结晶缺陷层，而且具有膜厚均一性高的SOI层25的高品质SOI晶片10。
接下来，利用B法的SOI晶片的制造方法是在步骤1准备两片符合器件样式的硅镜面晶片22、23。步骤2是对于其中一片晶片23进行热氧化，并且在其表面形成大约0.1μm至2.0μm厚度的氧化膜31。步骤3是对于晶片23的氧化膜31面注入氢离子或稀有气体(在此为氢离子)，并且在离子的平均进入深度形成与表面平行的微小气泡层(封入层)41。此注入温度最好是25至450℃。步骤4是将硅晶片23重叠于注入了氢离子的晶片23的氢离子注入面，也就是氧化膜31面的步骤，在常温的洁净环境下使两片晶片的表面彼此接触，由此不使用粘接剂等而粘接两片晶片。接下来，步骤5至步骤7是经过与A法相同的处理步骤，然后即可获得没有结晶缺陷，而且具有均一膜厚的SOI层的SOI晶片。
本发明在上述离子注入剥离法中的步骤3是将氢离子注入一方的晶片时的离子注入量设定成5×1016ions/cm2以上、小于7.5×1016ions/cm2。如此即可将剥离时容易产生的SOI晶片边缘部的SOI岛区域宽度降低至1mm以下，而且可制作出使SOI晶片表面所存在的LPD缺陷密度极度降低的SOI晶片。而且，通过设定成上述范围的注入量，可使晶片稳定而剥离。
以下，举出本发明的实施例加以具体说明，但是本发明并不限定于这些实施例。
(实施例)
利用施加磁场而上拉的MCZ法(Magnetic field appliedCzochralski method)，并且控制上拉条件而拉起所谓已降低结晶缺陷的硅单结晶，再利用一般的方法加工此晶锭，以制作出使结晶全体的COP降低的硅镜面晶片(直径200mm、结晶方位<100>、导电型p型、电阻率10Ω·cm)。
利用表面检查装置(KLA天高尔社制、SP-1)测量此晶片表面的COP时，发现完全没有直径0.19μm以上的COP存在。在此，所谓COP(Crystal Originated Particle)是指结晶缺陷的一种，而且大小为0.1至0.2μm左右的空洞型缺陷。
接下来使用此晶片，并且以下述制作条件，利用离子注入剥离法依各条件分别制作出三片SOI晶片。
1)埋入氧化膜膜厚：145nm、
SOI膜厚：160nm。
2)氢离子注入条件
注入能量：56keV、掺杂量：4.5×1016、5.5×1016、6.5×1016、7.0×1016、7.5×1016、8.5×1016ions/cm2六种。
3)剥离热处理
温度：500℃、时间：30分钟、
环境：惰性气体(氩)。
4)结合热处理 温度：1100℃、时间：2小时。
5)接触磨光 研磨量：100nm。
以上述各掺杂量制造SOI晶片的后，利用光学显微镜测量SOI岛区域宽度以及平台宽度。测量结果显示于表1、图2。
从这些结果可以知道，SOI岛42的区域宽度在氢注入量为7.5×1016ions/cm2以上时会急剧变大。而且，SOI岛区域宽度变大时，平台43的宽度也会同时变大。
另外，将氢的掺杂量设定成5×1016ions/cm2以下时，氢的注入量会过少，使缺陷形成或氢的气化膨胀所伴随的力量不足，以致只能将部分SOI层转移至基片，而不易实现全面剥离，因而无法制作出SOI晶片。
根据上述结果，如果要在氢离子注入剥离法中缩小SOI平台宽度，且减少SOI岛的产生，只要将氢注入量设定成小于7.5×1016ions/cm2即可。另外，若是小于7.5×1016ions/cm2，5×1016ions/cm2以上的注入量，则平台宽度及SOI岛的发生频率大致相同。
(表1)
另一方面，利用光学表面检查装置(KLA天高尔社制SP-1)测量在各掺杂量的条件下所制作的SOI晶片表面的LPD密度。LPD的尺寸是设定为0.19μm以上、边缘部的除外区域是设定为5mm。将3种掺杂量下晶片面内的平均LPD密度显示于图3。图面中显示出将注入量设定为7.5×1016ions/cm2以上时，LPD会急剧地增加，若是小于7.5×1016ions/cm2的注入量，则可降低至大致相同程度。
因此，在利用离子注入剥离法制造SOI晶片的方法当中，最好将所要注入的氢的量设定在5×1016ions/cm2以上、小于7.5×1016ions/cm2，更好是设定成5.5×1016ions/cm2以上、7×1016ions/cm2以下。
另外，本发明并不限定于上述实施形态。上述实施形态仅为例示，只要具有与本发明权利要求范围所记载的技术性思想实质相同的构成，并且可发挥同样的作用效果，不管是哪一种皆包含在本发明的技术范围内。
例如，上述实施形态是针对使用直径8英寸的硅单结晶晶片的情况举例来说明，但是本发明并不限定于此，亦可适用在直径4至16英寸或是更大的硅单结晶晶片。
Claims (3)
1.一种SOI晶片，其特征为：是利用在常温下粘接两片硅晶片之后，至分离成SOI晶片和剥离晶片的期间，仅进行1次热处理，或是不进行热处理来进行剥离的离子注入剥离法，结合两片硅晶片所制作的SOI晶片，在SOI晶片边缘部所产生的基片表面外露的平台部的SOI岛区域宽度小于1mm。
2.如权利要求1所述的SOI晶片，其特征为：利用LPD检查所检测出的位于SOI层表面的尺寸为0.19μm以上的凹坑状缺陷的密度，在lcounts/cm2以下。
3.一种SOI晶片的制造方法，其特征为：是利用在常温下粘接两片硅晶片之后，至分离成SOI晶片和剥离晶片的期间，仅进行1次热处理，或是不进行热处理来进行剥离的离子注入剥离法，结合两片硅晶片制造SOI晶片的方法，根据是否有可以使稳定剥离的剥离现象来决定氢离子或稀有气体离子的注入量下限，并且根据平台部的SOI岛区域宽度小于1mm及SOI晶片上利用LPD检查所检测出的凹坑状缺陷的密度在lcounts/cm2以下，来决定氢离子或稀有气体离子的注入量上限。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108643A JP4304879B2 (ja) | 2001-04-06 | 2001-04-06 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| JP108643/2001 | 2001-04-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1502135A CN1502135A (zh) | 2004-06-02 |
| CN100517724C true CN100517724C (zh) | 2009-07-22 |
Family
ID=18960740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028078896A Expired - Lifetime CN100517724C (zh) | 2001-04-06 | 2002-03-29 | Soi晶片及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7560313B2 (zh) |
| EP (2) | EP1635389A1 (zh) |
| JP (1) | JP4304879B2 (zh) |
| KR (1) | KR20030089712A (zh) |
| CN (1) | CN100517724C (zh) |
| TW (1) | TW552622B (zh) |
| WO (1) | WO2002084738A1 (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| JP4617788B2 (ja) * | 2004-09-10 | 2011-01-26 | 信越半導体株式会社 | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| ATE441206T1 (de) * | 2004-12-28 | 2009-09-15 | Soitec Silicon On Insulator | Verfahren zum erhalten einer dünnen schicht mit einer geringen dichte von líchern |
| US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
| EP1798764A1 (en) * | 2005-12-14 | 2007-06-20 | STMicroelectronics S.r.l. | Process for manufacturing wafers usable in the semiconductor industry |
| JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| JP5028845B2 (ja) * | 2006-04-14 | 2012-09-19 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハ及びその製造方法 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| EP1993126B1 (en) * | 2007-05-18 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor substrate |
| JP5119742B2 (ja) * | 2007-05-25 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP2009054837A (ja) * | 2007-08-28 | 2009-03-12 | Sumco Corp | Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ |
| JP2009231376A (ja) | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5244650B2 (ja) | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP5674304B2 (ja) * | 2009-11-13 | 2015-02-25 | ラピスセミコンダクタ株式会社 | Ｓｏｉウェハの製造方法 |
| JP5688709B2 (ja) | 2010-09-24 | 2015-03-25 | 国立大学法人東京農工大学 | 薄膜半導体基板の製造方法 |
| TWI576474B (zh) | 2012-01-12 | 2017-04-01 | 信越化學工業股份有限公司 | Composite substrate containing no thermal decomposition of SOI and its manufacturing method |
| JP5978764B2 (ja) | 2012-05-24 | 2016-08-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP5862521B2 (ja) | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6056516B2 (ja) | 2013-02-01 | 2017-01-11 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| JP7218710B2 (ja) * | 2019-11-07 | 2023-02-07 | 株式会社Sumco | レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104090A (en) * | 1977-02-24 | 1978-08-01 | International Business Machines Corporation | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation |
| US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
| US4760036A (en) * | 1987-06-15 | 1988-07-26 | Delco Electronics Corporation | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation |
| US4849370A (en) * | 1987-12-21 | 1989-07-18 | Texas Instruments Incorporated | Anodizable strain layer for SOI semiconductor structures |
| JP2604488B2 (ja) | 1989-06-21 | 1997-04-30 | 富士通株式会社 | 接合ウエハおよびその製造方法 |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| JPH11145438A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3496508B2 (ja) | 1998-03-02 | 2004-02-16 | 三菱住友シリコン株式会社 | 張り合わせシリコンウェーハおよびその製造方法 |
| JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
| JPH11329997A (ja) | 1998-05-15 | 1999-11-30 | Canon Inc | 貼り合わせ基材とその作製方法 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JP4228419B2 (ja) | 1998-07-29 | 2009-02-25 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US6346458B1 (en) * | 1998-12-31 | 2002-02-12 | Robert W. Bower | Transposed split of ion cut materials |
| US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
-
2001
- 2001-04-06 JP JP2001108643A patent/JP4304879B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-29 CN CNB028078896A patent/CN100517724C/zh not_active Expired - Lifetime
- 2002-03-29 EP EP05026312A patent/EP1635389A1/en not_active Ceased
- 2002-03-29 EP EP02707249A patent/EP1376700A4/en not_active Withdrawn
- 2002-03-29 US US10/473,352 patent/US7560313B2/en not_active Expired - Lifetime
- 2002-03-29 KR KR10-2003-7013109A patent/KR20030089712A/ko not_active Application Discontinuation
- 2002-03-29 WO PCT/JP2002/003162 patent/WO2002084738A1/ja not_active Application Discontinuation
- 2002-04-04 TW TW091106885A patent/TW552622B/zh not_active IP Right Cessation
-
2006
- 2006-11-06 US US11/593,009 patent/US20070054459A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070054459A1 (en) | 2007-03-08 |
| EP1376700A1 (en) | 2004-01-02 |
| US7560313B2 (en) | 2009-07-14 |
| KR20030089712A (ko) | 2003-11-22 |
| EP1635389A1 (en) | 2006-03-15 |
| EP1376700A4 (en) | 2005-06-22 |
| WO2002084738A1 (fr) | 2002-10-24 |
| US20040219370A1 (en) | 2004-11-04 |
| CN1502135A (zh) | 2004-06-02 |
| JP4304879B2 (ja) | 2009-07-29 |
| JP2002305292A (ja) | 2002-10-18 |
| TW552622B (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100517724C (zh) | Soi晶片及其制造方法 | |
| KR100874724B1 (ko) | 접합 웨이퍼의 제조방법 | |
| US8173521B2 (en) | Method for manufacturing bonded wafer | |
| US6277501B1 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| US20020022348A1 (en) | Semiconductor substrate and production method thereof | |
| CN101118845B (zh) | 用于制造键合晶片的方法 | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| KR20020031412A (ko) | 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판 | |
| US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
| US7276427B2 (en) | Method for manufacturing SOI wafer | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2004087768A (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2004031715A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JP2000091172A (ja) | シリコンウェーハ及びその品質評価及び管理方法 | |
| JPH05259013A (ja) | 半導体シリコンウェーハ | |
| JP2004200250A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002198407A (ja) | シリコンウェーハの品質評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090722 |
|
| CX01 | Expiry of patent term |