TW552622B - SOI wafer and its manufacturing method - Google Patents
SOI wafer and its manufacturing method Download PDFInfo
- Publication number
- TW552622B TW552622B TW091106885A TW91106885A TW552622B TW 552622 B TW552622 B TW 552622B TW 091106885 A TW091106885 A TW 091106885A TW 91106885 A TW91106885 A TW 91106885A TW 552622 B TW552622 B TW 552622B
- Authority
- TW
- Taiwan
- Prior art keywords
- soi
- wafer
- soi wafer
- ion implantation
- lift
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000007547 defect Effects 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 238000007689 inspection Methods 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 49
- 239000001257 hydrogen Substances 0.000 claims description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims description 36
- -1 hydrogen ions Chemical class 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 13
- 230000002079 cooperative effect Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000000926 separation method Methods 0.000 abstract 2
- 230000002950 deficient Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229940075613 gadolinium oxide Drugs 0.000 description 1
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 1
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(1 ) 【發明所屬的技術領域】 本發明是關於一種針對使植入了離子的晶圓在結合後 剝離以製造S〇I晶圓的所謂離子植入剝離法(亦稱爲氫 離子剝離法或簡易切離法(smart cut )),抑制在平台部 所發生之SO I島的產生以及S〇I晶圓表面之LPD缺 陷的產生,以減少元件瑕疵情況的方法。 【背景技術】 離子植入剝離法是一種使植入了氫離子或稀有氣體離 子的晶圓在結合後剝離以製造S〇I晶圓的方法,但是在 剝離後的S〇I晶圓邊緣部並無法複印S〇I層,因此有 時會產生基片(支撐基板)表面外露的平台部。其主要原 因在於:在晶圓邊緣部,所接合的晶圓間的結合力較弱, 所以S 0 I層不容易複印至基片側。利用光學顯微鏡觀察 此S〇I平台部時,已知在S〇I層的邊緣部有S〇I層 孤立成島狀的S 0 I島產生。由於在元件製程中利用含有 H F之水溶液(氫氟酸)的淸洗過程當中,埋入氧化膜( 有時稱爲Β〇X膜)會因爲蝕刻而消失,因此這種S〇I 島會從晶圓剝離,並且成爲矽顆粒而再度附著於元件製作 區域,以致成爲元件瑕疵的原因。 第1圖係利用離子植入剝離法所製作的S〇I晶圓邊 緣部的剖視圖。
第1圖C a )係S〇I晶圓1 0,其邊緣部的詳細顯 示於第1圖(b )。第1圖(b )以模式圖顯示出S〇I ---------餐------1T------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 - 552622 經濟部智慧財產局員工消費合作社印製 A7 B7___五、發明説明(2 ) 晶圓10是由SOI層25、埋入氧化膜26及基片27 所構成,而且在其邊緣部產生了基片表面外露的平台部 4 3以及S〇I層孤立成島狀的S〇I島4 2的狀態。 另一方面,利用光學表面檢查裝置觀察以離子植入剝 離法所製造的S〇I晶圓時,已知有檢測出爲L P D的缺 陷存在。所謂L P D (Light Point Defect:亮點缺陷)是 以聚光燈觀察晶圓表面時所看見的亮點狀缺陷的總稱。此 缺陷的本質並不淸楚,但多半是淺淺的凹坑,如果使 S〇I層氧化而變薄,會形成貫穿SO I層的穿孔,因此 會對於元件生產量有所影響。 【發明之揭示】 因此,本發明是鑑於這種問題點而硏創者,其主要目 的在於提供一種針對利用離子植入剝離法所製作的S 0 I 晶圓,抑制剝離時所發生之S〇I島的產生,並且降低 S〇I晶圓表面所存在的L P D缺陷密度的S〇I晶圓及 其製造方法,並且減少元件瑕疵情況。 爲了解決上述課題,本發明的S〇I晶圓是利用離子 植入剝離法所製作的S〇I晶圓,其特徵爲:在S〇I晶 圓邊緣部所產生之基片表面外露的平台部之S〇I島區域 寬度小於1 m m。 如此,本發明即可獲得在S〇I晶圓邊緣部所產生之 基片表面外露的平台部之S〇I島的區域寬度在1 m m以 下的S〇I晶圓。而且,如果是這種S〇I島區域寬度小 (請先閱讀背面之注意事項再填寫本頁) •裝_ 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(3 ) 於1 m m的S〇I晶圓,則在元件製程中的H F淸洗過程 當中,由於埋入氧化膜因爲蝕刻而消失,以致從晶圓剝離 ,並且形成矽顆粒而再度附著餘元件製作區域,以致引起 元件瑕疵的情況會變少,因而可提升元件的生產量。 而且,本發明的S〇I晶圓是利用離子植入剝離法所 製作的S〇I晶圓,其特徵爲:利用l P D檢查所檢測出 之存在於s〇I層表面的尺寸爲〇 · 1 9 # ηι以上的凹坑 狀缺陷之密度在1 c 〇 u n t s/cm2以下。 如此’本發明即可獲得凹坑狀缺陷極少的S〇I晶圓 。而且’只要使在S〇I層表面檢測出爲L P D的尺寸爲 0 · 1 9 // m以上之凹坑狀缺陷的密度在1 c 〇 u n t s / c m 2以下’即可降低元件瑕疵情況,並且謀求元件生產 量的提升。 接下來,本發明的S〇I晶圓的製造方法是針對利 用離子植入剝離法製造S〇I晶圓的方法,其特徵爲:根 據是否有剝離現象來決定氫離子或稀有氣體離子的植入量 下限’並且根據平台部之S〇I島區域寬度或S〇I晶圓 利用L P D檢測所檢測出的凹坑狀缺陷的密度來決定氫 離子或稀有氣體離子的植入量上限。 只要以如上方式決定氫離子或稀有氣體的離子植入量 而進行植入,即可製作出可抑制剝離時容易發生之S〇I 島的產生,或是降低S〇I晶圓表面所存在之L P D缺陷 密度的S〇I晶圓。
具體而言是將氫離子的植入量設定爲5 X 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -6 - I I I n ^ I I n I 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(4 ) l〇16i ons/cm2 以上、7 · 5x 1016i 〇ns / c m 2以下。 如此即可將剝離時容易發生的S〇I晶圓邊緣部的 S〇I島區域寬度降低至1 m m以下,因此可製作出可確 實將S〇I層複印至基片上,並且使s〇I晶圓表面所存 在的L P D缺陷密度極度降低的S〇I晶圓。而且,藉由 設定成上述範圍的植入量,可使晶圓穩定而剝離。 如以上所述,根據本發明,可提供一種針對利用離子 植入剝離法所製作的S〇I晶圓,抑制剝離時所發生之 S〇I島的產生,並且降低S〇I晶圓表面所存在的 L P D缺陷密度的S〇I晶圓及其製造方法,而且可降低 元件瑕疵情況。 【圖面之簡單說明】 第1圖是S〇I晶圓邊緣部所產生的平台以及S〇I 島的検式圖。(a)是SOI晶Η、 (b)是SOI晶® 邊緣部。 第2圖是由於離子植入量(i 〇 n s / c m 2 )的不同 所導致的S〇I島區域寬度以及平台寬度之變化的光學顯 微鏡照片。離子植入量分別是(a ) 5 . 5 X 1 0 1 6、( b)6.5xl016、(c)7.5xl016。 第3圖是晶圓面內之LPD密度(c o un t s/ c m 2 )相對於離子植入量的變化圖。 第4圖是本發明S〇I晶圓製程之一例的流程圖。 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -7- 552622
Μ Β7 Ν發明説明( 5 符號說明 0 〇 2 2 2 2 2 2 2 4 4 4 4 經濟部智慧財產局員工消#合作社印製 7 8 〇 1 〇 1 2 3 0 S〇I晶圓 晶圓 晶圓 矽鏡面晶圓 矽鏡面晶圓 S〇I層 埋入氧化膜 基片 上部矽 氧化膜 氧化膜 微小氣泡層(封入層) 微小氣泡層(封入層) S〇I島 平台部 劈開面 ^曰月的最佳實施形態】 以下詳細說明本發明。 本案發明者群爲了針對利用離子植入剝離法所製作的 晶圓,製作出一種抑制剝離時所發生之s〇I島的
產生’或是降低s〇I晶圓表面所存在的L P D 缺陷密度 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 氏張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐 -8- 經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(6 ) 的S〇I晶圓,發現只要將氣離子或稀有氣體離+的植入 量控制在預定範圍內即可,於是詳察各種條件而完成本發 明。 以某寬度殘留在S〇I晶圓邊緣部所產生的基片表面 外露之平台部的S〇I島可在剝離熱處理後觀察到。而且 ’離子植入剝離法中的剝離可能是由於剝離熱處理中所產 生的氫或稀有氣體所引起的缺陷之成長、以及所植入的氫 或稀有氣體之氣化所導致的急遽體積膨脹之力量所引起, 其主要發生原因可能是在平台部的某晶圓邊緣部,由於所 接合的晶圓表面邊緣部之硏磨塌邊的影響,所接合的晶圓 間之結合力較弱,以致S〇I層不容易複印至基片側。 本案發明者群有鑒於這種剝離現象的特徵,發現只要 將所要植入的氫離子的量減少到比過去的8 X 1 ◦ 1 6 i ο n s / c m 2還少,即可降低S〇I島區域寬 度。 亦即,若將氫離子的植入量設定爲5 X l〇16i ons/cm2以上、7 · 5x 1016i 〇ns / c m 2以下,即可使S〇I島區域寬度形成1 m m以下, 而且可將利用L P D檢查所檢測出之S Ο I層表面所存在 的尺寸爲0 · 1 9 # m以上的凹坑狀缺陷之密度形成 lcount s/cm2以下。 氫離子植入量若在7 · 5 X 1 0 1 6 i 〇 n s / c m 2以 上’則S〇I島區域寬度會變大,這個理由在如今已非常 明確’當氫離子的植入量大於所需要量,氫之氣化膨脹所 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 批衣 訂 線 (請先閲讀背面之注意事項再填寫本頁) 552622 A 7 B7 五、發明説明(7 ) 伴隨的力量會過大,以致氫感應缺陷尙未成長即剝離。該 結果,就可能會產生像s ο I島一樣在沒有橫向連結的狀 態剝離的區域。 而且,已知如果氫的參雜量不滿5x 1 0i6 i 〇 n S / c m 2,則氫的植入量會過少,使缺陷形成或氫之氣化膨 脹所伴隨的力量不足,以致只能將部分S〇I層複印至基 片,而無法使晶圓全面剝離,因而無法製作出S〇I晶圓 。因此,離子植入剝離法當中氫的參雜量必須在5 X l〇16i ons/cm2以上、7 · 5xl016i〇ns / c m 2以下,爲了可以穩定地剝離,最好是以5 . 5 x 1 〇 1 6 i ο n s / c m 2以上,更好是以超過6 X 1〇1 6 i ο n s / c m 2的植入量來製造S〇I晶圓。 如以上所述,關於氫離子的植入已知參雜量有其最適 當値,但是此現象若考慮到上述機構,則不只是氫離子, 在植入稀有氣體離子的情況下也應該有適當値。 另外,利用光學表面檢查裝置觀察S〇I層表面時, 已知檢測出爲L P D的缺陷之密度與氫離子植入量有關, 將植入量設定在7 · 5 X 1 0 1 6 i ο n s / c m 2以上時, L P D會急遽增加。若是過去的植入量8x 1 〇 1 6 i ο n s / c m 2,則大約有 2 C 〇 u n t s / c m 2以上之多的缺陷會遽降至1 c o u n t s / c m 2以 下。 因此,本發明是針對離子植入剝離法,根據是否有剝 離現象來決定氫離子或稀有氣體離子的植入量下限,並且 -- (請先閱讀背面之注意事項再填寫本頁) -5-T» 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10 - 552622 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(8 ) 根據平台部的S〇I島區域寬度或S〇I晶圓上利用 L p D檢查所檢測出的凹坑狀缺陷的密度來決定氫離子或 稀有氣體離子的植入量上限。 以下,參照圖面再詳加說明本發明。 在此,第4圖是利用離子植入剝離法使植入了氫離子 的晶圓結合及剝離,以製作S〇I晶圓的製程之一例的流 程圖。 以下,以結合兩片矽晶圓的情況爲主加以說明。 在使此植入了離子的晶圓結合及剝離以製造S〇I晶 圓的離子植入剝離法當中,由於處理步驟順序的不同,例 如有A法及B法,首先從A法開始說明。 A法的步驟1是準備兩片矽鏡面晶圓,是準備符合元 件樣式的晶圓2 0、2 1 。步驟2是對於其中至少一方的 晶圓’在此是對於晶圓2 0進行熱氧化,並且在其表面形 成大約0 . 1 // m至2 · 0 // m厚度的氧化膜3 0。步驟 3是對於另一方晶圓2 1的單面植入氫離子或稀有氣體( 在此是氫離子),並且在離子的平均進入深度形成與表面 平行的微小氣泡層(封入層)4 0,此植入溫度最好是 2 5至4 5 0。(:。步驟4是將晶圓2 0的氧化膜3 0面重 疊密接於植入了氫離子的晶圓2 1的氫離子植入面的步驟 ’是在常溫的潔淨環境下使兩片晶圓的表面彼此接觸,藉 此不使用接著劑等而接著兩片晶圓。 接下來,步驟5是以封入層4 0爲界線,分成上部矽 2 8 C剝離晶_ )及下部s〇I晶圓1 0 ( S〇I層2 5 辦衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -11 - 552622 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(9 ) +埋入氧化膜2 6 +基片2 7 )的剝離熱處理步驟,只要 在惰性氣體環境下,以4 0 0至6 0 0 t:或更高的溫度進 行熱處理,便會由於剝離熱處理中所產生的氫感應缺陷之 成長、以及所植入的氫之氣化所導致的急遽體積膨脹之力 量而分離成上部矽以及下部S〇I晶圓。剝離的上部矽 2 8予以去除。 另外,最近也開發出一種離子植入剝離法,就是以等 離子狀態植入所要植入的離子,藉此在室溫下進行剝離步 驟的技術。在該情況下,則不需要上述剝離熱處理。 然後,在步驟6當中,利用前述步驟4之密接步驟而 密接的兩片晶圓之結合力若要直接使用在元件步驟則顯較 弱,因此必須對於下部S ◦ I晶圓1 0進行熱處理以強化 結合強度,但是此熱處理最好在惰性氣體環境下,以 1 0 5 0 °C至1 2 0 0 °C進行3 0分鐘到2小時。 另外,亦可連續進行此步驟5的剝離熱處理以及步驟 6的結合熱處理,並且不從下部S〇I晶圓去除在步驟5 所剝離的上部矽而連續實施步驟6的結合熱處理,或是同 時進行步驟5的熱處理以及步驟6的熱處理。 接下來,步驟7是接觸磨光(touch polishing)步驟, 是對於劈開面5 0進行鏡面硏磨,使硏磨量形成7 〇 n m 至1 3 0 n m,最好是1 0〇n m左右。 經過以上的步驟,即可製造出沒有結晶缺陷層,而且 具有膜厚均一性高之S〇I層2 5的高品質S〇I晶圓 10。 f-- (請先閱讀背面之注意事項再填寫本頁) 訂 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -12- 經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(1〇 ) 接下來’利用B法的s〇I晶圓的製造方法是在步驟 1準備兩片符合兀件樣式的砂鏡面晶圓2 2、2 3。步驟 2是對於其中一方的晶圓2 3進行熱氧化,並且在其表面 形成大約0 _ 1 // m至2 · 〇 // m厚度的氧化膜3 1。步 驟3是對於晶圓2 3的氧化膜3 1面植入氫離子或稀有氣 體(在此爲氫離子),並且在離子的平均進入深度形成與 表面平行的微小氣泡層(封入層)4 1。此植入溫度最好 是2 5至4 5 0 °C。步驟4是將矽晶圓2 3重疊於植入了 氫離子的晶圓2 3的氫離子植入面,也就是氧化膜3 1面 的步驟,是在常溫的潔淨環境下使兩片晶圓的表面彼此接 觸,藉此不使用接著劑等而接著兩片晶圓。接下來,步驟 5至步驟7是經過與A法相同的處理步驟,然後即可獲得 沒有結晶缺陷,而且具有均一膜厚之S〇I層的S〇I晶 圓。 本發明在上述離子植入剝離法中的步驟3是將氫離子 植入一方晶圓時的離子植入量設定成5 X 1 0 1 6 i 〇 n s / c m 2 以上、7 · 5 χ 1 〇 1 6 i 〇 n s / c m 2 以下。如 此即可將剝離時容易產生的S〇I晶圓邊緣部的S〇I島 區域寬度降低至1 m m以下,而且可製作出使S〇I晶圓 表面所存在的L P D缺陷密度極度降低的S〇I晶圓。而 且,藉由設定成上述範圍的植入量,可使晶圓穩定而剝離 〇 以下,舉出本發明的實施例加以具體說明,但是本發 明並不限定於這些。 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 552622 A7 ___B7_ 五、發明説明(Μ ) (實施例) 利用施加磁場而上拉的M C Z法(Magnetic field applied Czochralski method),並且控制上拉條件而拉起所 謂已降低結晶缺陷的砂單結晶,再利用一般的方法加工此 晶錠’以製作出使結晶全體之C 0 P降低的矽鏡面晶圓( 直徑2 0 0 m m、結晶方位< 1 〇 〇 >、導電型p型、電 阻率 1 0 Ω · m )。 利用表面檢查裝置(KLA天高爾社製、s P - 1 ) 測量此晶圓表面的C〇P時,發現完全沒有直徑〇 · 1 9 A m以上的C〇P存在。在此,所謂c〇P ( Crystal Originated Particle )是指結晶缺陷的一種,而且大小爲 0 · 1至0 · 2 // m左右的空洞型缺陷。 接下來使用此晶圓,並且以下述製程條件,利用離子 植入剝離法依各條件分別製作出三片S 0 I晶圓。 1 )埋入氧化膜膜厚:1 4 5 n m、S〇I膜厚: 1 6 0 n m 〇 ---------辦衣------tr------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 )氫離子植入條件 植入能量:5 6 k e V、參 雜量 :4 • 5xl〇16、5.5> (1 0 1 6、( 3 . 5 X 10 16、 7 _ 0 X 1 〇 1 6、7 . 5 X 1 0 1 6 、8 · 5 X 10 1 6 i ο n s / c m 2 六種。 3 ) 剝離熱處理 溫度: 5 0 0。。、 時間: 3 0分 鐘、 環境 :惰性氣體(氬)。 4 ) 結合熱處理 溫度: 1 1〇〇T: 、時間 :2小 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14 - 經濟部智慧財產局員工消費合作社印製 552622 A7 B7 五、發明説明(12) 時。 5 )接觸磨光 硏磨量·· 1 〇 〇 n m。 以上述各參雜量製造S〇I晶圓之後,利用光學顯微 鏡測量S〇I島區域寬度以及平台寬度。測量結果顯示於 表1、第2圖。 從這些結果可知,S〇I島4 2的區域寬度在氫植入 量爲7 · 5x 1016i ons/cm2以上時會急遽變大。 而且,SOI島區域寬度變大時,平台43的寬度也會同 時變大。 另外,將氫的參雜量設定成5 X 1 0 1 6 i 〇 n s / c m 2以下時,氫的植入量會過少,使缺陷形成或氫之氣化 膨脹所伴隨的力量不足,以致只能將部分S〇I層複印至 基片,而不易實現全面剝離,因而無法製作出S 〇 I晶圓 〇 根據上述結果’如果要在氫離子植入剝離法當φ ,縮j S〇I平台寬度,並且減少s〇I島的產生,只要將氮植 入量設定成7 . 5x 10i6i ons / 〇1112以下即可。另 外,若是7_5父1016丄〇113/〇!112以下,5>< 1 0 1 6 i ο n s / c m 2以上的植入量,則平台寬度及 S〇I島的發生頻率大致相同。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -15 - ^ ----- 批衣I I 訂 I 各 (請先閱讀背面之注意事項再填寫本頁) 552622 A7 B7 五、發明説明(13 (表1 )
A天高爾社 的S (請先閲讀背面之注意事項再填寫本頁) -裝· 經濟部智慧財產局員工消費合作社印製 另一方面,利用光學表面檢查裝置(KL 製S Ρ - 1 )測量在各參雜量之條件下所製作 圓表面的LPD密度。LPD的尺寸是設定爲 0 . 1 9 // m以上、邊緣部的除外區域是設定爲5 將3種參雜量下晶圓面內的平均L P D密度顯示於 。圖面中顯示出將植入量設定爲7 · 5χ 1 016 i / c m 2以上時,L P D會急遽地增加,若是7, · 5 x 1 0 1 6 i 〇 n s / c m 2以下的植入量,則可降低至大致 相同程度。 因此,在利用離子植入剝離法製造S〇I晶圓的方法 當中’最好將所要植入的氫的量設定在5 X l〇16i 〇ns/cm2 以上、7 · 5x 1〇16土 ons /cm2以下,更好是設定成5 . 5x l〇16i 〇ns/ 以上、7 x 1〇1 6 i η s / c m 2以下 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) -16- 〇τ旦 曰曰 mm ° 第3圖 〇 n s 訂 552622 A7 B7 五、發明説明(14 ) 另外’本發明並不限定於上述實施形態。上述實施形 態僅爲例示,只要具有與本發明申請專利範圍所記載之技 術性思想實質相同的構成,並且可發揮同樣的作用效果, 不管是哪一種皆包含在本發明的技術範圍內。 例如’上述貫施形態係針對使用直徑8英吋的政單結 晶晶圓的情況舉例來說明,但是本發明並不限定於此,亦 可適用在直徑4至1 6英吋或是更大的矽單結晶晶圓。而 且’不僅可適用在矽單結晶晶圓彼此之接合,也可適用在 ΐ夕卓結晶晶圓與絕緣基板(石英、氧化纟g、藍寶石、碳化 矽等)之接合。 1111 _ 訂 11 ! n 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
Claims (1)
- 552622 A8 B8 C8 D8 六、申請專利範圍 j (請先閲讀背面之注意事項再填寫本頁) 1 . 一種S〇I晶圓,是利用離子植入剝離法所製作 的S Ο I晶圓,其特徵爲:在s〇I晶圓邊緣部所產生之 基片表面外露的平台部之s〇I島區域寬度小於1 m m。 2 _ —種S〇I晶圓,是利用離子植入剝離法所製作 的S〇I晶圓,其特徵爲:利用l P D檢查所檢測出之位 於S〇I層表面的尺寸爲〇 · 1 9 # ηι以上的凹坑狀缺陷 之密度在1 c 〇 u n t s/cm2以下。 3 _ —種S〇I晶圓的製造方法,是利用離子植入剝 離法製造S 0 I晶圓的方法,其特徵爲:根據是否有剝離 現象來決定氫離子或稀有氣體離子的植入量下限,並且根 據平台部的S〇I島區域寬度或s〇I晶圓上利用L P D 檢查所檢測出之凹坑狀缺陷的密度來決定氫離子或稀有氣 體離子的植入量上限。 4 · 一種S〇I晶圓的製造方法,是利用離子植入剝 離法製造S〇I晶圓的方法,其特徵爲:將氫離子的植入 量設定成 5x 1 016i ons/cm2以上、7 . 5x 1 〇1 6 i〇n s / c m 2以下。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001108643A JP4304879B2 (ja) | 2001-04-06 | 2001-04-06 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW552622B true TW552622B (en) | 2003-09-11 |
Family
ID=18960740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091106885A TW552622B (en) | 2001-04-06 | 2002-04-04 | SOI wafer and its manufacturing method |
Country Status (7)
Country | Link |
---|---|
US (2) | US7560313B2 (zh) |
EP (2) | EP1635389A1 (zh) |
JP (1) | JP4304879B2 (zh) |
KR (1) | KR20030089712A (zh) |
CN (1) | CN100517724C (zh) |
TW (1) | TW552622B (zh) |
WO (1) | WO2002084738A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI741758B (zh) * | 2019-11-07 | 2021-10-01 | 日商Sumco股份有限公司 | 雷射表面檢查裝置的座標位置特定準確度校正方法及半導體晶圓的評價方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
JP4617788B2 (ja) * | 2004-09-10 | 2011-01-26 | 信越半導体株式会社 | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
ATE441206T1 (de) * | 2004-12-28 | 2009-09-15 | Soitec Silicon On Insulator | Verfahren zum erhalten einer dünnen schicht mit einer geringen dichte von líchern |
US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
EP1798764A1 (en) * | 2005-12-14 | 2007-06-20 | STMicroelectronics S.r.l. | Process for manufacturing wafers usable in the semiconductor industry |
JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
JP5028845B2 (ja) * | 2006-04-14 | 2012-09-19 | 株式会社Sumco | 貼り合わせウェーハ及びその製造方法 |
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
EP1993126B1 (en) * | 2007-05-18 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor substrate |
JP5119742B2 (ja) * | 2007-05-25 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
JP2009054837A (ja) * | 2007-08-28 | 2009-03-12 | Sumco Corp | Simoxウェーハ製造方法およびsimoxウェーハ |
JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 |
US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5244650B2 (ja) | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5674304B2 (ja) * | 2009-11-13 | 2015-02-25 | ラピスセミコンダクタ株式会社 | Soiウェハの製造方法 |
JP5688709B2 (ja) | 2010-09-24 | 2015-03-25 | 国立大学法人東京農工大学 | 薄膜半導体基板の製造方法 |
SG11201404039UA (en) | 2012-01-12 | 2014-10-30 | Shinetsu Chemical Co | Thermally oxidized heterogeneous composite substrate and method for manufacturing same |
JP5978764B2 (ja) | 2012-05-24 | 2016-08-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5862521B2 (ja) | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6056516B2 (ja) | 2013-02-01 | 2017-01-11 | 信越半導体株式会社 | Soiウェーハの製造方法及びsoiウェーハ |
JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Soiウェーハの製造方法 |
FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104090A (en) * | 1977-02-24 | 1978-08-01 | International Business Machines Corporation | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation |
US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
US4760036A (en) * | 1987-06-15 | 1988-07-26 | Delco Electronics Corporation | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation |
US4849370A (en) * | 1987-12-21 | 1989-07-18 | Texas Instruments Incorporated | Anodizable strain layer for SOI semiconductor structures |
JP2604488B2 (ja) | 1989-06-21 | 1997-04-30 | 富士通株式会社 | 接合ウエハおよびその製造方法 |
JPH0964321A (ja) | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Soi基板の製造方法 |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JPH11145438A (ja) | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP3496508B2 (ja) | 1998-03-02 | 2004-02-16 | 三菱住友シリコン株式会社 | 張り合わせシリコンウェーハおよびその製造方法 |
JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JPH11329997A (ja) | 1998-05-15 | 1999-11-30 | Canon Inc | 貼り合わせ基材とその作製方法 |
JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP4228419B2 (ja) * | 1998-07-29 | 2009-02-25 | 信越半導体株式会社 | Soiウエーハの製造方法およびsoiウエーハ |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
US6346458B1 (en) * | 1998-12-31 | 2002-02-12 | Robert W. Bower | Transposed split of ion cut materials |
US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
-
2001
- 2001-04-06 JP JP2001108643A patent/JP4304879B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-29 WO PCT/JP2002/003162 patent/WO2002084738A1/ja not_active Application Discontinuation
- 2002-03-29 CN CNB028078896A patent/CN100517724C/zh not_active Expired - Lifetime
- 2002-03-29 EP EP05026312A patent/EP1635389A1/en not_active Ceased
- 2002-03-29 KR KR10-2003-7013109A patent/KR20030089712A/ko not_active Application Discontinuation
- 2002-03-29 EP EP02707249A patent/EP1376700A4/en not_active Withdrawn
- 2002-03-29 US US10/473,352 patent/US7560313B2/en not_active Expired - Lifetime
- 2002-04-04 TW TW091106885A patent/TW552622B/zh not_active IP Right Cessation
-
2006
- 2006-11-06 US US11/593,009 patent/US20070054459A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI741758B (zh) * | 2019-11-07 | 2021-10-01 | 日商Sumco股份有限公司 | 雷射表面檢查裝置的座標位置特定準確度校正方法及半導體晶圓的評價方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4304879B2 (ja) | 2009-07-29 |
CN100517724C (zh) | 2009-07-22 |
CN1502135A (zh) | 2004-06-02 |
EP1635389A1 (en) | 2006-03-15 |
KR20030089712A (ko) | 2003-11-22 |
US7560313B2 (en) | 2009-07-14 |
US20040219370A1 (en) | 2004-11-04 |
WO2002084738A1 (fr) | 2002-10-24 |
JP2002305292A (ja) | 2002-10-18 |
EP1376700A4 (en) | 2005-06-22 |
EP1376700A1 (en) | 2004-01-02 |
US20070054459A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW552622B (en) | SOI wafer and its manufacturing method | |
KR100797212B1 (ko) | 고 저항성 지지체 상에 유용층을 구비한 기판의 제조 방법 | |
TWI394204B (zh) | 鍵合晶圓的製造方法 | |
TW552323B (en) | Method for producing SOI substrate and SOI substrate | |
JP3932369B2 (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
KR20020031412A (ko) | 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판 | |
JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
JP2001155978A (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
US7276427B2 (en) | Method for manufacturing SOI wafer | |
US7563697B2 (en) | Method for producing SOI wafer | |
JP2009032972A (ja) | 貼り合わせウエーハの製造方法 | |
KR20140121392A (ko) | 접합 soi 웨이퍼의 제조방법 | |
JP2004087768A (ja) | Soiウエーハの製造方法 | |
JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP2004342858A (ja) | Soiウェーハおよびその製造方法 | |
JP5119742B2 (ja) | 貼り合わせウエーハの製造方法 | |
CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
JP2004087767A (ja) | Soiウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |