JP4958797B2 - ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法 - Google Patents

ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法 Download PDF

Info

Publication number
JP4958797B2
JP4958797B2 JP2007556668A JP2007556668A JP4958797B2 JP 4958797 B2 JP4958797 B2 JP 4958797B2 JP 2007556668 A JP2007556668 A JP 2007556668A JP 2007556668 A JP2007556668 A JP 2007556668A JP 4958797 B2 JP4958797 B2 JP 4958797B2
Authority
JP
Japan
Prior art keywords
sige layer
layer
region
oxidation
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007556668A
Other languages
English (en)
Other versions
JP2008532276A (ja
Inventor
ダバル ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008532276A publication Critical patent/JP2008532276A/ja
Application granted granted Critical
Publication of JP4958797B2 publication Critical patent/JP4958797B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments

Landscapes

  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ＳｉＧｅ層の表面領域を酸化させる方法に関する。
また本発明は、半導体層をその表面の少なくとも一方上に備える基板を処理する方法において、該方法は基板のアニールを含み、前記アニール自体が、前記基板の表面領域を酸化させるための酸化雰囲気下での、基板の酸化熱処理を含む方法に関する。
そうした方法はすでに存在する。
上記で明らかにしたような基板のアニールは一般に、制御された雰囲気中で実施される。
非酸化雰囲気（窒素、アルゴン、真空など）中でアニールすると一般に、半導体層、特にシリコンの表面上にピッチング（ｐｉｔｔｉｎｇ）という現象が生じるという欠点に直面する。
他方では、酸化雰囲気中でアニールすると、基板の結晶構造中に欠陥が形成されるという欠点に直面する。
基板を、表面のピッチングにさらすことなくアニールし、それと同時に、基板の結晶構造中に導入される欠陥の数を可能な限り制限するための解決策が提案されている（特許文献１参照。）。
特許文献１では実際に、基板の表面上に、前記基板のアニール前に酸化領域を形成することを含む方法が提案されている。
そうした方法では、酸化表面領域がアニール中に基板を保護し、前記アニールは、酸化表面領域を影響を受けないままにおく雰囲気中で実施される。
したがって、特許文献１では、基板のアニールに関して上記で述べた欠点を制限するための解決策が提供されている。
この解決策は、とりわけＳＯＩ（シリコン・オン・インシュレータ）型の基板の処理に十分に適している。
しかし、半導体基板に関する最近の発展によって、例えばＳｉなどの材料でできた支持層と、該支持層の格子定数とは異なる格子定数を有するＳｉＧｅなどの半導体材料でできた少なくとも１層とを一般に備える多層基板が促進されてきた。
ＳＧＯＩ（シリコン−ゲルマニウム・オン・インシュレータ）基板が、そうした基板の一例である。
もちろん、特許文献１で提供された一般的な解決策の、ＳＧＯＩ基板に対する応用は、興味深いはずである。
この一般的な解決策は、酸化表面領域を、酸化物を堆積させることにより形成することで、応用することができる。
しかし、そうすることで、プロセス中に堆積ステップが追加されることになる。堆積ステップの追加は、そうした追加のステップが、余分の時間、複雑さ、およびコストに関連することになるので、望ましくない。
酸化表面領域を形成する別の方法は、ＳＧＯＩ基板のＳｉＧｅ表面を「直接」酸化させることにより実施することである（すなわち、ＳｉＧｅ表面の熱処理による、ＳｉＧｅ層の表面領域の酸化）。
しかし、熱酸化などの熱処理は、ＳＧＯＩ基板内の望ましくない影響に関連する。
ＳＧＯＩ基板を（例えばその表面を酸化させるために）アニールすると、ＳＧＯＩのＳｉＧｅ層内の特定の問題に、特に転位の発生に関連する恐れがあることが、実際に知られている。
ＳｉＧｅ層内のそうした転位は、前記ＳｉＧｅ層の表面酸化領域の下に、Ｇｅに豊む濃縮層が形成されるために発生する。
アニールによって実際に、Ｇｅが、ＳｉＧｅ層の表面領域から、ＳｉＧｅ層の層の中に排除され、この排除されたＧｅが、表面酸化領域とＳｉＧｅ層の基底部との間の境界面に蓄積する傾向がある。
したがって、この蓄積によってＧｅ濃縮層が形成され、該Ｇｅ濃縮層は表面酸化領域とＳｉＧｅ層の基底部をなす残部との間に埋め込まれている。
このＧｅ濃縮層は、ＳｉＧｅ層の基底部をなす残部の格子定数とは異なる格子定数を有する。
したがって、ＳｉＧｅ層の熱酸化を実施して、Ｇｅ濃縮層の厚さが増大するにつれ、その厚さが、Ｇｅに富む層とその下にあるＳｉＧｅとの間の格子定数不整合に起因する転位の出現に相当する値に到達することになる。
この制限は、論文の中で明らかにされた（非特許文献１参照。特にパートＣ、“Ｓｔｒｕｃｔｕｒａｌ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ”を参照されたい。）。
したがって、特許文献１の一般的方法のＳＧＯＩ基板への応用に関する、特にその方法の直接酸化による応用に関する制限がある。
米国特許第６４０３４５０号明細書（ＵＳ ‘４５０） LeGoues et al. ("Oxidation studies of SiGe" - J. Applied Physics 65(4), 15 February 1989, 1724)
本発明の一目的は、こうした制限に関連しない方法を提供することである。
本発明の別の目的は、ＳｉＧｅ層（特にＳＧＯＩ基板のＳｉＧｅ層）上に、ＳｉＧｅ層の構造内に転位などの欠陥を発生させずに、直接熱酸化によって酸化表面領域を形成する方法を提供することである。
本発明の別の目的は、ＳＧＯＩ基板などの基板を、前記基板の２つの層間の接合境界面を安定化し強化するために、アニールする方法を提供することである。
別の目的は、ＳｉＧｅ層全体にわたるＧｅの均一な分布に有利に働く上述の方法を提供することである。
これらの目的は、ＳｉＧｅ層の表面領域を酸化させる方法において、前記表面領域を酸化させるための、酸化雰囲気下でのＳｉＧｅ層の酸化熱処理を含む方法であって、該方法は以下の２つの段階を含むことを特徴とする。
・ 前記ＳｉＧｅ層に対して直接実施される酸化熱処理である第１の段階であって、前記酸化熱処理が、以下のような酸化領域を得るように実施される第１の段階、すなわち、
≫下にあるＳｉＧｅを、後続の第２の段階中にピッチングから保護することができるキャッピング酸化物（ｃａｐｐｉｎｇ ｏｘｉｄｅ）を形成するのに十分なほど厚く、
≫酸化表面領域の厚さを、閾値厚さ範囲（前記ＳｉＧｅ層内の酸化表面領域の直下にあるＧｅ濃縮領域と前記ＳｉＧｅ層の基底部との間の格子定数不整合に起因するＳｉＧｅ層内の転位の発生に相当する範囲）未満に維持するのに十分なほど薄い酸化領域を得るように実施される第１の段階と、
・ 前記第１の段階の後に前記ＳｉＧｅ層に対して実施される、不活性雰囲気中での高温アニールである第２の段階であって、
≫前記ＳｉＧｅ層が、前記第１の段階中に形成された前記酸化領域で覆われ、
≫前記高温アニールが、前記Ｇｅ濃縮領域から、前記ＳｉＧｅ層の基底部内にＧｅが拡散するのを可能にする第２の段階とを含む。
そうした方法の非限定的ではあるが好ましい諸態様は、以下のとおりである。
・ 前記酸化熱処理が、ＳｉＯ2から構成される表面酸化領域の形成に相当する熱量（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）で実施される。
・ 前記酸化熱処理が、転移温度より高い温度で実施され、前記転移温度は、ＳｉＧｅが酸化されてＳｉxＧｅyＯz（ｚが０とは異なる）型の酸化物になる前記転移温度未満の第１の温度領域と、ＳｉＧｅが酸化されてＳｉＯ2になる前記遷移温度より高い高温領域との境界を定めている。
・ 前記ＳｉＧｅ層が２０％のＧｅを含み、前記転移温度が７５０〜８００℃である。
・ 前記閾値範囲が、酸化表面領域に関して、３０から５０ｎｍの厚さに相当する。
・ 前記ＳｉＧｅ層が２０％のＧｅを含み、前記酸化熱処理が、９００℃で１５分間実施される。
・ 前記酸化熱処理が、純酸素雰囲気下で実施される。
・ 前記高温アニールが、前記Ｇｅ濃縮領域をなくすように、ＳｉＧｅ層全体内でＧｅが実質的に均一に分布するのを可能にする熱量で実施される。
・ 前記高温アニールが、１０００〜１１００℃の温度で２時間実施される。
・ 前記高温アニールが、１１００℃の温度で実施される。
本発明はさらに、ＳｉＧｅ層と支持基板との間に埋込み酸化物層を備えるＳＧＯＩ構造体内の、少なくとも１つの接合境界面を安定化させる安定化方法であって、
≫前記安定化方法が、上述の酸化方法を、前記ＳＧＯＩ構造体のＳｉＧｅ層に応用することを含み、
≫前記酸化方法の酸化熱処理が、前記酸化方法の後続の高温アニール中に前記ＳｉＧｅ層をピッチングから保護するために、ＳＧＯＩ構造体のＳｉＧｅ層の表面上に保護酸化物キャッピングを形成するようにＳＧＯＩ構造体に対して実施され、
・ 前記高温アニールがそれと同時に、
≫前記ＳｉＧｅ層と前記埋込み酸化物層との間の接合境界面、および／または前記支持基板と前記埋込み酸化物層との間の接合境界面を安定化させること、ならびに
≫一般式ＳｉxＧｅyＯzの酸化物の発生を低減するために、ＳＧＯＩ構造体のＳｉＧｅ層内でＧｅが拡散すること
を可能にする。
そうした安定化方法の非限定的ではあるが好ましい諸態様は、以下のとおりである。
・ 前記酸化熱処理が、転移温度よりも高い温度で実施される。前記転移温度は、ＳｉＧｅが酸化されてＳｉxＧｅyＯz（ｚが０とは異なる）型の酸化物になる前記転移温度未満の第１の温度領域と、ＳｉＧｅが酸化されてＳｉＯ2になる前記転移温度より高い高温領域との境界を定めている。
・ 前記ＳｉＧｅ層が２０％のＧｅを含み、前記酸化熱処理が３０分間実施され、前記転移温度が７５０〜８００℃である。
・ 前記酸化熱処理が、前記ＳｉＧｅ層上に表面酸化領域が発生するのに相当する熱量で実施され、表面酸化領域が同時に、
≫後続の高温アニール中に、前記ＳｉＧｅ層をピッチングから保護するのに十分なほど厚く、
≫前記閾値範囲未満にとどまるのに十分なほど薄い。
・ 前記表面酸化領域が、１００オングストロームの厚さを有する。
・ 前記ＳｉＧｅ層が２０％のＧｅを含み、前記酸化熱処理が、９００℃で１５分間実施される。
・ 前記高温アニールが、少なくとも９５０℃の温度で、２時間実施される。
・ 前記高温アニールが、１０００〜１１００℃の温度で、２時間実施される。
・ 前記高温アニールが、１１００℃の温度で実施される。
また本発明は、ＳｉＧｅ層を、半導体材料製の基板層と接合させる方法であって、上述の酸化方法が、前記ＳｉＧｅ層の表面領域内にＳｉＯ2酸化物層を形成するように、前記ＳｉＧｅ層上で実施され、次いで酸化後のＳｉＧｅ層が、前記基板層と接合され、
・ 前記基板層に接合される前に、ＳｉＯ2酸化物層をその表面領域内に備える前記ＳｉＧｅ層が、Ｓｍａｒｔ−Ｃｕｔ（商標）型プロセスにおいて、脆化領域をその層の中に形成するように注入され、
・ 前記注入後かつ前記接合前に、前記表面酸化物が除去され、
・ 前記基板層がＳｉ基板層であり、
・ 前記基板層が、酸化物層で覆われる
ことを特徴とする方法にも関する。
本発明のその他の態様、目標、および利点は、図面を参照して記載された本発明の好ましい諸実施形態の以下の説明を読めば、より詳細に明らかとなろう。
本発明の全体的な特徴
ＳｉＧｅ層の表面領域を酸化させる方法
本発明の第１の態様は、ＳｉＧｅ層の表面領域を酸化させる方法であって、前記表面領域を酸化させるための、酸化雰囲気下でのＳｉＧｅ層の酸化熱処理を含む方法である。
そうした方法は、
・ 前記ＳｉＧｅ層に対して直接実施される、酸化熱処理の第１の段階と、
・ 前記第１の段階後に、不活性雰囲気中で前記ＳｉＧｅ層に対して実施される、高温アニールの第２の段階と
を含む。
第１の段階は、酸化雰囲気下で実施される。第１の段階は、乾式熱酸化として実施しても、湿式熱酸化として実施してもよい。
この第１の段階は、キャッピング酸化物を形成するのに十分なほど厚いＳｉＧｅ層の酸化領域を得るように実施され、該キャッピング酸化物は、下にあるＳｉＧｅを後続の第２の段階中にピッチングから保護することができる。
さらに、この第１の段階はまた、厚さが制限されたＳｉＧｅ層の酸化表面領域を得るように実施される。
実際、そうした方法では、ＳｉＧｅ層の表面酸化領域の厚さは、閾値厚さ範囲未満にとどまらなければならない。
前記閾値範囲は、
・ 酸化熱処理中に、Ｇｅが表面から離れて移動することによって形成される、Ｇｅ濃縮
領域と、
・ ＳｉＧｅ層の基底をなす残りの部分
との間の格子定数不整合に起因する、ＳｉＧｅ層内の転位の発生に相当する。
したがって本発明は、転位の出現に相当する「閾値厚さ範囲」があることを利用するものである。
第２の段階は、第１の段階後に、第１の段階中に形成された表面酸化領域によって覆われたＳｉＧｅ層に対して実施される。
この酸化表面領域は、ＳｉＧｅ層の基底部を後の高温アニール中にピッチングから保護する、キャッピング酸化物を形成する。
ＳｉＧｅ層のこの「基底部」（すなわち、表面酸化領域の下にある部分）は、この段階では、Ｇｅ濃縮層を含むということを明記しておく。
第２の段階の高温アニールは、Ｇｅが、このＧｅ濃縮領域から前記ＳｉＧｅ層の基底部内に拡散するのを可能にする。
そうした酸化方法では、ＳｉＧｅ層の表面に酸化領域を形成することと同時に、ピッチングおよび転位を回避することが可能になる。
図１は、本方法の２つの段階がＳｉＧｅ層１００に施される様子を示し、ＳｉＧｅ層１００はこの場合構造体１０の一部分であり、該構造体１０は支持層１０１（例えば、Ｓｉでできたものでよい）およびＳｉＧｅ層と支持層との間に埋込み酸化物層１０２をさらに備える。
構造体１０は一般に、非常に薄い層を備える円形のウェーハである。そうした層は、図上では、実際の縮尺で描かれていない。
第１の段階では、酸化熱処理が、初期のＳｉＧｅ層１００の表面領域から、酸化表面領域１１０を形成するように実施される。
上述のように、この表面領域は、ＳｉＧｅ層の基底領域を後続の高温アニール中にピッチングから保護するのに十分なほど厚い。また、この表面領域はそれと同時に、上述の厚さ閾値範囲未満にとどまるように十分薄い。
熱酸化中に、Ｇｅが酸化領域１１０から離れて移動することによって形成されるＧｅ濃縮領域１２０が、酸化領域１１０の直下にある。
また、ＳｉＧｅ層の残りの部分１２０が、Ｇｅ濃縮領域１１０の下にある。この残りの部分は、元のＳｉＧｅ層と同じ組成の実質的に純粋なＳｉＧｅから構成される。
第２の段階では、第１の段階後に得られる構造に、高温アニールが施される。
この高温アニールは、領域１２０と１３０の間でＧｅが拡散するのに有利に働く。また、この高温アニールは、そうした拡散が完了するまで、すなわち２つの領域１２０および１３０が、高温アニールによって影響を受けない表面酸化領域１１０の下に、単一の均質な領域１４０を形成するまで、実施される。
接合境界面を安定化させる方法
本発明は、ＳｉＧｅ層と別の層の間の接合境界面の安定化に、有利に適用される。
一緒に接合されるそうした２つの層は、特に、酸化物層がそのＳｉＧｅ層と支持層の間に埋め込まれた、ＳＧＯＩ構造の２つの層とすることができる。
そうした構成が、図１に示されている。
本発明のこうした応用においては、安定化方法は、上述の酸化方法をＳＧＯＩ構造のＳｉＧｅ層に応用することを含む。
また、前記酸化方法の酸化熱処理（すなわち、第１の段階）を、ＳＧＯＩ構造のＳｉＧｅ層の表面上のＳＧＯＩ構造に対して実施され、もって前記ＳＧＯＩ構造のＳｉＧｅ層上に保護酸化物キャッピングを形成する。前記保護酸化物キャッピングは、前記ＳｉＧｅ層を前記酸化方法の後続の高温アニール中にピッチングから保護するためのものである。
酸化方法の高温アニール（第２の段階）が、それと同時に、
・ （極めて粗さの少ない２表面間の単純な接触から生じる分子付着によって）接合された２層間の接合境界面を安定化させること、
≫（この接合境界面は、構造体の、ＳｉＧｅ層と埋込み酸化物層の間の境界面、および／または支持基板と埋込み酸化物層の間の境界面とすることができる）
・ ならびに、Ｓｉ、ＧｅおよびＯを含む酸化物（すなわち、一般式ＳｉxＧｅyＯzの酸化物）の発生を低減するために、構造体のＳｉＧｅ層内でＧｅが拡散すること
を可能にする。
接合する方法
本発明の別の有利な応用例は、ＳｉＧｅ層を半導体材料製の基板層と接合する方法であり、その方法では、上述の酸化方法がＳｉＧｅ層に対して実施され、もって前記ＳｉＧｅ層の表面領域内にＳｉＯ2酸化物層を形成し、次いで酸化後のＳｉＧｅ層が、基板層と接合される。
そうした応用例では、酸化方法を、好ましくは、その第１の段階（酸化熱処理）の熱量で、ＳｉＧｅ層上に、ＳｉＯ2から構成される表面酸化領域が形成されるのが可能になるように実施すべきである。
接合される２層間に配置されたＳｉＯ2（すなわち、接合される片面上、または両面上にあるＳｉＯ2）は、実際に、そうした層の接合に有利に働く。
Ｓｍａｒｔ−Ｃｕｔ（商標）型のプロセスへの応用
上記で明らかにしたように、本発明を、ＳｉＧｅ層を別の層と接合するのに応用することができる。
そうした「別の層」は、Ｓｍａｒｔ−Ｃｕｔ（商標）型のプロセスの、基部（または「受領」）層に相当する、基板層とすることができる。
好ましい一応用例では、ＳｉＧｅ層が、その上にＳｉＯ2酸化領域を形成するように酸化され、基板層に接合される前に、そのＳｉＧｅ層が、その層の中に脆化ゾーンを形成するように注入される。
注入は、一般に、Ｈおよび／またはＨｅなどの化学種を用いて実施される。
酸化表面領域は、ＳｉＧｅを注入中の望ましくない影響から保護する。
そうした望ましくない影響には、特に、
・ 炭化水素による汚染と、
・ ＳｉＧｅ層の構造体内に注入することによって形成される、起こり得るチャネリング（ｃｈａｎｎｅｌｌｉｎｇ）とがある。このＳｉＧｅ層を覆っているＳｉＯ2表面領域は、実際は非晶質であり、そうしたチャネリングの影響を制限する。
ＳｉＧｅ層上の酸化表面領域を、注入後に、ＳｉＧｅ層を基板層と接合するための接合層として使用することができる。
あるいは、この表面酸化領域を、注入後かつ注入後のＳｉＧｅ層を基板層と接合する前に、除去することもできる。そのような場合には、酸化領域の主な機能は、ＳｉＧｅ層を、注入の望ましくない影響から保護することである。
表面酸化領域が接合前に除去される場合、そうした除去を、好ましくはＨＦエッチングによって実施すべきである。
基板層は一般に、Ｓｉでできた基板層とすることができる。
また、基板層は、接合前にそれ自体が酸化物で覆われてよい。
注入および接合の後、Ｓｍａｒｔ−Ｃｕｔ（商標）型のプロセスの後続の諸ステップが実施される（注入によって形成された脆化ゾーンでのへき開、および例えば研磨による仕上げ）。
本発明を、Ｓｍａｒｔ−Ｃｕｔ（商標）型のプロセス内に応用することで、そうしたプロセスをＳｉＧｅ上部（または「ドナー」）層に対して、そうした層に対する酸化物の堆積ステップを経なければならないことなく、実施することが可能になる。
本発明の詳細な特徴
以下の説明および詳細は、上記で述べた本発明の全ての態様（ＳｉＧｅ層の表面領域を酸化させる方法、安定化させる方法、接合する方法）に関する。
ＳｉＧｅ層は、２０％のＧｅ濃度を有してよく、その値は、以下に説明する多くの例の基礎として使用される。しかし、Ｇｅ濃度のそうした値は、限定的なものではない。
酸化熱処理（第１の段階）
酸化熱処理を、乾式酸化として実施しても、湿式酸化として実施してもよい。酸化熱処理は、純酸素雰囲気下で実施することができる。
□酸化表面領域に関する所望の厚さに対する指標
上記で明らかにしたように、酸化熱処理が、
・ ＳｉＧｅ層の酸化表面領域が、下にあるＳｉＧｅを後続の第２の段階中にピッチングから保護することができるキャッピング酸化物を形成するのに十分なほど厚くなければならないが、
・ それと同時に、この酸化表面領域が、転位の出現に相当する閾値厚さ範囲未満にとどまるために十分なほど、薄いままでなければならない
という２つの条件を同時に満たすように実施される。
本発明の一実施形態では、ＳｉＧｅ層の酸化表面領域に関して、閾値範囲が３０から５０ｎｍの厚さによって定義される。これは、２０％のＧｅを含むＳｉＧｅ層に特に十分に適している。
また、表面酸化領域の厚さに関する良好な値は、１００オングストロームであり、この値も、２０％のＧｅを含むＳｉＧｅ層に十分に適している。
□ＳｉＯ2でできている表面酸化領域の発生
好ましくは、酸化熱処理（第１の段階）が、ＳｉＯ2から構成される表面酸化領域の形成に相当する熱量で実施される。
ＳｉＯ2は実際、温度安定性の（すなわち、その組成が、高温処理にさらされることによって変わらない）酸化物であり、そのことが、ＳｉＯ2を（とりわけ、第２の段階の高温アニールを受けること、および接合目的に関して）特に有利にしている。
この、ＳｉＯ2から構成される酸化表面領域を得るという目的のために、出願人は、当初は（表面ＳｉＧｅ層が２０％のＧｅを有して）同一のＳＧＯＩウェーハ構造に対する、さまざまな酸化熱処理に対して行った観測を利用した。これらの酸化熱処理は、同じ持続時間（３０分）を有するが、そのそれぞれに対応する温度が異なる（それらの温度は、６４０℃〜８６０℃の範囲である）。
酸化領域の厚さおよび組成が、各構造体の熱処理後にそれぞれに対して観測された。
出願人は、これらの観測から（また、特に酸化領域の組成の観測から）、酸化熱処理に関して、転移温度を定義することができることを見出した。
この転移温度より上で実施される熱処理の場合、構造体のＳｉＧｅ層上に形成された表面酸化領域は、ＳｉＯ2であった。
また、この転移温度未満で実施される熱処理の場合、構造体のＳｉＧｅ層上に形成された表面酸化領域は、Ｇｅを含み、一般式はＳｉxＧｅyＯzであった。
図２は、（ＳｉＧｅが２０％のＧｅを有し、熱処理の持続時間が３０分である）上述の場合、転移温度が７５０〜８００℃であったことを示す。この図は、転移が非常に顕著であることを示す。
図２の上部の曲線は、２０％のＧｅを含むＳｉＧｅ層の表面酸化領域の厚さを、ＳｉＧｅ層に施された３０分の熱処理の温度の関数として示すものである。
この上部曲線は不連続であり、不連続位置が転移温度に相当する。
酸化領域の厚さの測定に加えて、図２のグラフを作るために、この領域の性質の評価が（酸化領域についての酸化物の屈折率を観測することによって）実施された。
上部曲線の左側部分は、ＳｉＧｅＯ2を含む酸化領域に相当する（約１．４８の屈折率）。
この曲線の右側部分は、ＳｉＯ2でできた酸化領域に相当する（約１．４５の屈折率）。
グラフの下部の曲線は、Ｓｉ層上に形成された酸化物の厚さを、３０分の熱処理に関する温度の関数として示すものである。この曲線は、Ｓｉ上に形成された酸化物の性質が、熱処理の温度で変化しないので、連続である。
上述の「第１の段階」の熱処理では、ＳｉＧｅ層の表面酸化領域の材料としてＳｉＯ2が望まれる場合、熱処理はしたがって転移温度より高い温度で実施され、前記転移温度は、ＳｉＧｅが酸化されてＳｉxＧｅyＯz（ｚが０とは異なる）型の酸化物になる、前記転移温度未満の第１の温度領域と、ＳｉＧｅが酸化されてＳｉＯ2になる、前記転移温度より高い高温領域との境界を定めている。
図２のグラフは、３０分間実施された熱処理に関するものである。しかし、そうした持続時間は限定ではなく、異なる持続時間では、転移温度は、図２を参照して上記で述べた値とは異なる値を有することができる。
一例として、出願人は、２０％のＧｅを含むＳｉＧｅ層に対して１５分間、９００℃で実施された熱処理によって、顕著な転位またはピッチングなしで、酸化ＳｉＧｅ層が生成されたことを確認した。
この最後の例はさらに、前記ＳｉＧｅ層を備えるＳＧＯＩを安定化させる方法に応用するのに、十分に適したものであった。
高温アニール（第２の段階）
第２の段階の高温アニールが、前記Ｇｅ濃縮領域をなくすように、ＳｉＧｅ層全体内でＧｅが実質的に均一に分布するのを可能にする熱量で実施される。
このアニールは、不活性雰囲気中で実施される。
２０％のＧｅを含むＳｉＧｅ層の場合、そうした熱量は一般に、９５０℃を超える温度で２時間実施されるアニールに相当する。
より正確には、約１０００〜１１００℃の温度で２時間実施されるアニールが、特に有利である。
さらに正確には、２時間の間１１００℃で実施されるアニールが特に好ましい。というのも、出願人は、そうした条件が、高い接合エネルギー（２Ｊ／ｍ2）を得るのを可能にする熱量に到達するために必要であることを観測したためである。
そうした値は、第１の段階（１５分の間９００℃で実施される酸化熱処理）に関して明らかにした例の中で述べたＳＧＯＩ構造体の安定化に有利なものとして、特に評価された。
図３ａ〜３ｃは、ＳｉＧｅ層の３つの異なるサンプルが、２０％のＧｅを有し、また３つの異なるタイプの酸化熱処理、
・ ９００℃での５０分間の熱酸化（図３ａのサンプル）
・ ９００℃での２５０分間の熱酸化（図３ｂのサンプル）
・ ９００℃での５００分間の熱酸化（図３ｃのサンプル）
を受けた後の断面のＴＥＭ画像である。
これらの３つのサンプルは、全体的に３１（すなわち、３つのそれぞれの図に関して３１ａ、３１ｂ、３１ｃ）と参照符号が付された表面酸化領域、およびこの表面酸化領域の直下の蓄積領域を示す。
（全体的に３２と参照符号が付された）蓄積領域は、Ｇｅが熱酸化中に移動して蓄積した、Ｇｅ濃縮領域に相当する。
これらの３つの図は、一致した縮尺で正確に描かれていない。
以下の表は、これらの３つのサンプルの特徴［蓄積領域と、（全体的に３３と参照符号が付された）ＳｉＧｅ層の最下部をなす残りの部分との間の境界面の粗さを含む］をまとめたものである。
図４ａ１〜４ａ３は、図３ａのサンプルを酸化させた後、その中に欠陥がないことを示す、ＴＥＭ画像である。
・ 蓄積（Ｇｅ濃縮）領域３２ａと、ＳｉＧｅ層の最下部をなす残りの部分３３ａとの間の境界面に欠陥がないこと、
・ ＳｉＧｅ層の残りの部分３３ａ内に欠陥がないこと
を見て取ることができる。
（図３ａ、および４ａ１〜４ａ３に示す）第１のサンプルの酸化は、本発明の方法の「第１の段階」に従って実施されたものである。
図４ｂ１〜４ｂ７は、図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像である（第２のサンプル）。
図４ｂ１〜４ｂ２は、このサンプルの、Ｇｅ濃縮領域３２ｂ内にある欠陥を示す。したがって、このサンプルの酸化は、本発明の方法の「第１の段階」に従って実施されていない。
図４ｂ３〜４ｂ５はさらに、そのサンプルの、Ｇｅ濃縮領域３２ｂとＳｉＧｅの基底をなす残りの部分３３ｂとの間の境界面での欠陥を示す。測定された欠陥濃度は、２．１０8欠陥／ｃｍ2であった。
さらに、図４ｂ６〜４ｂ７は、この第２のサンプルのＳｉＧｅ層３３ｂ全体にわたる貫通転位を示す。
図４ｃ１〜４ｃ１２は、図３ｃのサンプル（第３のサンプル）の構造体を酸化させた後の、その構造を示すＴＥＭ画像である。
これらの図は特に、サンプルのＧｅ濃縮領域３３ｃ内に、高濃度の欠陥を示す。
したがって、この第３のサンプルの熱酸化が、本発明の方法の「第１の段階」に従って実施されなかったことが明らかである。
本発明による方法の主な全体の諸ステップを概略的に示す図である。 ＳｉＧｅ層の熱酸化用の２つの温度領域［酸化によって、ＳｉxＧｅyＯz（ＳｉＧｅＯ2）型の酸化物が発生する第１の領域、および酸化によって、ＳｉＯ2型の酸化物が発生する第２の領域］を示し、それによって、２つの酸化領域（ｏｘｉｄａｔｉｏｎ ｒｅｇｉｍｅ）の間の転移温度を示すグラフである。 ９００℃での５０分間の熱酸化処理を受けた後の、ＳｉＧｅ層サンプルの断面のＴＥＭ画像である。 ９００℃での２５０分間の熱酸化処理を受けた後の、ＳｉＧｅ層サンプルの断面のＴＥＭ画像である。 ９００℃での５００分間の熱酸化処理を受けた後の、ＳｉＧｅ層サンプルの断面のＴＥＭ画像である。 図３ａのサンプルを酸化させた後、その中に欠陥がないことを示す、ＴＥＭ画像である。 図３ａのサンプルを酸化させた後、その中に欠陥がないことを示す、別のＴＥＭ画像である。 図３ａのサンプルを酸化させた後、その中に欠陥がないことを示す、別のＴＥＭ画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルのＧｅ濃縮領域内の欠陥を示す画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルのＧｅ濃縮領域内の欠陥を示す別の画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルの前記Ｇｅ濃縮領域とその下にあるＳｉＧｅとの間の境界面での欠陥を示す画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルの前記Ｇｅ濃縮領域とその下にあるＳｉＧｅとの間の境界面での欠陥を示す別の画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルの前記Ｇｅ濃縮領域とその下にあるＳｉＧｅとの間の境界面での欠陥を示す別の画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルのＳｉＧｅ層の貫通転位を示す画像である。 図３ｂのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、サンプルのＳｉＧｅ層の貫通転位を示す別の画像である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。 図３ｃのサンプルの構造体を酸化させた後の、その構造を示すＴＥＭ画像であって、特に、サンプルのＧｅ濃縮領域内にある高濃度の欠陥を示す、別の図である。

Claims (23)

  1. ＳｉＧｅ層の表面領域を酸化させる方法であって、
    該方法は前記表面領域を酸化させるための、酸化雰囲気下での前記ＳｉＧｅ層の酸化熱処理を含み、
    該方法が２つの段階を含み、
    ・ 第１の段階は前記ＳｉＧｅ層に対して直接実施される酸化熱処理であって、前記酸化熱処理は、
    ≫下にあるＳｉＧｅを、後続の第２の段階中にピッチングから保護することができるキャッピング酸化物を形成するのに十分なほど厚く、
    ≫酸化表面領域の厚さを、前記ＳｉＧｅ層内の前記酸化表面領域の直下にあるＧｅ濃縮領域と、前記ＳｉＧｅ層の基底部との間の格子定数不整合に起因する前記ＳｉＧｅ層内の転位の発生に相当する閾値厚さ範囲未満に維持するのに十分なほど薄い前記酸化領域を得るように実施されるものであり、
    ・ 第２の段階は前記第１の段階の後に、前記ＳｉＧｅ層に対して実施される不活性雰囲気中での高温アニールであって、
    ≫前記ＳｉＧｅ層は、前記第１の段階中に形成された前記酸化領域で覆われ、
    ≫前記高温アニールは、前記Ｇｅ濃縮領域から前記ＳｉＧｅ層の基底部内にＧｅが拡散するのを可能にするものであり、
    ≫前記高温アニールは、１０００〜１１００℃の温度で実施されることを特徴とする方法。
  2. 前記酸化熱処理は、ＳｉＯ2から構成される表面酸化領域の形成に相当する熱量で実施されることを特徴とする前記請求項１に記載の方法。
  3. 前記酸化熱処理は、転移温度より高い温度で実施され、前記転移温度は、ＳｉＧｅが酸化されてＳｉxＧｅyＯz（ｚは０とは異なる）型の酸化物になる前記転移温度未満の第１の温度領域と、ＳｉＧｅが酸化されてＳｉＯ2になる前記転移温度より高い高温領域との境界を定めていることを特徴とする前記請求項２に記載の方法。
  4. 前記ＳｉＧｅ層は、２０％のＧｅを含み、前記転移温度は、７５０〜８００℃であることを特徴とする前記請求項３に記載の方法。
  5. 前記閾値範囲は、前記酸化表面領域に関して、３０から５０ｎｍの厚さに相当することを特徴とする前記請求項１〜４のいずれかに記載の方法。
  6. 前記ＳｉＧｅ層は、２０％のＧｅを含み、前記酸化熱処理は、９００℃で１５分間実施されることを特徴とする前記請求項１〜５のいずれかに記載の方法。
  7. 前記酸化熱処理は、純酸素雰囲気下で実施されることを特徴とする前記請求項１〜６のいずれかに記載の方法。
  8. 前記高温アニールは、前記Ｇｅ濃縮領域をなくすように、前記ＳｉＧｅ層全体内でＧｅが実質的に均一に分布するのを可能にする熱量で実施されることを特徴とする前記請求項１〜７のいずれかに記載の方法。
  9. 前記高温アニールは、１０００〜１１００℃の温度で２時間実施されることを特徴とする前記請求項８に記載の方法。
  10. 前記高温アニールは、１１００℃の温度で実施されることを特徴とする前記請求項９に記載の方法。
  11. ＳｉＧｅ層と支持基板との間に埋込み酸化物層を備えるＳＧＯＩ構造体内の、少なくとも１つの接合境界面を安定化させる安定化方法であって、
    ・ 前記安定化方法は、前記請求項１〜９のいずれかによる酸化方法を、前記ＳＧＯＩ構造体の前記ＳｉＧｅ層に応用することを含み、
    ・ 前記酸化方法の酸化熱処理は、前記酸化方法の後続の高温アニール中に前記ＳｉＧｅ層をピッチングから保護するために、前記ＳＧＯＩ構造体の前記ＳｉＧｅ層の表面上に保護酸化物キャッピングを形成するように、前記ＳＧＯＩ構造体に対して実施され、
    ・ 前記高温アニールはそれと同時に、
    ≫前記ＳｉＧｅ層と前記埋込み酸化物層との間の接合境界面、および／または前記支持基板と前記埋込み酸化物層との接合境界面を安定化させること、
    ≫一般式ＳｉxＧｅyＯzの酸化物の発生を低減するために、前記ＳＧＯＩ構造体の前記ＳｉＧｅ層内でＧｅが拡散することを可能にすること、ならびに
    ≫前記高温アニールは、１０００〜１１００℃の温度で実施されること、
    を特徴とする安定化方法。
  12. 前記酸化熱処理は、転移温度より高い温度で実施され、前記転移温度は、ＳｉＧｅが酸化されてＳｉxＧｅyＯz（ｚは０とは異なる）型の酸化物になる前記転移温度未満の第１の温度領域と、ＳｉＧｅが酸化されてＳｉＯ2になる前記転移温度より高い高温領域との境界を定めていることを特徴とする前記請求項１１に記載の安定化方法。
  13. 前記ＳｉＧｅ層は２０％のＧｅを含み、前記酸化熱処理は３０分間実施され、前記転移温度は７５０〜８００℃であることを特徴とする前記請求項１２に記載の安定化方法。
  14. 前記酸化熱処理は、前記ＳｉＧｅ層上に表面酸化領域が発生するのに相当する熱量で実施され、前記表面酸化領域は同時に、
    ・ 前記ＳｉＧｅ層を後続の高温アニール中にピッチングから保護するのに十分なほど厚く、
    ・ 前記閾値範囲未満にとどまるのに十分なほど薄いことを特徴とする前記請求項１０〜１２のいずれかに記載の安定化方法。
  15. 前記表面酸化領域は、１００オングストロームの厚さを有することを特徴とする前記請求項１４に記載の安定化方法。
  16. 前記ＳｉＧｅ層は２０％のＧｅを含み、前記酸化熱処理は９００℃で１５分間実施されることを特徴とする前記請求項１１〜１５のいずれかに記載の安定化方法。
  17. 前記高温アニールは、１０００〜１１００℃の温度で２時間実施されることを特徴とする前記請求項１６に記載の安定化方法。
  18. 前記高温アニールは、１１００℃の温度で実施されることを特徴とする前記請求項１７に記載の安定化方法。
  19. ＳｉＧｅ層を半導体材料製の基板層と接合する方法であって、前記ＳｉＧｅ層の表面領域内にＳｉＯ2酸化物層を形成するように、前記ＳｉＧｅ層に対して請求項８に記載の酸化方法が実施され、次いで酸化後のＳｉＧｅ層が前記基板層と接合されることを特徴とする接合方法。
  20. 前記基板層に接合される前に、ＳｉＯ2酸化物層をその表面領域内に備える前記ＳｉＧｅ層が、Ｓｍａｒｔ−Ｃｕｔ（商標）タイプのプロセスにおいて、脆化ゾーンをその層の中に形成するように注入されることを特徴とする前記請求項１９に記載の接合方法。
  21. 前記注入後かつ前記接合前に、前記表面酸化物は除去されることを特徴とする前記請求項２０に記載の接合方法。
  22. 前記基板層は、Ｓｉ基板層であることを特徴とする前記請求項１８〜２１のいずれかに記載の接合方法。
  23. 前記基板層は、酸化物層によって覆われることを特徴とする前記請求項１８〜２２のいずれかに記載の接合方法。
JP2007556668A 2005-02-24 2005-02-24 ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法 Expired - Lifetime JP4958797B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2005/000644 WO2006090201A2 (en) 2005-02-24 2005-02-24 Thermal oxidation of a sige layer and applications thereof

Publications (2)

Publication Number Publication Date
JP2008532276A JP2008532276A (ja) 2008-08-14
JP4958797B2 true JP4958797B2 (ja) 2012-06-20

Family

ID=36927795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556668A Expired - Lifetime JP4958797B2 (ja) 2005-02-24 2005-02-24 ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法

Country Status (5)

Country Link
US (1) US7531427B2 (ja)
EP (1) EP1851789B1 (ja)
JP (1) JP4958797B2 (ja)
CN (1) CN100481345C (ja)
WO (1) WO2006090201A2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227319B2 (en) * 2004-03-10 2012-07-24 Agere Systems Inc. Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor
FR2913527B1 (fr) * 2007-03-05 2009-05-22 Commissariat Energie Atomique Procede de fabrication d'un substrat mixte et utilisation du substrat pour la realisation de circuits cmos
FR2916573A1 (fr) * 2007-05-21 2008-11-28 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
FR2918793B1 (fr) * 2007-07-11 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
FR2941326A1 (fr) * 2009-01-16 2010-07-23 Commissariat Energie Atomique Procede de revelation de dislocations emergentes dans un element cristallin a base de germanium
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
JP2010219249A (ja) * 2009-03-16 2010-09-30 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN103632945B (zh) * 2012-08-29 2016-05-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR101521555B1 (ko) 2014-01-28 2015-05-19 한양대학교 산학협력단 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
TWI662699B (zh) * 2015-11-04 2019-06-11 United Microelectronics Corp. 半導體結構及其製作方法
FR3048816B1 (fr) * 2016-03-09 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif avec transistor nmos contraint en tension et transistor pmos contraint en compression uni-axiale
CN118870803B (zh) * 2023-04-19 2025-10-28 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136036A (ja) * 1985-12-10 1987-06-19 Nec Corp 絶縁膜形成法
JPH04257225A (ja) * 1991-02-12 1992-09-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06244448A (ja) * 1993-02-18 1994-09-02 Sanyo Electric Co Ltd 半導体光センサ及び酸化膜形成方法
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
EP1593145A2 (en) * 2002-10-30 2005-11-09 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
JP3845616B2 (ja) * 2002-12-27 2006-11-15 株式会社東芝 電界効果トランジスタ及びその製造方法
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US7531427B2 (en) 2009-05-12
JP2008532276A (ja) 2008-08-14
CN101103446A (zh) 2008-01-09
EP1851789B1 (en) 2013-05-01
CN100481345C (zh) 2009-04-22
WO2006090201A2 (en) 2006-08-31
EP1851789A2 (en) 2007-11-07
US20070254440A1 (en) 2007-11-01
WO2006090201A3 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4958797B2 (ja) ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
JP4479010B2 (ja) 半導体基板の熱処理方法
US7229898B2 (en) Methods for fabricating a germanium on insulator wafer
CN100517724C (zh) Soi晶片及其制造方法
JP2007335867A (ja) ヘテロ構造内で空孔拡散を制限する方法
JP2014508405A (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
TW201316412A (zh) 製造絕緣體上矽結構之方法
JP2013534056A (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
CN104115255B (zh) 贴合soi晶片的制造方法
CN100418194C (zh) Soi晶片的制造方法及soi晶片
JP2011522432A (ja) 基板上にゲルマニウム層を含む構造の製造プロセス
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
CN107210222A (zh) 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法
CN101097845A (zh) 制造结合晶片的方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP4849419B2 (ja) 半導体ウェーハにおいてトラップ密度を減少させるための方法
EP2077576A1 (en) Process for preparing cleaned substrates suitable for epitaxial growth
TWI710027B (zh) 用於平滑結構表面之方法
JP4626175B2 (ja) Ｓｏｉ基板の製造方法
US20100144131A1 (en) Method for producing bonded wafer
KR100883642B1 (ko) ＳｉＧｅ 층의 가열 산화 및 그 적용
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4958797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term