JPH06244448A - 半導体光センサ及び酸化膜形成方法 - Google Patents
半導体光センサ及び酸化膜形成方法Info
- Publication number
- JPH06244448A JPH06244448A JP5029161A JP2916193A JPH06244448A JP H06244448 A JPH06244448 A JP H06244448A JP 5029161 A JP5029161 A JP 5029161A JP 2916193 A JP2916193 A JP 2916193A JP H06244448 A JPH06244448 A JP H06244448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- single crystal
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 高感度のｐｉｎ接合型半導体光センサを提供
する。Ｓｉ1-x Ｇｅx膜表面に良質な酸化膜を形成す
る。 【構成】 絶縁基板１上に設けられた、単結晶Ｓｉ膜
２，単結晶Ｓｉ1-x Ｇｅ x 膜３，単結晶Ｓｉ膜４からな
る単結晶半導体膜中に、絶縁基板１の表面と垂直なｐｉ
ｎ接合面を有する光感知半導体素子４が形成され、その
光感知半導体素子４のｉ型領域4bの幅が３〜20μｍであ
る。500 ℃以下の温度にて、Ｓｉ1-x Ｇｅ x 膜の表面に
オゾンを照射してその表面に熱酸化膜を形成する。
する。Ｓｉ1-x Ｇｅx膜表面に良質な酸化膜を形成す
る。 【構成】 絶縁基板１上に設けられた、単結晶Ｓｉ膜
２，単結晶Ｓｉ1-x Ｇｅ x 膜３，単結晶Ｓｉ膜４からな
る単結晶半導体膜中に、絶縁基板１の表面と垂直なｐｉ
ｎ接合面を有する光感知半導体素子４が形成され、その
光感知半導体素子４のｉ型領域4bの幅が３〜20μｍであ
る。500 ℃以下の温度にて、Ｓｉ1-x Ｇｅ x 膜の表面に
オゾンを照射してその表面に熱酸化膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁体基板, 絶縁膜等
の絶縁物の表面に設けた単結晶半導体膜中に光感知半導
体素子を構成したＳＯＩ（Silicon On Insulator）構造
の半導体光センサと、Ｓｉ1-x Ｇｅx ／Ｓｉ構造中に半
導体素子を形成する際に用いられるＳｉ1-x Ｇｅx 膜表
面への酸化膜の形成方法とに関するものである。
の絶縁物の表面に設けた単結晶半導体膜中に光感知半導
体素子を構成したＳＯＩ（Silicon On Insulator）構造
の半導体光センサと、Ｓｉ1-x Ｇｅx ／Ｓｉ構造中に半
導体素子を形成する際に用いられるＳｉ1-x Ｇｅx 膜表
面への酸化膜の形成方法とに関するものである。
【０００２】
【従来の技術】サファイア，スピネル等の絶縁体基板の
表面、または半導体基板上に形成したＳｉＯ2 膜等の絶
縁膜の表面に、単結晶半導体膜が形成された所謂ＳＯＩ
構造は、素子間分離が容易である、また寄生容量が小さ
く高速動作を得やすい等の利点があり、ＣＭＯＳデバイ
スのラッチアップを解消し得る有効な構造として知られ
ている。従って、このＳＯＩ構造を利用してＣＭＯＳデ
バイスと光センサデバイスとを組み合わせた光ＩＣを実
現するための種々の試みがなされている。
表面、または半導体基板上に形成したＳｉＯ2 膜等の絶
縁膜の表面に、単結晶半導体膜が形成された所謂ＳＯＩ
構造は、素子間分離が容易である、また寄生容量が小さ
く高速動作を得やすい等の利点があり、ＣＭＯＳデバイ
スのラッチアップを解消し得る有効な構造として知られ
ている。従って、このＳＯＩ構造を利用してＣＭＯＳデ
バイスと光センサデバイスとを組み合わせた光ＩＣを実
現するための種々の試みがなされている。
【０００３】ＳＯＩ構造の光センサとしては、例えばＳ
ｉＯ2 膜上にレーザ再結晶化法により成長させた単結晶
Ｓｉ膜にｐｎ型フォトダイオードを作製する技術などが
知られている（Symposium on VLSI Technology Digest
p.34-35 1985）。ところが、この構造では、半導体薄膜
であるＳｉのバンドギャップが大きいので、長波長光に
対する検出感度が悪く、厚さ7000Å程度の薄いＳｉ膜で
は赤色光の検出が困難であってカラーセンサとしては実
用的でない。
ｉＯ2 膜上にレーザ再結晶化法により成長させた単結晶
Ｓｉ膜にｐｎ型フォトダイオードを作製する技術などが
知られている（Symposium on VLSI Technology Digest
p.34-35 1985）。ところが、この構造では、半導体薄膜
であるＳｉのバンドギャップが大きいので、長波長光に
対する検出感度が悪く、厚さ7000Å程度の薄いＳｉ膜で
は赤色光の検出が困難であってカラーセンサとしては実
用的でない。
【０００４】通常フルカラーセンサでは全波長帯域につ
いて所定の分光感度特性が得られることが前提であり、
上述の構造の光センサでは長波長帯域での受光感度特性
が不十分である。光感度を向上させるためには、Ｓｉ膜
の膜厚を大幅に増加させるかまたはＧａ等のバンドギャ
ップが小さく吸収効率が高い材料を吸収層に用いること
が効果的である。特に、長波長帯域での感度特性の向上
には、後者は極めて有効である。
いて所定の分光感度特性が得られることが前提であり、
上述の構造の光センサでは長波長帯域での受光感度特性
が不十分である。光感度を向上させるためには、Ｓｉ膜
の膜厚を大幅に増加させるかまたはＧａ等のバンドギャ
ップが小さく吸収効率が高い材料を吸収層に用いること
が効果的である。特に、長波長帯域での感度特性の向上
には、後者は極めて有効である。
【０００５】光センサとして通常用いられているフォト
ダイオードの中で、ｐ層とｎ層との間に特に抵抗が大き
いｉ層を設けてこれによって接合容量を小さくしたｐｉ
ｎ接合型のフォトダイオードは、ｐｎ接合型のフォトダ
イオードよりも応答特性に優れているという利点があ
る。そこで、本発明者等は、Ｓｉ1-x Ｇｅx ／Ｓｉ／絶
縁物構造体中に作製プロセス上有利な横型のｐｉｎ接合
型フォトダイオードの作製を試作している。
ダイオードの中で、ｐ層とｎ層との間に特に抵抗が大き
いｉ層を設けてこれによって接合容量を小さくしたｐｉ
ｎ接合型のフォトダイオードは、ｐｎ接合型のフォトダ
イオードよりも応答特性に優れているという利点があ
る。そこで、本発明者等は、Ｓｉ1-x Ｇｅx ／Ｓｉ／絶
縁物構造体中に作製プロセス上有利な横型のｐｉｎ接合
型フォトダイオードの作製を試作している。
【０００６】ところで、Ｓｉ1-x Ｇｅx はＳｉ結晶とヘ
テロ構造を作ることにより、これまでＳｉ膜単独では得
られなかった電気的，光学的性質を示す材料であるの
で、ヘテロバイポーラトランジスタ，フォトダイオード
等へのデバイス応用が、進められており、高いホール移
動度を有するＳｉ1-x Ｇｅx チャネルのｐ−ＭＯＳＦＥ
Ｔの開発も試みられている。
テロ構造を作ることにより、これまでＳｉ膜単独では得
られなかった電気的，光学的性質を示す材料であるの
で、ヘテロバイポーラトランジスタ，フォトダイオード
等へのデバイス応用が、進められており、高いホール移
動度を有するＳｉ1-x Ｇｅx チャネルのｐ−ＭＯＳＦＥ
Ｔの開発も試みられている。
【０００７】Ｓｉ1-x Ｇｅx ／Ｓｉ構造を用いて例えば
ＭＯＳＦＥＴを作製する場合には、Ｓｉ基板上に歪み成
長したＳｉ1-x Ｇｅx 膜の表面への良質な酸化膜形成が
不可欠である。ところが、Ｓｉ1-x Ｇｅx 膜を酸化性雰
囲気中で熱処理すると、Ｓｉ 1-x Ｇｅx 混晶中のＳｉ原
子が選択的に酸化されて表面にＳｉＯ2 膜が形成される
のに伴って、ＳｉＯ2 ／Ｓｉ1-x Ｇｅx 界面にはＧｅ層
が形成され、界面でのトラップ密度が大幅に増加する。
また、熱酸化に必要な高温熱処理によってＳｉ 1-x Ｇｅ
x ／Ｓｉ界面に欠陥が生じてデバイス特性が劣化するの
で、通常の熱酸化処理をこのようなＭＯＳデバイスの作
製に適用することは不可能である。
ＭＯＳＦＥＴを作製する場合には、Ｓｉ基板上に歪み成
長したＳｉ1-x Ｇｅx 膜の表面への良質な酸化膜形成が
不可欠である。ところが、Ｓｉ1-x Ｇｅx 膜を酸化性雰
囲気中で熱処理すると、Ｓｉ 1-x Ｇｅx 混晶中のＳｉ原
子が選択的に酸化されて表面にＳｉＯ2 膜が形成される
のに伴って、ＳｉＯ2 ／Ｓｉ1-x Ｇｅx 界面にはＧｅ層
が形成され、界面でのトラップ密度が大幅に増加する。
また、熱酸化に必要な高温熱処理によってＳｉ 1-x Ｇｅ
x ／Ｓｉ界面に欠陥が生じてデバイス特性が劣化するの
で、通常の熱酸化処理をこのようなＭＯＳデバイスの作
製に適用することは不可能である。
【０００８】このような理由によって、Ｓｉ1-x Ｇｅx
ｐ−ＭＯＳのゲート酸化膜形成には、ＲＴＯ（Rapid Th
ermal Oxidation)方法（K.Nayak et al.,IEEE Electron
Device Lett.,12,154 (1991) ，K.Nayak et al.,IEEE
Trans. Electron Devices,39,56 (1992)等）、または、
プラズマＣＶＤ方法（A.A.Bright,J.Vac.Sci.A 9(3),10
88 (1991) ，J.C.Sturm et al.,Extended Abstracts of
1991 InternationalConference on SSDM,261-263 (199
1) 等）が用いられている。
ｐ−ＭＯＳのゲート酸化膜形成には、ＲＴＯ（Rapid Th
ermal Oxidation)方法（K.Nayak et al.,IEEE Electron
Device Lett.,12,154 (1991) ，K.Nayak et al.,IEEE
Trans. Electron Devices,39,56 (1992)等）、または、
プラズマＣＶＤ方法（A.A.Bright,J.Vac.Sci.A 9(3),10
88 (1991) ，J.C.Sturm et al.,Extended Abstracts of
1991 InternationalConference on SSDM,261-263 (199
1) 等）が用いられている。
【０００９】
【発明が解決しようとする課題】ｐｉｎ型フォトダイオ
ードでは、空乏化したｉ層で光照射によって発生したキ
ャリアを電界によるドリフト電流として検出するので、
ダイオードの使用目的に合わせて量子効率及び周波数特
性を最適にするために活性領域（ｉ層）幅を設定する必
要がある。前述したように、ＳＯＩ光センサの場合は、
その検出感度の改善が最大の目標であるので、出力信号
を大きくするためにはｉ層幅を広げて、受光面積をでき
るかぎり大きくした方が望ましい。ところがｉ層におい
て空乏化していない領域が存在すると、その部分でキャ
リアが消滅しやすいので、電流として取り出しにくく、
光感度が低下してしまうという問題がある。ｉ層におけ
る空乏層幅は、基板の不純物濃度が小さい程、またダイ
オードの逆バイアス電圧を大きくする程、大きくなる。
ードでは、空乏化したｉ層で光照射によって発生したキ
ャリアを電界によるドリフト電流として検出するので、
ダイオードの使用目的に合わせて量子効率及び周波数特
性を最適にするために活性領域（ｉ層）幅を設定する必
要がある。前述したように、ＳＯＩ光センサの場合は、
その検出感度の改善が最大の目標であるので、出力信号
を大きくするためにはｉ層幅を広げて、受光面積をでき
るかぎり大きくした方が望ましい。ところがｉ層におい
て空乏化していない領域が存在すると、その部分でキャ
リアが消滅しやすいので、電流として取り出しにくく、
光感度が低下してしまうという問題がある。ｉ層におけ
る空乏層幅は、基板の不純物濃度が小さい程、またダイ
オードの逆バイアス電圧を大きくする程、大きくなる。
【００１０】しかしながら、ノンドープのエピタキシャ
ル膜の不純物濃度を小さくするには限界があり、通常５
×1013cm-3以上の値を示す。例えば、ＭＢＥ−Ｓｉの蒸
発源としてはノンドープの高抵抗Ｓｉが用いられるが、
形成されたノンドープエピタキシャル膜は通常ｐ型を示
す。これは蒸発源Ｓｉに含まれている残留Ｂが原因では
ないかと推定される。また、サファイヤなどの絶縁物基
板上にＳｉ1-x Ｇｅx／Ｓｉ膜をヘテロエピタキシャル
成長させると、基板からのオートドピングによってさら
に不純物濃度が大きくなると考えられる。また、結晶性
に問題があるＳＯＩ構造においては、バイアス電圧を大
きくすることは、暗電流が増加する原因となりやすいの
であまり好ましいことではない。
ル膜の不純物濃度を小さくするには限界があり、通常５
×1013cm-3以上の値を示す。例えば、ＭＢＥ−Ｓｉの蒸
発源としてはノンドープの高抵抗Ｓｉが用いられるが、
形成されたノンドープエピタキシャル膜は通常ｐ型を示
す。これは蒸発源Ｓｉに含まれている残留Ｂが原因では
ないかと推定される。また、サファイヤなどの絶縁物基
板上にＳｉ1-x Ｇｅx／Ｓｉ膜をヘテロエピタキシャル
成長させると、基板からのオートドピングによってさら
に不純物濃度が大きくなると考えられる。また、結晶性
に問題があるＳＯＩ構造においては、バイアス電圧を大
きくすることは、暗電流が増加する原因となりやすいの
であまり好ましいことではない。
【００１１】前述のＲＴＯ方法によりゲート酸化膜を形
成する場合には、Ｓｉ1-x Ｇｅx 膜中への欠陥導入が避
けられないので、ソース・ドレイン間のリーク電流が大
きくなってしまうという問題がある。また、前述のプラ
ズマＣＶＤ方法によりゲート酸化膜を形成する場合に
は、その初期過程においてＣＶＤ膜堆積前にわずかなが
ら熱酸化膜の成長が起こるので、ＳｉＯ2 ／Ｓｉ1-x Ｇ
ｅx 界面でのＧｅ層の積層を防止できず、界面トラップ
密度が大きくなったり、界面形態が粗雑となって、キャ
リア移動度が熱酸化膜の場合よりも小さくなる。従っ
て、このプラズマＣＶＤ酸化膜においてもその膜質は充
分でないという問題がある。
成する場合には、Ｓｉ1-x Ｇｅx 膜中への欠陥導入が避
けられないので、ソース・ドレイン間のリーク電流が大
きくなってしまうという問題がある。また、前述のプラ
ズマＣＶＤ方法によりゲート酸化膜を形成する場合に
は、その初期過程においてＣＶＤ膜堆積前にわずかなが
ら熱酸化膜の成長が起こるので、ＳｉＯ2 ／Ｓｉ1-x Ｇ
ｅx 界面でのＧｅ層の積層を防止できず、界面トラップ
密度が大きくなったり、界面形態が粗雑となって、キャ
リア移動度が熱酸化膜の場合よりも小さくなる。従っ
て、このプラズマＣＶＤ酸化膜においてもその膜質は充
分でないという問題がある。
【００１２】本発明は斯かる事情に鑑みてなされたもの
であり、活性領域となるＳｉ1-x Ｇｅx ／Ｓｉ膜の不純
物濃度に合わせて、またその動作時のバイアス電圧に合
わせて、ｉ層幅の最適値を設定することにより、その検
出感度を向上させることができる半導体光センサを提供
することを第１の目的とする。
であり、活性領域となるＳｉ1-x Ｇｅx ／Ｓｉ膜の不純
物濃度に合わせて、またその動作時のバイアス電圧に合
わせて、ｉ層幅の最適値を設定することにより、その検
出感度を向上させることができる半導体光センサを提供
することを第１の目的とする。
【００１３】また、酸化膜／Ｓｉ1-x Ｇｅx 界面でのＧ
ｅ単一層の形成を防止でき、Ｓｉ1- x Ｇｅx 膜中に結晶
欠陥が入らずに、Ｓｉ1-x Ｇｅx 膜上に良質な酸化膜を
形成できる酸化膜形成方法を提供することを第２の目的
とする。
ｅ単一層の形成を防止でき、Ｓｉ1- x Ｇｅx 膜中に結晶
欠陥が入らずに、Ｓｉ1-x Ｇｅx 膜上に良質な酸化膜を
形成できる酸化膜形成方法を提供することを第２の目的
とする。
【００１４】
【課題を解決するための手段】本発明に係る半導体光セ
ンサは、積層形成されたＳｉ膜及びＳｉ1-x Ｇｅx 膜
（ｘ≦0.3)からなる単結晶半導体膜が絶縁物の表面に設
けられ、該絶縁物の表面に垂直な接合面を有する横型ｐ
ｉｎ接合からなる光感知半導体素子が前記単結晶半導体
膜中に形成された半導体光センサにおいて、前記ｐｉｎ
接合におけるｉ層領域の幅が３μｍ〜20μｍであること
を特徴とする。
ンサは、積層形成されたＳｉ膜及びＳｉ1-x Ｇｅx 膜
（ｘ≦0.3)からなる単結晶半導体膜が絶縁物の表面に設
けられ、該絶縁物の表面に垂直な接合面を有する横型ｐ
ｉｎ接合からなる光感知半導体素子が前記単結晶半導体
膜中に形成された半導体光センサにおいて、前記ｐｉｎ
接合におけるｉ層領域の幅が３μｍ〜20μｍであること
を特徴とする。
【００１５】本発明に係る酸化膜形成方法は、Ｓｉ1-x
Ｇｅx 膜の表面に酸化膜を形成する方法において、500
℃以下にて、前記Ｓｉ1-x Ｇｅx 膜の表面にオゾンを照
射してその表面に酸化膜を形成することを特徴とする。
Ｇｅx 膜の表面に酸化膜を形成する方法において、500
℃以下にて、前記Ｓｉ1-x Ｇｅx 膜の表面にオゾンを照
射してその表面に酸化膜を形成することを特徴とする。
【００１６】
【作用】本発明の半導体光センサのｉ層幅の数値限定に
ついて説明する。ｐｎ接合において、一方の不純物濃度
が他方に比べてずっと大きい場合は片側階段接合として
近似でき、空乏層幅Ｗは以下の（１）式にて表される。 Ｗ＝（２εＶbi／ｑＮB ）1/2 …（１） ε：誘電率 ｑ：単位電荷 Ｖbi：拡散電位 ＮB ：濃度が小さい方の不純物濃度 ここで、ε及びＶbiがＳｉ1-x Ｇｅx の組成比ｘによっ
て直線的に変化すると仮定して、近似的に空乏層幅Ｗを
計算すると下記第１表のようになる。第１表では、Ｓｉ
膜（ｘ＝０），Ｓｉ0.9 Ｇｅ0.1 膜（ｘ＝0.1), Ｓｉ
0.7 Ｇｅ0.3 膜（ｘ＝0.3)を基板例として、不純物濃度
が５×1013cm-3, １×1014cm-3の場合のそれぞれについ
て、無バイアスのときと10Ｖバイアスのときとについて
計算した例を示している。
ついて説明する。ｐｎ接合において、一方の不純物濃度
が他方に比べてずっと大きい場合は片側階段接合として
近似でき、空乏層幅Ｗは以下の（１）式にて表される。 Ｗ＝（２εＶbi／ｑＮB ）1/2 …（１） ε：誘電率 ｑ：単位電荷 Ｖbi：拡散電位 ＮB ：濃度が小さい方の不純物濃度 ここで、ε及びＶbiがＳｉ1-x Ｇｅx の組成比ｘによっ
て直線的に変化すると仮定して、近似的に空乏層幅Ｗを
計算すると下記第１表のようになる。第１表では、Ｓｉ
膜（ｘ＝０），Ｓｉ0.9 Ｇｅ0.1 膜（ｘ＝0.1), Ｓｉ
0.7 Ｇｅ0.3 膜（ｘ＝0.3)を基板例として、不純物濃度
が５×1013cm-3, １×1014cm-3の場合のそれぞれについ
て、無バイアスのときと10Ｖバイアスのときとについて
計算した例を示している。
【００１７】
【表１】
【００１８】第１表の結果から明らかなように、逆バイ
アス電圧を０〜10Ｖの範囲で変化させるとき、Ｓｉ1-x
Ｇｅx （ｘ≦0.3)膜上に設けたｉ層における空乏層幅は
およそ３〜20μｍの範囲で変化する。よって、この範囲
内に活性領域（ｉ層）幅を設定することによって、ｉ層
全体を空乏化させることができる。
アス電圧を０〜10Ｖの範囲で変化させるとき、Ｓｉ1-x
Ｇｅx （ｘ≦0.3)膜上に設けたｉ層における空乏層幅は
およそ３〜20μｍの範囲で変化する。よって、この範囲
内に活性領域（ｉ層）幅を設定することによって、ｉ層
全体を空乏化させることができる。
【００１９】本発明に係る酸化膜形成方法では、オゾン
ガス（Ｏ3 ）にてＳｉ1-x Ｇｅx 膜表面を酸化する。Ｓ
ｉ1-x Ｇｅx 膜表面の酸化剤として用いられるオゾンガ
スは酸素ガス（Ｏ2 ）等よりも活性が大きくて酸化力が
強いので、500 ℃程度以下の低温下でもＳｉ1-x Ｇｅx
膜の熱酸化が可能である。500 ℃程度以下の低温環境で
は、Ｓｉ1-x Ｇｅx 膜中のＧｅ原子の拡散速度よりも酸
化速度の方が十分に大きいので、酸化膜との界面にＧｅ
原子が堆積されることがない。また、低温にて酸化膜の
形成を行えるので、Ｓｉ1-x Ｇｅx 膜中に結晶欠陥が入
ることもなく、良質な酸化膜が形成される。
ガス（Ｏ3 ）にてＳｉ1-x Ｇｅx 膜表面を酸化する。Ｓ
ｉ1-x Ｇｅx 膜表面の酸化剤として用いられるオゾンガ
スは酸素ガス（Ｏ2 ）等よりも活性が大きくて酸化力が
強いので、500 ℃程度以下の低温下でもＳｉ1-x Ｇｅx
膜の熱酸化が可能である。500 ℃程度以下の低温環境で
は、Ｓｉ1-x Ｇｅx 膜中のＧｅ原子の拡散速度よりも酸
化速度の方が十分に大きいので、酸化膜との界面にＧｅ
原子が堆積されることがない。また、低温にて酸化膜の
形成を行えるので、Ｓｉ1-x Ｇｅx 膜中に結晶欠陥が入
ることもなく、良質な酸化膜が形成される。
【００２０】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【００２１】まず、本発明の半導体光センサについて説
明する。
明する。
【００２２】図１は、可視光センサに適用した本発明の
半導体光センサの構造を示す断面図である。図１におい
て、１は、サファイヤ等の単結晶絶縁物からなる絶縁基
板である。絶縁基板１上には、単結晶Ｓｉ膜２（膜厚：
170 mm），単結晶Ｓｉ1-x Ｇｅx 膜３（ｘ≦0.3 例えば
ｘ＝0.2)，単結晶Ｓｉ膜５（膜厚：10mm）をこの順に積
層した単結晶半導体膜が設けられている。この単結晶半
導体膜中には、絶縁基板１の表面と平行な向きに導電型
がそれぞれｐ型，ｉ型，ｎ型であるｐ型領域4a, ｉ型領
域4b, ｎ型領域4cをこの順序で相接して交互に位置する
ように配列して構成された光感知半導体素子４が形成さ
れている。そして、このｉ型領域4bの幅は３〜20μｍに
設定されている。
半導体光センサの構造を示す断面図である。図１におい
て、１は、サファイヤ等の単結晶絶縁物からなる絶縁基
板である。絶縁基板１上には、単結晶Ｓｉ膜２（膜厚：
170 mm），単結晶Ｓｉ1-x Ｇｅx 膜３（ｘ≦0.3 例えば
ｘ＝0.2)，単結晶Ｓｉ膜５（膜厚：10mm）をこの順に積
層した単結晶半導体膜が設けられている。この単結晶半
導体膜中には、絶縁基板１の表面と平行な向きに導電型
がそれぞれｐ型，ｉ型，ｎ型であるｐ型領域4a, ｉ型領
域4b, ｎ型領域4cをこの順序で相接して交互に位置する
ように配列して構成された光感知半導体素子４が形成さ
れている。そして、このｉ型領域4bの幅は３〜20μｍに
設定されている。
【００２３】単結晶Ｓｉ膜２，単結晶Ｓｉ1-x Ｇｅx 膜
３，単結晶Ｓｉ膜５の全面を覆うように絶縁基板１上に
ＳｉＯ2 膜６が形成され、ｐ型領域4a, ｎ型領域4cのそ
れぞれに対応するべくＳｉＯ2 膜６に設けられたスルー
ホール6a, 6cを通じて、各ｐ型領域4a, ｎ型領域4cに接
するようにＡｌからなる電極７が形成されている。
３，単結晶Ｓｉ膜５の全面を覆うように絶縁基板１上に
ＳｉＯ2 膜６が形成され、ｐ型領域4a, ｎ型領域4cのそ
れぞれに対応するべくＳｉＯ2 膜６に設けられたスルー
ホール6a, 6cを通じて、各ｐ型領域4a, ｎ型領域4cに接
するようにＡｌからなる電極７が形成されている。
【００２４】このような構造の半導体光センサでは、Ｓ
ｉＯ2 膜６を透過した光が光感知半導体素子４に入力さ
れると、光電変換され、各電極７を介して光強度，波長
に応じた電気信号が出力される。
ｉＯ2 膜６を透過した光が光感知半導体素子４に入力さ
れると、光電変換され、各電極７を介して光強度，波長
に応じた電気信号が出力される。
【００２５】図２は、このような半導体光センサにおい
て、ｉ型領域4bの幅を変化させた場合の光電流値の変化
を示すグラフである。ｉ型領域4bの幅が10μｍであると
きに最も大きな光電流値が得られており、本実施例では
ｉ型領域4bの幅は10μｍが最適であることが分かる。ま
た、ｉ型領域4bの幅が15μｍ以下の場合には、バイアス
電圧を変化させても光電流値にほとんど差は見られない
が、その幅が20μｍ以上の場合には、光電流値の差が顕
著となることも分かる。これは、後者では、バイアス電
圧の違いによって空乏層幅に違いがあるためであると考
えられる。
て、ｉ型領域4bの幅を変化させた場合の光電流値の変化
を示すグラフである。ｉ型領域4bの幅が10μｍであると
きに最も大きな光電流値が得られており、本実施例では
ｉ型領域4bの幅は10μｍが最適であることが分かる。ま
た、ｉ型領域4bの幅が15μｍ以下の場合には、バイアス
電圧を変化させても光電流値にほとんど差は見られない
が、その幅が20μｍ以上の場合には、光電流値の差が顕
著となることも分かる。これは、後者では、バイアス電
圧の違いによって空乏層幅に違いがあるためであると考
えられる。
【００２６】次に、本発明の酸化膜形成方法の実施例に
ついて説明する。
ついて説明する。
【００２７】図３は、本発明の酸化膜形成方法の工程を
示す模式的断面図である。まず、Ｓｉ基板11上に、分子
線エピタキシャル成長法（ＭＢＥ法）を用いて、基板温
度480 ℃でＳｉ0.8 Ｇｅ0.2 膜12を厚さ1500Å形成する
（図３（ａ））。次に、ドライＯ2 13雰囲気中（酸素流
量１リットル／分）に水銀ランプによる紫外線14を照射
して、Ｏ3 15を発生させ、そのガスによりＳｉ0.8 Ｇｅ
0.2 膜12を300 ℃で２時間だけ熱酸化する（図３
（ｂ））。この熱酸化処理により、Ｓｉ0.8 Ｇｅ0.2膜1
2の表面に厚さ100 Åの熱酸化膜16が形成される（図３
（ｃ））。
示す模式的断面図である。まず、Ｓｉ基板11上に、分子
線エピタキシャル成長法（ＭＢＥ法）を用いて、基板温
度480 ℃でＳｉ0.8 Ｇｅ0.2 膜12を厚さ1500Å形成する
（図３（ａ））。次に、ドライＯ2 13雰囲気中（酸素流
量１リットル／分）に水銀ランプによる紫外線14を照射
して、Ｏ3 15を発生させ、そのガスによりＳｉ0.8 Ｇｅ
0.2 膜12を300 ℃で２時間だけ熱酸化する（図３
（ｂ））。この熱酸化処理により、Ｓｉ0.8 Ｇｅ0.2膜1
2の表面に厚さ100 Åの熱酸化膜16が形成される（図３
（ｃ））。
【００２８】図４は、このようにして作成して酸化膜／
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造における深さ方向の原子
濃度分布をオージェ電子分光法により調べた結果を示す
グラフである。また、参考のために、従来の熱酸化法
（ドライＯ2 ，800 ℃, 50分）にて作成して同一構造の
深さ方向の原子濃度分布を図５に示す。本発明の方法に
て形成した酸化膜中のＧｅ濃度は均一であり、また酸化
膜／Ｓｉ0.8 Ｇｅ0.2 膜の界面には積層されたＧｅ層は
検出されない。これに対して、従来の熱酸化法にて作成
した構造では、酸化膜中のＧｅ濃度が検出限界に近く、
また酸化膜／Ｓｉ 0.8 Ｇｅ0.2 膜の界面にＧｅ濃度が高
い層が形成されていることが分かる。
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造における深さ方向の原子
濃度分布をオージェ電子分光法により調べた結果を示す
グラフである。また、参考のために、従来の熱酸化法
（ドライＯ2 ，800 ℃, 50分）にて作成して同一構造の
深さ方向の原子濃度分布を図５に示す。本発明の方法に
て形成した酸化膜中のＧｅ濃度は均一であり、また酸化
膜／Ｓｉ0.8 Ｇｅ0.2 膜の界面には積層されたＧｅ層は
検出されない。これに対して、従来の熱酸化法にて作成
した構造では、酸化膜中のＧｅ濃度が検出限界に近く、
また酸化膜／Ｓｉ 0.8 Ｇｅ0.2 膜の界面にＧｅ濃度が高
い層が形成されていることが分かる。
【００２９】また、本発明の方法にて熱酸化膜を形成し
た後のＳｉ0.8 Ｇｅ0.2 膜の断面を透過電子顕微鏡にて
観察した結果、結晶欠陥の発生は見られなかった。Ｓｉ
1-xＧｅx 膜中に結晶欠陥が導入される温度は組成比
ｘ，膜厚によって変化するので、これらの状況を鑑みて
酸化温度を設定すれば、結晶欠陥の発生を容易に防止で
きる。
た後のＳｉ0.8 Ｇｅ0.2 膜の断面を透過電子顕微鏡にて
観察した結果、結晶欠陥の発生は見られなかった。Ｓｉ
1-xＧｅx 膜中に結晶欠陥が導入される温度は組成比
ｘ，膜厚によって変化するので、これらの状況を鑑みて
酸化温度を設定すれば、結晶欠陥の発生を容易に防止で
きる。
【００３０】また、低温酸化という目的のみを考えれば
Ｏ2 プラズマによる酸化膜形成方法も可能であるが、Ｏ
2 プラズマ酸化では加速されたイオンによって初期に深
く酸化されてその後はあまり変化しないので、薄い酸化
膜の形成にはあまり適していない。本発明の形成方法で
は、その酸化温度と酸化時間とを任意に選択することに
よって、100 Å以下から任意の厚さの酸化膜を形成する
ことができ、また、イオン衝撃がないので酸化膜の結晶
性を劣化させることもない。
Ｏ2 プラズマによる酸化膜形成方法も可能であるが、Ｏ
2 プラズマ酸化では加速されたイオンによって初期に深
く酸化されてその後はあまり変化しないので、薄い酸化
膜の形成にはあまり適していない。本発明の形成方法で
は、その酸化温度と酸化時間とを任意に選択することに
よって、100 Å以下から任意の厚さの酸化膜を形成する
ことができ、また、イオン衝撃がないので酸化膜の結晶
性を劣化させることもない。
【００３１】
【発明の効果】以上のように、本発明の半導体光センサ
では、単結晶半導体膜中に形成した横型ｐｉｎフォトダ
イオードにおけるｉ層の幅を３〜20μｍとして、そのｉ
層（活性領域）を完全に空乏化させたので、光照射によ
って発生するキャリア（電子−正孔対）の消滅が少な
く、これによって高い光感度を得ることができる。その
結果、Ｓｉ1-x Ｇｅx 膜の使用による効果と合わせて、
ＳＯＩ光センサの絶対感度及び長波長帯域での感度の向
上を実現でき、フルカラーセンサとしての利用が可能と
なる等、本発明は優れた効果を奏する。
では、単結晶半導体膜中に形成した横型ｐｉｎフォトダ
イオードにおけるｉ層の幅を３〜20μｍとして、そのｉ
層（活性領域）を完全に空乏化させたので、光照射によ
って発生するキャリア（電子−正孔対）の消滅が少な
く、これによって高い光感度を得ることができる。その
結果、Ｓｉ1-x Ｇｅx 膜の使用による効果と合わせて、
ＳＯＩ光センサの絶対感度及び長波長帯域での感度の向
上を実現でき、フルカラーセンサとしての利用が可能と
なる等、本発明は優れた効果を奏する。
【００３２】また、本発明の酸化膜形成方法では、オゾ
ン照射により熱酸化膜を形成するので、Ｓｉ1-x Ｇｅx
膜の表面に良質な酸化膜を形成することができる。従っ
て、この酸化膜形成方法を利用すれば、Ｓｉ1-x Ｇｅx
を用いた正孔移動度が高いｐ−ＭＯＳＦＥＴを作製する
ことが可能となり、その動作特性の向上を図れて更に高
速なＣＭＯＳ回路を提供できる等、本発明は優れた効果
を奏する。
ン照射により熱酸化膜を形成するので、Ｓｉ1-x Ｇｅx
膜の表面に良質な酸化膜を形成することができる。従っ
て、この酸化膜形成方法を利用すれば、Ｓｉ1-x Ｇｅx
を用いた正孔移動度が高いｐ−ＭＯＳＦＥＴを作製する
ことが可能となり、その動作特性の向上を図れて更に高
速なＣＭＯＳ回路を提供できる等、本発明は優れた効果
を奏する。
【図１】本発明の半導体光センサの構造を示す断面図で
ある。
ある。
【図２】図１の半導体光センサにおけるｉ型領域の幅と
光電流値との関係を示すグラフである。
光電流値との関係を示すグラフである。
【図３】本発明の酸化膜形成方法の工程を模式的に示す
図である。
図である。
【図４】本発明の酸化膜形成方法により形成した酸化膜
／Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造の深さ方向の元素分布
を示すグラフである。
／Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造の深さ方向の元素分布
を示すグラフである。
【図５】従来の酸化膜形成方法により形成した酸化膜／
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造の深さ方向の元素分布を
示すグラフである。
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造の深さ方向の元素分布を
示すグラフである。
１ 絶縁基板 ２ 単結晶Ｓｉ膜 ３ 単結晶Ｓｉ1-x Ｇｅx 膜 ４ 光感知半導体素子 4a ｐ型領域 4b ｉ型領域 4c ｎ型領域 ５ 単結晶Ｓｉ膜 11 Ｓｉ基板 12 Ｓｉ1-x Ｇｅx 膜 15 オゾン 16 熱酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】通常フルカラーセンサでは全波長帯域につ
いて所定の分光感度特性が得られることが前提であり、
上述の構造の光センサでは長波長帯域での受光感度特性
が不十分である。光感度を向上させるためには、Ｓｉ膜
の膜厚を大幅に増加させるかまたはＧｅ等のバンドギャ
ップが小さく吸収効率が高い材料を吸収層に用いること
が効果的である。特に、長波長帯域での感度特性の向上
には、後者は極めて有効である。
いて所定の分光感度特性が得られることが前提であり、
上述の構造の光センサでは長波長帯域での受光感度特性
が不十分である。光感度を向上させるためには、Ｓｉ膜
の膜厚を大幅に増加させるかまたはＧｅ等のバンドギャ
ップが小さく吸収効率が高い材料を吸収層に用いること
が効果的である。特に、長波長帯域での感度特性の向上
には、後者は極めて有効である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】光センサとして通常用いられているフォト
ダイオードの中で、ｐ層とｎ層との間に特に抵抗が大き
いｉ層を設けてこれによって接合容量を小さくしたｐｉ
ｎ接合型のフォトダイオードは、ｐｎ接合型のフォトダ
イオードよりも応答特性に優れているという利点があ
る。そこで、本発明者等は、Ｓｉ1-x Ｇｅx ／Ｓｉ／絶
縁物構造体中に作製プロセス上有利な横型のｐｉｎ接合
型フォトダイオードを試作している。
ダイオードの中で、ｐ層とｎ層との間に特に抵抗が大き
いｉ層を設けてこれによって接合容量を小さくしたｐｉ
ｎ接合型のフォトダイオードは、ｐｎ接合型のフォトダ
イオードよりも応答特性に優れているという利点があ
る。そこで、本発明者等は、Ｓｉ1-x Ｇｅx ／Ｓｉ／絶
縁物構造体中に作製プロセス上有利な横型のｐｉｎ接合
型フォトダイオードを試作している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】しかしながら、ノンドープのエピタキシャ
ル膜の不純物濃度を小さくするには限界があり、通常５
×1013cm-3以上の値を示す。また、サファイヤなどの絶
縁物基板上にＳｉ1-x Ｇｅx ／Ｓｉ膜をヘテロエピタキ
シャル成長させると、基板からのオートドピングによっ
てさらに不純物濃度が大きくなると考えられる。また、
結晶性に問題があるＳＯＩ構造においては、バイアス電
圧を大きくすることは、暗電流が増加する原因となりや
すいのであまり好ましいことではない。
ル膜の不純物濃度を小さくするには限界があり、通常５
×1013cm-3以上の値を示す。また、サファイヤなどの絶
縁物基板上にＳｉ1-x Ｇｅx ／Ｓｉ膜をヘテロエピタキ
シャル成長させると、基板からのオートドピングによっ
てさらに不純物濃度が大きくなると考えられる。また、
結晶性に問題があるＳＯＩ構造においては、バイアス電
圧を大きくすることは、暗電流が増加する原因となりや
すいのであまり好ましいことではない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】図４は、このようにして作成した酸化膜／
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造における深さ方向の原子
濃度分布をオージェ電子分光法により調べた結果を示す
グラフである。また、参考のために、従来の熱酸化法
（ドライＯ2 ，800 ℃, 50分）にて作成した同一構造の
深さ方向の原子濃度分布を図５に示す。本発明の方法に
て形成した酸化膜中のＧｅ濃度は均一であり、また酸化
膜／Ｓｉ0.8 Ｇｅ0.2 膜の界面には積層されたＧｅ層は
検出されない。これに対して、従来の熱酸化法にて作成
した構造では、酸化膜中のＧｅ濃度が検出限界に近く、
また酸化膜／Ｓｉ 0.8 Ｇｅ0.2 膜の界面にＧｅ濃度が高
い層が形成されていることが分かる。
Ｓｉ0.8 Ｇｅ0.2 膜／Ｓｉ構造における深さ方向の原子
濃度分布をオージェ電子分光法により調べた結果を示す
グラフである。また、参考のために、従来の熱酸化法
（ドライＯ2 ，800 ℃, 50分）にて作成した同一構造の
深さ方向の原子濃度分布を図５に示す。本発明の方法に
て形成した酸化膜中のＧｅ濃度は均一であり、また酸化
膜／Ｓｉ0.8 Ｇｅ0.2 膜の界面には積層されたＧｅ層は
検出されない。これに対して、従来の熱酸化法にて作成
した構造では、酸化膜中のＧｅ濃度が検出限界に近く、
また酸化膜／Ｓｉ 0.8 Ｇｅ0.2 膜の界面にＧｅ濃度が高
い層が形成されていることが分かる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】また、低温酸化という目的のみを考えれば
Ｏ2 プラズマによる酸化膜形成方法も可能であるが、Ｏ
2 プラズマ酸化では加速されたイオンによって初期に深
く酸化されてその後はあまり変化しないので、薄い酸化
膜の形成にはあまり適していない。本発明の形成方法で
は、その酸化温度と酸化時間とを任意に選択することに
よって、100 Å以下から任意の厚さの酸化膜を形成する
ことができ、また、イオン衝撃がないので膜の結晶性を
劣化させることもない。
Ｏ2 プラズマによる酸化膜形成方法も可能であるが、Ｏ
2 プラズマ酸化では加速されたイオンによって初期に深
く酸化されてその後はあまり変化しないので、薄い酸化
膜の形成にはあまり適していない。本発明の形成方法で
は、その酸化温度と酸化時間とを任意に選択することに
よって、100 Å以下から任意の厚さの酸化膜を形成する
ことができ、また、イオン衝撃がないので膜の結晶性を
劣化させることもない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 花房 寛 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (2)
- 【請求項１】 積層形成されたＳｉ膜及びＳｉ1-x Ｇｅ
x 膜（ｘ≦0.3)からなる単結晶半導体膜が絶縁物の表面
に設けられ、該絶縁物の表面に垂直な接合面を有する横
型ｐｉｎ接合からなる光感知半導体素子が前記単結晶半
導体膜中に形成された半導体光センサにおいて、前記ｐ
ｉｎ接合におけるｉ層領域の幅が３μｍ〜20μｍである
ことを特徴とする半導体光センサ。 - 【請求項２】 Ｓｉ1-x Ｇｅx 膜の表面に酸化膜を形成
する方法において、500 ℃以下にて、前記Ｓｉ1-x Ｇｅ
x 膜の表面にオゾンを照射してその表面に酸化膜を形成
することを特徴とする酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029161A JPH06244448A (ja) | 1993-02-18 | 1993-02-18 | 半導体光センサ及び酸化膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029161A JPH06244448A (ja) | 1993-02-18 | 1993-02-18 | 半導体光センサ及び酸化膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244448A true JPH06244448A (ja) | 1994-09-02 |
Family
ID=12268537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5029161A Pending JPH06244448A (ja) | 1993-02-18 | 1993-02-18 | 半導体光センサ及び酸化膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244448A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147791A (ja) * | 2004-11-18 | 2006-06-08 | Hamamatsu Photonics Kk | 光検出素子の製造方法 |
| JP2006147798A (ja) * | 2004-11-18 | 2006-06-08 | Hamamatsu Photonics Kk | 光検出素子 |
| JP2008532276A (ja) * | 2005-02-24 | 2008-08-14 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | ＳｉＧｅ層の熱酸化およびその諸応用例 |
| JP2008226903A (ja) * | 2007-03-08 | 2008-09-25 | Toshiba Corp | 光センサ素子およびその駆動方法 |
| JP2009027203A (ja) * | 2008-11-06 | 2009-02-05 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
| JP2010505274A (ja) * | 2006-09-29 | 2010-02-18 | 東京エレクトロン株式会社 | 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 |
| JP2013207231A (ja) * | 2012-03-29 | 2013-10-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2017183453A (ja) * | 2016-03-30 | 2017-10-05 | 技術研究組合光電子融合基盤技術研究所 | ＳｉＧｅフォトダイオード |
| JP2018078193A (ja) * | 2016-11-09 | 2018-05-17 | 日本電信電話株式会社 | 光検出器 |
-
1993
- 1993-02-18 JP JP5029161A patent/JPH06244448A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147791A (ja) * | 2004-11-18 | 2006-06-08 | Hamamatsu Photonics Kk | 光検出素子の製造方法 |
| JP2006147798A (ja) * | 2004-11-18 | 2006-06-08 | Hamamatsu Photonics Kk | 光検出素子 |
| JP2008532276A (ja) * | 2005-02-24 | 2008-08-14 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | ＳｉＧｅ層の熱酸化およびその諸応用例 |
| JP2010505274A (ja) * | 2006-09-29 | 2010-02-18 | 東京エレクトロン株式会社 | 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 |
| KR101307658B1 (ko) * | 2006-09-29 | 2013-09-12 | 도쿄엘렉트론가부시키가이샤 | 반도체 소자 형성 방법 및 ｍｏｓｆｅｔ 소자 형성 방법 |
| JP2013232653A (ja) * | 2006-09-29 | 2013-11-14 | Tokyo Electron Ltd | 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 |
| JP2008226903A (ja) * | 2007-03-08 | 2008-09-25 | Toshiba Corp | 光センサ素子およびその駆動方法 |
| JP2009027203A (ja) * | 2008-11-06 | 2009-02-05 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
| JP2013207231A (ja) * | 2012-03-29 | 2013-10-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2017183453A (ja) * | 2016-03-30 | 2017-10-05 | 技術研究組合光電子融合基盤技術研究所 | ＳｉＧｅフォトダイオード |
| JP2018078193A (ja) * | 2016-11-09 | 2018-05-17 | 日本電信電話株式会社 | 光検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
| JP3007892B2 (ja) | Ｓｉ／ＳｉＧｅ光電子集積回路および形成方法 | |
| US5426069A (en) | Method for making silicon-germanium devices using germanium implantation | |
| US6682965B1 (en) | Method of forming n-and p- channel field effect transistors on the same silicon layer having a strain effect | |
| EP0023021B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010079918A (ko) | 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법 | |
| US4797721A (en) | Radiation hardened semiconductor device and method of making the same | |
| KR20100075364A (ko) | 반도체 기판의 제조방법 및 반도체 기판 | |
| JPH06244448A (ja) | 半導体光センサ及び酸化膜形成方法 | |
| US8080857B2 (en) | Semiconductor photodetecting device and illuminance sensor | |
| US20050051705A1 (en) | Light conversion apparatus with topside electrode | |
| US5600152A (en) | Photoelectric conversion device and its manufacturing method | |
| TWI286357B (en) | Photodetector circuits | |
| JP2008182042A (ja) | 固体撮像装置及びその製造方法 | |
| US5635707A (en) | Photoelectric conversion device for use in sensing light reflected from medium surface | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05136386A (ja) | イメージセンサ | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH05114708A (ja) | 半導体装置 | |
| JPS5928387A (ja) | 光電変換装置 | |
| JP3069631B2 (ja) | 光電変換半導体装置の製造方法 | |
| Kostyukov et al. | A family of large-format linear photosensitive charge-coupled devices with resolution 38.5 line pairs/mm | |
| JPH04102372A (ja) | イメージセンサアレイ | |
| JPH05145108A (ja) | 光電変換装置の駆動方法 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 |