JPH05145108A - 光電変換装置の駆動方法 - Google Patents
光電変換装置の駆動方法Info
- Publication number
- JPH05145108A JPH05145108A JP3332785A JP33278591A JPH05145108A JP H05145108 A JPH05145108 A JP H05145108A JP 3332785 A JP3332785 A JP 3332785A JP 33278591 A JP33278591 A JP 33278591A JP H05145108 A JPH05145108 A JP H05145108A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- layer
- voltage
- band width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 傾斜バンドギャップの操り返し構造を有する
ＡＰＤを搭載した光電変換装置において、Ｓ／Ｎ比を低
下させずにダイナミックレンジを大きく確保できる駆動
方法を提案する。 【構成】 傾斜バンドギャップ層９１２ａ〜９１２ｃを
含むキャリア増倍層９１２を有する光電変換装置におい
て、印加バイアスＶV を、電流の増倍が飽和する電圧：
Ｖionmax，単位電荷量：ｑ，ニー特性を起こし始める光
量：ＩKnee，１画素の面積：Ａ，電荷蓄積時間：ｔs ，
光電変換素子部の容量：ＣPD，及びスイッチ素子の蓄積
容量：ＣD とによって、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋
ＣD ） …（１） で与えることを特徴とする光電変換装置の駆動方法。
ＡＰＤを搭載した光電変換装置において、Ｓ／Ｎ比を低
下させずにダイナミックレンジを大きく確保できる駆動
方法を提案する。 【構成】 傾斜バンドギャップ層９１２ａ〜９１２ｃを
含むキャリア増倍層９１２を有する光電変換装置におい
て、印加バイアスＶV を、電流の増倍が飽和する電圧：
Ｖionmax，単位電荷量：ｑ，ニー特性を起こし始める光
量：ＩKnee，１画素の面積：Ａ，電荷蓄積時間：ｔs ，
光電変換素子部の容量：ＣPD，及びスイッチ素子の蓄積
容量：ＣD とによって、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋
ＣD ） …（１） で与えることを特徴とする光電変換装置の駆動方法。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置の駆動方法
に関し、より詳細には電荷蓄積型動作を行なう光電変換
装置の出力飽和特性の改善を図る駆動方法に関する。
に関し、より詳細には電荷蓄積型動作を行なう光電変換
装置の出力飽和特性の改善を図る駆動方法に関する。
【０００２】
【従来の技術】近年、ファクシミリ、デジタル複写機、
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサを一次元に配列し
た長尺ラインセンサや、二次元に配列したエリアセンサ
が多用されている。これらに用いられる光電変換素子と
しては、ＣＣＤやＢＡＳＩＳ（ＢＡｓｅ Ｓｔｏｒｅｄ
Ｉｍａｇｅ Ｓｅｎｓｅｒ）、ＭＯＳ型その他種々の形
態の固体撮像素子が一般的であるが、近年画像の高品位
化に従い素子のより高密度高集積化が進み、その結果画
素の開口率の低下、信号電荷転送系の雑音の増大などに
よりＳ／Ｎ比の確保が充分にできなくなってきた。これ
に対し球面レンズの利用や、アモルファスシリコンなど
の材料を用いた光電変換素子をＣＣＤなどの上に積層す
る形態（特開昭４９−９１１１６ほか）などが開発さ
れ、入射光の有効利用が図られてきているが、転送系の
雑音に関しては依然大きな問題であった。
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサを一次元に配列し
た長尺ラインセンサや、二次元に配列したエリアセンサ
が多用されている。これらに用いられる光電変換素子と
しては、ＣＣＤやＢＡＳＩＳ（ＢＡｓｅ Ｓｔｏｒｅｄ
Ｉｍａｇｅ Ｓｅｎｓｅｒ）、ＭＯＳ型その他種々の形
態の固体撮像素子が一般的であるが、近年画像の高品位
化に従い素子のより高密度高集積化が進み、その結果画
素の開口率の低下、信号電荷転送系の雑音の増大などに
よりＳ／Ｎ比の確保が充分にできなくなってきた。これ
に対し球面レンズの利用や、アモルファスシリコンなど
の材料を用いた光電変換素子をＣＣＤなどの上に積層す
る形態（特開昭４９−９１１１６ほか）などが開発さ
れ、入射光の有効利用が図られてきているが、転送系の
雑音に関しては依然大きな問題であった。
【０００３】そこで、次に光信号を光電変換素子の内部
で増幅し、転送系の雑音を相対的に低くするという、ア
バランシェフォトダイオード（ＡＰＤ）利用が考案され
てきた（信学技報Ｖｏｌ．８６ Ｎｏ．２０５ ’８
６）。ＡＰＤは一般的には光通信の分野で広く用いられ
ており、数十倍から数百倍の出力増幅が可能である。こ
れよりＡＰＤの撮像装置への応用が実現できれば、Ｓ／
Ｎ比の充分な向上が期待できるわけである。
で増幅し、転送系の雑音を相対的に低くするという、ア
バランシェフォトダイオード（ＡＰＤ）利用が考案され
てきた（信学技報Ｖｏｌ．８６ Ｎｏ．２０５ ’８
６）。ＡＰＤは一般的には光通信の分野で広く用いられ
ており、数十倍から数百倍の出力増幅が可能である。こ
れよりＡＰＤの撮像装置への応用が実現できれば、Ｓ／
Ｎ比の充分な向上が期待できるわけである。
【０００４】しかしながら、ショットキー，ＰＮ，ＰＩ
Ｎなど、一般に撮像装置に用いられる光電変換素子と比
べて、ＡＰＤはその駆動方法が大きく異なるために撮像
装置への本格的な応用が阻まれてきたのである。具体的
には通常光通信分野で用いられるＡＰＤは、素子の２端
子間に高電圧を印加し、キャリアの電界加速によってア
バランシェ増倍を誘起するものであるため、数十から数
百ボルトという非常に大きな電圧を必要とし、固体撮像
素子の駆動電源としては異常なものになる。さらにアバ
ランジェ増倍は電界強度に強く依存するため、固体撮像
装置の一般的な駆動方法である電荷蓄積モードでの利用
を考えると、入力の光強度に対し直線的な出力が得られ
る領域が存在しない。このため電荷蓄積部分に付加容量
を設け、電荷蓄積に伴う電界強度の変化を抑えて入出力
の直線性の確保を図る（ＩＴＥＪＴｅｃｈｎｉｃａｌ
Ｒｅｐｏｒｔ Ｖｏｌ．１１，Ｎｏ．２８，ｐｐ６７〜
７２）という改良手段が考案されてきたが、厳密には出
力信号分の電圧変化に応じて入出力の直線性が損なわれ
るし、依然高電圧の電源を要するという問題は残された
ままである。
Ｎなど、一般に撮像装置に用いられる光電変換素子と比
べて、ＡＰＤはその駆動方法が大きく異なるために撮像
装置への本格的な応用が阻まれてきたのである。具体的
には通常光通信分野で用いられるＡＰＤは、素子の２端
子間に高電圧を印加し、キャリアの電界加速によってア
バランシェ増倍を誘起するものであるため、数十から数
百ボルトという非常に大きな電圧を必要とし、固体撮像
素子の駆動電源としては異常なものになる。さらにアバ
ランジェ増倍は電界強度に強く依存するため、固体撮像
装置の一般的な駆動方法である電荷蓄積モードでの利用
を考えると、入力の光強度に対し直線的な出力が得られ
る領域が存在しない。このため電荷蓄積部分に付加容量
を設け、電荷蓄積に伴う電界強度の変化を抑えて入出力
の直線性の確保を図る（ＩＴＥＪＴｅｃｈｎｉｃａｌ
Ｒｅｐｏｒｔ Ｖｏｌ．１１，Ｎｏ．２８，ｐｐ６７〜
７２）という改良手段が考案されてきたが、厳密には出
力信号分の電圧変化に応じて入出力の直線性が損なわれ
るし、依然高電圧の電源を要するという問題は残された
ままである。
【０００５】そこで、アバランシェ増倍を起こさせる領
域として傾斜型バンドギャップを組み合わせ、ヘテロ接
合部分でキャリア増倍の促進を図る構成（特開昭５８−
１５７１７９など）が考案されている。この方法による
と、キャリアのイオン化に必要なエネルギーはヘテロ接
合部のエネルギー段差で与えられるため、電荷蓄積に伴
う電源電圧の変化によって増倍率が変動することはな
い。また増倍層に印加する電圧は各傾斜バンドギャップ
層を空乏化させる程度で良いので、具体的には各傾斜層
に１〜２Ｖで傾斜層の数だけの電圧を印加すれば良い。
例えば傾斜層が５段で各層２Ｖ印加とすると、合計１０
Ｖの電圧で充分である。
域として傾斜型バンドギャップを組み合わせ、ヘテロ接
合部分でキャリア増倍の促進を図る構成（特開昭５８−
１５７１７９など）が考案されている。この方法による
と、キャリアのイオン化に必要なエネルギーはヘテロ接
合部のエネルギー段差で与えられるため、電荷蓄積に伴
う電源電圧の変化によって増倍率が変動することはな
い。また増倍層に印加する電圧は各傾斜バンドギャップ
層を空乏化させる程度で良いので、具体的には各傾斜層
に１〜２Ｖで傾斜層の数だけの電圧を印加すれば良い。
例えば傾斜層が５段で各層２Ｖ印加とすると、合計１０
Ｖの電圧で充分である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような光電変換装置では、電荷蓄積動作において素子へ
の実効印加バイアスが変動しても、キャリア増倍率が変
化しないという、入出力の直線性が安定に得られること
を最優先しているため、印加バイアスなどの駆動条件に
よってはダイナミックレンジが低下することの補償はな
されていない。そのため高感度、広ダイナミックレンジ
の光電変換装置の実現のためには、上記ＡＰＤにおい
て、印加バイアスの最適化を図った駆動方法の考案が必
要であった。以下、簡単に説明する。
ような光電変換装置では、電荷蓄積動作において素子へ
の実効印加バイアスが変動しても、キャリア増倍率が変
化しないという、入出力の直線性が安定に得られること
を最優先しているため、印加バイアスなどの駆動条件に
よってはダイナミックレンジが低下することの補償はな
されていない。そのため高感度、広ダイナミックレンジ
の光電変換装置の実現のためには、上記ＡＰＤにおい
て、印加バイアスの最適化を図った駆動方法の考案が必
要であった。以下、簡単に説明する。
【０００７】図６は、素子構成として３段のキャリア増
倍部を持つ、従来のＡＰＤのゼロバイアス時のエネルギ
ーバンド図（ａ）、及びキャリア増倍を起こすのに必要
なバイアスを印加した時のエネルギーバンド図（ｂ）を
示すものであり、図６において、Ｖ0 はＥｇ2 の材料の
電子親和力χ2 とＥｇ3 の材料の電子親和力χ3 の差
（χ2 −χ3 ）のエネルギーを表わし、ＶD はバイアス
印加時のヘテロ接合部の伝導帯の段差のエネルギー、Ｅ
ion はキャリアのイオン化エネルギーを示すものであ
り、ＶD ＝Ｖ0 ≧Ｅion の関係になっている。
倍部を持つ、従来のＡＰＤのゼロバイアス時のエネルギ
ーバンド図（ａ）、及びキャリア増倍を起こすのに必要
なバイアスを印加した時のエネルギーバンド図（ｂ）を
示すものであり、図６において、Ｖ0 はＥｇ2 の材料の
電子親和力χ2 とＥｇ3 の材料の電子親和力χ3 の差
（χ2 −χ3 ）のエネルギーを表わし、ＶD はバイアス
印加時のヘテロ接合部の伝導帯の段差のエネルギー、Ｅ
ion はキャリアのイオン化エネルギーを示すものであ
り、ＶD ＝Ｖ0 ≧Ｅion の関係になっている。
【０００８】また、図２（ａ）は、図６に示した従来
の、素子構成として３段のキャリア増倍部をもつＡＰＤ
の電流−電圧特性を示す。
の、素子構成として３段のキャリア増倍部をもつＡＰＤ
の電流−電圧特性を示す。
【０００９】図６の従来例では、キャリア増倍を行なう
傾斜バンドギャップ層間のヘテロ接合部におけるバンド
オフセットエネルギーが、ゼロバイアスの時点で最小バ
ンドギャップ部のイオン化エネルギーを越えるため、素
子へのバイアス印加が進むと、全ての傾斜バンドギャッ
プ層はほぼ同時に空乏化し、図２（ａ）のように空乏化
電圧Ｖdep を越えると、量子効率がほぼ８の値に相当す
る大きな電流が急激に流れ始める。
傾斜バンドギャップ層間のヘテロ接合部におけるバンド
オフセットエネルギーが、ゼロバイアスの時点で最小バ
ンドギャップ部のイオン化エネルギーを越えるため、素
子へのバイアス印加が進むと、全ての傾斜バンドギャッ
プ層はほぼ同時に空乏化し、図２（ａ）のように空乏化
電圧Ｖdep を越えると、量子効率がほぼ８の値に相当す
る大きな電流が急激に流れ始める。
【００１０】一方、図３（ａ）は、図６の従来の光電変
換素子を、電荷蓄積動作させたときの入出力の関係（実
線）を、量子効率１の素子の関係（破線）と比較したも
のである。これより、ＡＰＤを搭載した素子では、感度
は上がっているが、飽和光量の低下が起こり、ダイナミ
ックレンジが縮小していることがわかる。
換素子を、電荷蓄積動作させたときの入出力の関係（実
線）を、量子効率１の素子の関係（破線）と比較したも
のである。これより、ＡＰＤを搭載した素子では、感度
は上がっているが、飽和光量の低下が起こり、ダイナミ
ックレンジが縮小していることがわかる。
【００１１】即ち、従来のように、高感度出力を安定に
得ることを優先するような光電変換素子とその駆動方法
の選定の仕方では、ダイナミックレンジの縮小を招くと
いう問題があった。
得ることを優先するような光電変換素子とその駆動方法
の選定の仕方では、ダイナミックレンジの縮小を招くと
いう問題があった。
【００１２】（発明の目的）本発明は、このような従来
の課題を解決するものであり、傾斜バンドギャップの操
り返し構造を有するＡＰＤを搭載した光電変換装置にお
いて、Ｓ／Ｎ比を低下させずにダイナミックレンジを大
きく確保できるような、駆動条件を提案することを、目
的とするものである。
の課題を解決するものであり、傾斜バンドギャップの操
り返し構造を有するＡＰＤを搭載した光電変換装置にお
いて、Ｓ／Ｎ比を低下させずにダイナミックレンジを大
きく確保できるような、駆動条件を提案することを、目
的とするものである。
【００１３】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、電荷注入阻止層間に配置され
た所要の禁制帯幅Ｅｇ1 を有する光吸収層と、スイッチ
素子と接続するキャリア増倍層を含んで構成される光電
変換部を有し、かつ、上記キャリア増倍層が、最小禁制
帯幅Ｅｇ2 及び最大禁制帯幅Ｅｇ3 を交互に備え、かつ
両禁制帯の間でその禁制帯幅が連続的に変化するステッ
プバック構造になる少なくとも一層の層を有し、かつ少
なくとも上記最小禁制帯幅Ｅｇ2 を持つ層、または上記
最大禁制帯幅Ｅｇ3 を持つ層に、半導体型制御のための
不純物が添加されている光電変換装置の駆動方法におい
て、上記光電変換装置の印加バイアスＶV として、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）を満足す
る電圧ＶV を印加して駆動することを特徴とする、光電
変換装置の駆動方法を提供するものであり、Ｓ／Ｎ比を
低下させずにダイナミックレンジを大きく確保できるよ
うな、駆動条件を提案する。
決するための手段として、電荷注入阻止層間に配置され
た所要の禁制帯幅Ｅｇ1 を有する光吸収層と、スイッチ
素子と接続するキャリア増倍層を含んで構成される光電
変換部を有し、かつ、上記キャリア増倍層が、最小禁制
帯幅Ｅｇ2 及び最大禁制帯幅Ｅｇ3 を交互に備え、かつ
両禁制帯の間でその禁制帯幅が連続的に変化するステッ
プバック構造になる少なくとも一層の層を有し、かつ少
なくとも上記最小禁制帯幅Ｅｇ2 を持つ層、または上記
最大禁制帯幅Ｅｇ3 を持つ層に、半導体型制御のための
不純物が添加されている光電変換装置の駆動方法におい
て、上記光電変換装置の印加バイアスＶV として、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）を満足す
る電圧ＶV を印加して駆動することを特徴とする、光電
変換装置の駆動方法を提供するものであり、Ｓ／Ｎ比を
低下させずにダイナミックレンジを大きく確保できるよ
うな、駆動条件を提案する。
【００１４】
【作用】本発明は、上述のような手段を用いることによ
って、傾斜バンドギャップの繰り返し構造を有するＡＰ
Ｄを搭載した光電変換装置において、Ｓ／Ｎ比を低下さ
せずにダイナミックレンジを大きく確保できるような、
駆動条件の提案を実現する。以下、詳細に説明する。
って、傾斜バンドギャップの繰り返し構造を有するＡＰ
Ｄを搭載した光電変換装置において、Ｓ／Ｎ比を低下さ
せずにダイナミックレンジを大きく確保できるような、
駆動条件の提案を実現する。以下、詳細に説明する。
【００１５】図１は、本発明の実施例の光電変換装置の
構成断面図（ａ）と、そのゼロバイアス時のエネルギー
バンド図（ａ）、及びキャリア増倍を起こすのに必要な
バイアスを印加した時のエネルギーバンド図（ｂ）であ
る。
構成断面図（ａ）と、そのゼロバイアス時のエネルギー
バンド図（ａ）、及びキャリア増倍を起こすのに必要な
バイアスを印加した時のエネルギーバンド図（ｂ）であ
る。
【００１６】前述した、図６に示した従来例のエネルギ
ーバンド図に比較して、図１の本発明のエネルギーバン
ド図では、ヘテロ接合部に不純物ドーピングがなされて
いないため、バイアス印加によるエネルギー段差の増加
が無いという点が異なる点であり、これは、本発明の駆
動方法により得られる特徴となる点である。
ーバンド図に比較して、図１の本発明のエネルギーバン
ド図では、ヘテロ接合部に不純物ドーピングがなされて
いないため、バイアス印加によるエネルギー段差の増加
が無いという点が異なる点であり、これは、本発明の駆
動方法により得られる特徴となる点である。
【００１７】また、図２（ｂ）は、素子構成として図１
に示すように３段のキャリア増倍部をもつＡＰＤの電流
−電圧特性を示す。図２に示されるように、本発明の光
電変換装置の駆動方法では、イオン化開始電圧１Ｖion1
を越える付近で、急激に量子効率２に相当する電流が流
れ始め、その後、Ｖion2，Ｖion3付近から量子効率４，
８に相当する電流が階段的に流れ出す。
に示すように３段のキャリア増倍部をもつＡＰＤの電流
−電圧特性を示す。図２に示されるように、本発明の光
電変換装置の駆動方法では、イオン化開始電圧１Ｖion1
を越える付近で、急激に量子効率２に相当する電流が流
れ始め、その後、Ｖion2，Ｖion3付近から量子効率４，
８に相当する電流が階段的に流れ出す。
【００１８】また図３（ｂ）は、本素子に前記Ｖion3以
上のバイアスを印加して、蓄積動作を行なったときの入
出力の関係を示す。出力はある光量を越えると、入力に
対する傾きが変化し、電流電圧特性の段差に応じた数だ
け傾きが緩くなって、飽和に至るという変化を示す。上
記のような出力飽和特性は、いわゆるニー（Ｋｎｅｅ）
特性といわれるものと近似的にみなすことができ、本特
性を利用してダイナミックレンジの拡大を図ることがで
きる。即ち、対象とする光量域の境界を飽和特性の始ま
る点に重ねてやれば、ダイナミックレンジはニー特性を
持たない場合に比べて、増倍率と同程度だけ（本説明例
では、８倍程度）、拡大されることがわかる。
上のバイアスを印加して、蓄積動作を行なったときの入
出力の関係を示す。出力はある光量を越えると、入力に
対する傾きが変化し、電流電圧特性の段差に応じた数だ
け傾きが緩くなって、飽和に至るという変化を示す。上
記のような出力飽和特性は、いわゆるニー（Ｋｎｅｅ）
特性といわれるものと近似的にみなすことができ、本特
性を利用してダイナミックレンジの拡大を図ることがで
きる。即ち、対象とする光量域の境界を飽和特性の始ま
る点に重ねてやれば、ダイナミックレンジはニー特性を
持たない場合に比べて、増倍率と同程度だけ（本説明例
では、８倍程度）、拡大されることがわかる。
【００１９】図４は、本発明に用いる光電変換装置の等
価回路の一例を示す図である。同図において、光電変換
素子ＰＤで発生し、増倍された電荷は、ＰＤの容量ＣPD
とスイッチＭＯＳトランジスタ−ＴｒH のソース部の接
合容量ＣD に分配して蓄積される。蓄積時間をｔs とす
ると、ある光量Ｉの光が入射したときの出力電圧ΔＶ
は、 ΔＶ＝ｑ・ｋ・Ｉ・Ａ・ｔs ／（ＣPD＋ＣD ） で与えられる。ここで、 ｑ：単位電荷量 ｋ：増倍率 Ａ：ＰＤの面積 である。
価回路の一例を示す図である。同図において、光電変換
素子ＰＤで発生し、増倍された電荷は、ＰＤの容量ＣPD
とスイッチＭＯＳトランジスタ−ＴｒH のソース部の接
合容量ＣD に分配して蓄積される。蓄積時間をｔs とす
ると、ある光量Ｉの光が入射したときの出力電圧ΔＶ
は、 ΔＶ＝ｑ・ｋ・Ｉ・Ａ・ｔs ／（ＣPD＋ＣD ） で与えられる。ここで、 ｑ：単位電荷量 ｋ：増倍率 Ａ：ＰＤの面積 である。
【００２０】図３（ｂ）において、ニー特性が始まる光
量（例えば、これをニー開始光量ＩKneeと呼ぶ）では、
３段のヘテロ増倍部を持つＡＰＤの印加バイアスがちょ
うど図２（ｂ）におけるＶion3に一致すると考えれば良
い。
量（例えば、これをニー開始光量ＩKneeと呼ぶ）では、
３段のヘテロ増倍部を持つＡＰＤの印加バイアスがちょ
うど図２（ｂ）におけるＶion3に一致すると考えれば良
い。
【００２１】つまり、本光電変換素子に印加するビデオ
バイアスＶV として、 ＶV ＝Ｖion3＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） 即ち、一般にｎ段のヘテロ増倍部を持つＡＰＤに対して
はｎ段の全てで増倍が起こるのに必要な電圧（電流の増
倍が飽和する電圧）をＶionmaxとした場合、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）を設定す
れば、最適のダイナミックレンジと感度が得られること
となる。
バイアスＶV として、 ＶV ＝Ｖion3＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） 即ち、一般にｎ段のヘテロ増倍部を持つＡＰＤに対して
はｎ段の全てで増倍が起こるのに必要な電圧（電流の増
倍が飽和する電圧）をＶionmaxとした場合、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）を設定す
れば、最適のダイナミックレンジと感度が得られること
となる。
【００２２】これによって、高感度でかつ、ダイナミッ
クレンジの大きな光電変換装置を提供することが可能に
なる。
クレンジの大きな光電変換装置を提供することが可能に
なる。
【００２３】（実施態様例）以下、本発明の実施態様例
について説明する。
について説明する。
【００２４】まず、本発明で用いる光電変換装置の基板
としては、絶縁性基板、半導体基板、金属基板などいず
れでも良く、基板上に形成する膜の堆積温度や処理のた
めの酸、アルカリ、溶剤などに耐性のあるものであれば
良い。例えば絶縁性基板では、ガラス、石英、セラミッ
クスおよびそれらの上にスイッチ素子、走査素子などを
形成したものが多く用いられる他、耐熱樹脂フィルムな
ども用いられる。また半導体基板ではスイッチ素子、ア
ンプ、走査素子など信号処理回路を作り込んだものが使
われるが、信号処理回路の代表的なものにはＣＣＤ，Ｍ
ＯＳ型、ＢＢＤ，ＢＡＳＩＳなどがあり、いずれを用い
ても構わない。
としては、絶縁性基板、半導体基板、金属基板などいず
れでも良く、基板上に形成する膜の堆積温度や処理のた
めの酸、アルカリ、溶剤などに耐性のあるものであれば
良い。例えば絶縁性基板では、ガラス、石英、セラミッ
クスおよびそれらの上にスイッチ素子、走査素子などを
形成したものが多く用いられる他、耐熱樹脂フィルムな
ども用いられる。また半導体基板ではスイッチ素子、ア
ンプ、走査素子など信号処理回路を作り込んだものが使
われるが、信号処理回路の代表的なものにはＣＣＤ，Ｍ
ＯＳ型、ＢＢＤ，ＢＡＳＩＳなどがあり、いずれを用い
ても構わない。
【００２５】次に電極膜としては、一方の側は光入射の
ために透光性電極が用いられるが、その種類としては数
１０Å〜数１００Åの膜厚の金属膜や、ＳｎＯ2 ，ＩＴ
Ｏ，ＺｎＯ2 ，ＩｒＯx などの導電性金属酸化膜が用い
られる。またもう一方の側の電極膜としては、主として
金属膜が用いられるが、抵抗率、化学的性質など要求す
る条件に合せて選べば良い。
ために透光性電極が用いられるが、その種類としては数
１０Å〜数１００Åの膜厚の金属膜や、ＳｎＯ2 ，ＩＴ
Ｏ，ＺｎＯ2 ，ＩｒＯx などの導電性金属酸化膜が用い
られる。またもう一方の側の電極膜としては、主として
金属膜が用いられるが、抵抗率、化学的性質など要求す
る条件に合せて選べば良い。
【００２６】次に光導電性膜及びキャリア増倍層として
は、本発明に対しては価電子制御の可能な半導体が対象
となり、主としてテトラヘドラル系（IV族）の半導体
か、III −Ｖ族の化合物半導体が用いられる。IV族の半
導体には、Ｇｅ，Ｓｉ，Ｃ、及びそれらの複合体である
ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，Ｓｉ
Ｏ，ＳｉＳｎなどがある。半導体の構造としては、ｉ層
部（非ドープまたは微量ドープ層）に対しては結晶、多
結晶、微結晶、非晶質いずれでも良い。
は、本発明に対しては価電子制御の可能な半導体が対象
となり、主としてテトラヘドラル系（IV族）の半導体
か、III −Ｖ族の化合物半導体が用いられる。IV族の半
導体には、Ｇｅ，Ｓｉ，Ｃ、及びそれらの複合体である
ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，Ｓｉ
Ｏ，ＳｉＳｎなどがある。半導体の構造としては、ｉ層
部（非ドープまたは微量ドープ層）に対しては結晶、多
結晶、微結晶、非晶質いずれでも良い。
【００２７】ここで微結晶とは、非晶質中に数１０〜数
１００Åの結晶粒を含み、結晶化率が数１０〜１００％
近くまでになっている構造のことをいう。
１００Åの結晶粒を含み、結晶化率が数１０〜１００％
近くまでになっている構造のことをいう。
【００２８】価電子制御のために添加される不純物とし
ては、Ｎ型制御にはＶ族物質、Ｐ型制御にはIII 族の物
質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III 族
ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても良
い。多結晶または微結晶構造の高濃度不純物層の作成
は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ
法、ｕＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶＤ法な
ど種々のＣＶＤ法や、スパッタ法などで行なわれるが、
その結晶粒径はパワー、基板温度、光量、圧力、ガスフ
ローレートなどの条件を選んで制御される（条件を決め
る際の結晶粒径の評価は、Ｘ線回折法のほかＴＥＭなど
による直接観察法で行なわれる。）。
ては、Ｎ型制御にはＶ族物質、Ｐ型制御にはIII 族の物
質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III 族
ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても良
い。多結晶または微結晶構造の高濃度不純物層の作成
は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ
法、ｕＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶＤ法な
ど種々のＣＶＤ法や、スパッタ法などで行なわれるが、
その結晶粒径はパワー、基板温度、光量、圧力、ガスフ
ローレートなどの条件を選んで制御される（条件を決め
る際の結晶粒径の評価は、Ｘ線回折法のほかＴＥＭなど
による直接観察法で行なわれる。）。
【００２９】III −Ｖ族の半導体には、ＡｌＧａＡｓＳ
ｂ，ＩｎＡｓＳｂ，ＩｎＧａＡｓＳｂや、ＩｎＧａＡｌ
Ａｓや、ＩｎＡｓＰＳｂ，ＩｎＧａＡｓＳｂや、ＡｌＧ
ａＰなどがある。価電子制御にはＮ型制御にはVI族物
質、Ｐ型制御にはII族の物質が使われる。VI族ではＳ，
Ｓｅ，Ｔｅ，Ｐｏ、II族ではＢｅ，Ｍｇ，Ｃａ，Ｓｒ，
Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのいずれを用いても良
い。
ｂ，ＩｎＡｓＳｂ，ＩｎＧａＡｓＳｂや、ＩｎＧａＡｌ
Ａｓや、ＩｎＡｓＰＳｂ，ＩｎＧａＡｓＳｂや、ＡｌＧ
ａＰなどがある。価電子制御にはＮ型制御にはVI族物
質、Ｐ型制御にはII族の物質が使われる。VI族ではＳ，
Ｓｅ，Ｔｅ，Ｐｏ、II族ではＢｅ，Ｍｇ，Ｃａ，Ｓｒ，
Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのいずれを用いても良
い。
【００３０】ヘテロ接合部において、オフセットエネル
ギーの不足を補うため、電界集中を起こすための不純物
添加層については、膜厚と不純物添加量を以下のように
決めれば良い。
ギーの不足を補うため、電界集中を起こすための不純物
添加層については、膜厚と不純物添加量を以下のように
決めれば良い。
【００３１】膜厚は、利用する材料について、増倍を行
なうキャリアの平均自由行程程度に決めてやれば良い。
またこれに応じて傾斜バンドギャップ層単層の膜厚も決
まり、ヘテロ接合部の不純物添加層膜厚の３倍以上にす
れば良く、望ましくは１０〜２０倍程度にすれば良い。
なうキャリアの平均自由行程程度に決めてやれば良い。
またこれに応じて傾斜バンドギャップ層単層の膜厚も決
まり、ヘテロ接合部の不純物添加層膜厚の３倍以上にす
れば良く、望ましくは１０〜２０倍程度にすれば良い。
【００３２】不純物添加量は、不純物層が完全空乏化し
たときにかかる電圧が、オフセットエネルギーの不足分
より大きくなるように決定される。即ち、不純物層が傾
斜バンドギャップ層の両端にある場合と一端にある場合
とで、以下のように決められる。
たときにかかる電圧が、オフセットエネルギーの不足分
より大きくなるように決定される。即ち、不純物層が傾
斜バンドギャップ層の両端にある場合と一端にある場合
とで、以下のように決められる。
【００３３】不純物層が傾斜バンドギャップ層の両端
にある場合は、 を満たすようなＮ1 、Ｎ2 の組み合わせになる。
にある場合は、 を満たすようなＮ1 、Ｎ2 の組み合わせになる。
【００３４】上式において、添え字１，２はそれぞれワ
イドギャップ、ナロウギャップに対応するものであり、
また、ε1 ，ε2 は不純物層の誘電率、Ｎ1 ，Ｎ2 は不
純物濃度、χ1 ，χ2 は不純物層の電子親和力、Ｅion
はキャリアのイオン化エネルギー、ｄ1 ，ｄ2 は不純物
層の膜厚である。ただし上式は電子電流の場合であり、
正孔電流の場合は、 である。なお、Ｅｇ1 ，Ｅｇ2 は不純物層のバンドギャ
ップである。
イドギャップ、ナロウギャップに対応するものであり、
また、ε1 ，ε2 は不純物層の誘電率、Ｎ1 ，Ｎ2 は不
純物濃度、χ1 ，χ2 は不純物層の電子親和力、Ｅion
はキャリアのイオン化エネルギー、ｄ1 ，ｄ2 は不純物
層の膜厚である。ただし上式は電子電流の場合であり、
正孔電流の場合は、 である。なお、Ｅｇ1 ，Ｅｇ2 は不純物層のバンドギャ
ップである。
【００３５】不純物層が傾斜バンドギャップ層の一端
にある場合は、 で決められる。上式において、εは不純物層の誘電率、
Ｎは不純物濃度、ｄは不純物層の膜厚である。ただし上
式は電子電流の場合であり、正孔電流の場合は、 である。
にある場合は、 で決められる。上式において、εは不純物層の誘電率、
Ｎは不純物濃度、ｄは不純物層の膜厚である。ただし上
式は電子電流の場合であり、正孔電流の場合は、 である。
【００３６】以上のようにして製作された光電変換装置
から、その印加バイアス電圧ＶV を求めるため、前述し
た各パラメータ、Ｖionmax：電流の増倍が飽和する電
圧、ｑ：単位電荷量、ＩKnee：ニー特性を起こし始める
光量、Ａ：１画素の面積、ｔs ：電荷蓄積時間、ｋ：増
倍率 ＣPD：光電変換素子部の容量、ＣD ：スイッチ素子の蓄
積容量を求め、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） を満足する電圧ＶV を印加して駆動することにより、従
来より低電圧で光電変換装置を駆動することができる。
から、その印加バイアス電圧ＶV を求めるため、前述し
た各パラメータ、Ｖionmax：電流の増倍が飽和する電
圧、ｑ：単位電荷量、ＩKnee：ニー特性を起こし始める
光量、Ａ：１画素の面積、ｔs ：電荷蓄積時間、ｋ：増
倍率 ＣPD：光電変換素子部の容量、ＣD ：スイッチ素子の蓄
積容量を求め、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） を満足する電圧ＶV を印加して駆動することにより、従
来より低電圧で光電変換装置を駆動することができる。
【００３７】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明していく。
しながら説明していく。
【００３８】図１は、本発明の実施例の光電変換装置の
構成断面図（ａ）と、そのゼロバイアス時のエネルギー
バンド図（ａ）、及びキャリア増倍を起こすのに必要な
バイアスを印加した時のエネルギーバンド図（ｂ）であ
る。
構成断面図（ａ）と、そのゼロバイアス時のエネルギー
バンド図（ａ）、及びキャリア増倍を起こすのに必要な
バイアスを印加した時のエネルギーバンド図（ｂ）であ
る。
【００３９】また、図５は本発明の光電変換装置の製作
工程断面図である。以下、工程に従って、本実施例で用
いる光電変換装置について説明していく。
工程断面図である。以下、工程に従って、本実施例で用
いる光電変換装置について説明していく。
【００４０】先ず、通常のＭＯＳプロセス技術により、
ＭＯＳトランジスタで構成した、走査用ＩＣ基板を製作
する（ａ）。
ＭＯＳトランジスタで構成した、走査用ＩＣ基板を製作
する（ａ）。
【００４１】続いて光電変換素子を積層形成するため
に、基板表面平坦化の工程を行なう。これにはまず、工
程（ａ）で引き出し電極９０８を形成したあと、ＳｉＯ
2 膜９０９を８０００Å堆積し、さらに通常のフォトレ
ジストをスピンコートして表面を平坦な形状とする。そ
の後、ＲＩＥでエッチバックして、平坦性を保ったまま
電極９０８の頂部を露出させる（ｂ）。
に、基板表面平坦化の工程を行なう。これにはまず、工
程（ａ）で引き出し電極９０８を形成したあと、ＳｉＯ
2 膜９０９を８０００Å堆積し、さらに通常のフォトレ
ジストをスピンコートして表面を平坦な形状とする。そ
の後、ＲＩＥでエッチバックして、平坦性を保ったまま
電極９０８の頂部を露出させる（ｂ）。
【００４２】このあと、通常のスパッタ法により、Ｃｒ
を２０００Å堆積し、続いて通常のフォトリソ工程によ
って所望の形状にして、画素電極９１０を形成する
（ｃ）。
を２０００Å堆積し、続いて通常のフォトリソ工程によ
って所望の形状にして、画素電極９１０を形成する
（ｃ）。
【００４３】その後、試料を容量結合型プラズマＣＶＤ
装置内にセットし、ＳｉＨ4 ガスを６ＳＣＣＭ、ＧｅＨ
4 ガス流量を５４ＳＣＣＭ、Ｈ2 ガスで１０％に希釈さ
れたＰＨ3 ガスを２０ＳＣＣＭ前記装置内に導入し、ガ
スの全圧０．２Ｔｏｒｒで約５．５分高周波放電を行な
い、ａ−ＳｉＧｅ：Ｈのｎ型高濃度不純物層よりなるホ
ールブロッキング層９１１を約１０００Åの厚さに堆積
した。このとき、基板温度は３００℃、放電パワー密度
は約０．２Ｗ／ｃｍ2 であった。
装置内にセットし、ＳｉＨ4 ガスを６ＳＣＣＭ、ＧｅＨ
4 ガス流量を５４ＳＣＣＭ、Ｈ2 ガスで１０％に希釈さ
れたＰＨ3 ガスを２０ＳＣＣＭ前記装置内に導入し、ガ
スの全圧０．２Ｔｏｒｒで約５．５分高周波放電を行な
い、ａ−ＳｉＧｅ：Ｈのｎ型高濃度不純物層よりなるホ
ールブロッキング層９１１を約１０００Åの厚さに堆積
した。このとき、基板温度は３００℃、放電パワー密度
は約０．２Ｗ／ｃｍ2 であった。
【００４４】引き続き前記ＣＶＤ装置において、ＳｉＨ
4 ガスを６０ＳＣＣＭから６ＳＣＣＭへ、ＧｅＨ4 ガス
を０ＳＣＣＭから５４ＳＣＣＭに、連続的に変化させ、
基板温度３００℃、ガスの全圧０．２Ｔｏｒｒ、高周波
パワー密度約０．５Ｗ／ｃｍ2 の条件で、２．８分間高
周波放電を行ないａ−ＳｉＧｅ：Ｈの傾斜バンドギャッ
プ層９１２ａを約５００Åの厚さに堆積した（堆積プロ
セス１）。
4 ガスを６０ＳＣＣＭから６ＳＣＣＭへ、ＧｅＨ4 ガス
を０ＳＣＣＭから５４ＳＣＣＭに、連続的に変化させ、
基板温度３００℃、ガスの全圧０．２Ｔｏｒｒ、高周波
パワー密度約０．５Ｗ／ｃｍ2 の条件で、２．８分間高
周波放電を行ないａ−ＳｉＧｅ：Ｈの傾斜バンドギャッ
プ層９１２ａを約５００Åの厚さに堆積した（堆積プロ
セス１）。
【００４５】つぎに、前記ＣＶＤ装置において、ＳｉＨ
4 ガスを２４ＳＣＣＭ、ＣＨ4 ガスを３６ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを６ＳＣＣＭ
導入し、基板温度３００℃、ガスの全圧０．３Ｔｏｒ
ｒ、高周波パワー密度約０．２Ｗ／ｃｍ2 の条件で、５
６秒間高周波放電を行ないａ−ＳｉＣ：Ｈのｐ型層９１
２ｂを約１００Åの厚さに堆積した。（堆積プロセス
２） 引き続き前記ＣＶＤ装置において、ＳｉＨ4 ガス流量を
２４ＳＣＣＭから６０ＳＣＣＭへ、ＣＨ4 ガス流量を３
６ＳＣＣＭから０ＳＣＣＭへ漸時変化させ、基板温度３
００℃、ガスの全圧０．３Ｔｏｒｒ、高周波パワー密度
約０．２Ｗ／ｃｍ2 の条件で約４．７分間かけて放電を
行ない、ａ−ＳｉＣ：Ｈの傾斜バンドギャップ層９１２
ｃを約５００Åの厚さに堆積した（堆積プロセス３）。
4 ガスを２４ＳＣＣＭ、ＣＨ4 ガスを３６ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを６ＳＣＣＭ
導入し、基板温度３００℃、ガスの全圧０．３Ｔｏｒ
ｒ、高周波パワー密度約０．２Ｗ／ｃｍ2 の条件で、５
６秒間高周波放電を行ないａ−ＳｉＣ：Ｈのｐ型層９１
２ｂを約１００Åの厚さに堆積した。（堆積プロセス
２） 引き続き前記ＣＶＤ装置において、ＳｉＨ4 ガス流量を
２４ＳＣＣＭから６０ＳＣＣＭへ、ＣＨ4 ガス流量を３
６ＳＣＣＭから０ＳＣＣＭへ漸時変化させ、基板温度３
００℃、ガスの全圧０．３Ｔｏｒｒ、高周波パワー密度
約０．２Ｗ／ｃｍ2 の条件で約４．７分間かけて放電を
行ない、ａ−ＳｉＣ：Ｈの傾斜バンドギャップ層９１２
ｃを約５００Åの厚さに堆積した（堆積プロセス３）。
【００４６】このあと、堆積プロセス１〜３を２回繰り
返し、傾斜バンドギャップ層を合計３層形成する。
返し、傾斜バンドギャップ層を合計３層形成する。
【００４７】続いて前記ＣＶＤ装置でＳｉＨ4 ガス流量
を３０ＳＣＣＭ、Ｈ2 ガス流量を３０ＳＣＣＭに設定
し、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約７５分間
放電を行ない、厚さ約８０００Åの光吸収層９１３を形
成した。引き続きＳｉＨ4 ガス流量を２４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを２０ＳＣＣ
Ｍ、ＣＨ4 ガス流量を３６ＳＣＣＭ導入し、他の堆積条
件は堆積プロセス２と同一にして約５分間放電を行ない
厚さ約５００Åのブロッキング層９１４を形成した
（ｄ）。
を３０ＳＣＣＭ、Ｈ2 ガス流量を３０ＳＣＣＭに設定
し、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約７５分間
放電を行ない、厚さ約８０００Åの光吸収層９１３を形
成した。引き続きＳｉＨ4 ガス流量を２４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを２０ＳＣＣ
Ｍ、ＣＨ4 ガス流量を３６ＳＣＣＭ導入し、他の堆積条
件は堆積プロセス２と同一にして約５分間放電を行ない
厚さ約５００Åのブロッキング層９１４を形成した
（ｄ）。
【００４８】その後、半導体層９１１〜９１４を所望の
形状にパターニングして、素子のアイソレーションを行
なった。（ｅ）。
形状にパターニングして、素子のアイソレーションを行
なった。（ｅ）。
【００４９】ついで、試料を別の容量結合型プラズマＣ
ＶＤ装置にセットし、Ｈ2 ガスで１０％に希釈されたＳ
ｉＨ4 ガスを１０ＳＣＣＭ、９９．９９％のＮＨ3 ガス
を１００ＳＣＣＭ導入し、基板温度３００℃、ガスの全
圧０．４Ｔｏｒｒ、高周波パワー密度約０．０１Ｗ／ｃ
ｍ2 の条件で約６０分間放電を行ない、厚さ約３０００
ÅのＳｉＨx膜による保護層９１５を形成した。この
後、保護層９１５にスルーホールを開け、スパッタ法に
より厚さ７００ÅのＩＴＯ膜９１６を形成し、光電変換
装置とした（ｆ）。
ＶＤ装置にセットし、Ｈ2 ガスで１０％に希釈されたＳ
ｉＨ4 ガスを１０ＳＣＣＭ、９９．９９％のＮＨ3 ガス
を１００ＳＣＣＭ導入し、基板温度３００℃、ガスの全
圧０．４Ｔｏｒｒ、高周波パワー密度約０．０１Ｗ／ｃ
ｍ2 の条件で約６０分間放電を行ない、厚さ約３０００
ÅのＳｉＨx膜による保護層９１５を形成した。この
後、保護層９１５にスルーホールを開け、スパッタ法に
より厚さ７００ÅのＩＴＯ膜９１６を形成し、光電変換
装置とした（ｆ）。
【００５０】次に、本発明の駆動方法を実施するため、
前述した上記光電変換装置の印加バイアスＶV を求める
関係式、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）に、本実
施例の場合の各パラメータ、 Ａ＝１０2 μｍ＝１０-6ｃｍ2 ，Ｉknee＝３×１０14ｃｍ-2・ｓｅｃ-1 ｋ＝８，ｔS ＝１．３×１０-4ｓｅｃ，Ｖionmax＝２４，Ｃpd＝εＡ／ｄ（ε ＝１２×８．８５×１０-14 Ｆ・ｃｍ-1，ｄ＝１０-4ｃｍ），ＣD ＜＜ＣPD， をあてはめたところ、 となり、電圧ＶＶ として３０Ｖを得た。
前述した上記光電変換装置の印加バイアスＶV を求める
関係式、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、
ｑ：単位電荷量、ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、Ａ：１画素の面
積、ｔs ：電荷蓄積時間、ＣPD：光電変換素子部の容
量、ＣD：スイッチ素子の蓄積容量とする。）に、本実
施例の場合の各パラメータ、 Ａ＝１０2 μｍ＝１０-6ｃｍ2 ，Ｉknee＝３×１０14ｃｍ-2・ｓｅｃ-1 ｋ＝８，ｔS ＝１．３×１０-4ｓｅｃ，Ｖionmax＝２４，Ｃpd＝εＡ／ｄ（ε ＝１２×８．８５×１０-14 Ｆ・ｃｍ-1，ｄ＝１０-4ｃｍ），ＣD ＜＜ＣPD， をあてはめたところ、 となり、電圧ＶＶ として３０Ｖを得た。
【００５１】そこで、上記のプロセスにて形成された光
電変換装置に、印加バイアス電圧（ビデオ電圧）ＶV と
して３０Ｖを印加したところ、前記光電変換装置の表面
照度が約３００ルックスとなるあたりで出力にニー特性
が見られはじめ、約２０００ルックスで飽和し、約９５
ｄＢのダイナミックレンジが得られた。
電変換装置に、印加バイアス電圧（ビデオ電圧）ＶV と
して３０Ｖを印加したところ、前記光電変換装置の表面
照度が約３００ルックスとなるあたりで出力にニー特性
が見られはじめ、約２０００ルックスで飽和し、約９５
ｄＢのダイナミックレンジが得られた。
【００５２】また、感度は通常のＰＮ、ＰＩＮ、ショッ
トキーなどの素子を用いたときの８倍であり、高感度、
広ダイナミックレンジの動作が確認された。
トキーなどの素子を用いたときの８倍であり、高感度、
広ダイナミックレンジの動作が確認された。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
傾斜バンドギャップ層の繰り返し構造を有する光電変換
素子の印加電圧ＶV として、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） を満足する電圧ＶV を印加する駆動方法により、Ｓ／Ｎ
比を低下させずにダイナミックレンジを大きく確保でき
るという効果が得られる。
傾斜バンドギャップ層の繰り返し構造を有する光電変換
素子の印加電圧ＶV として、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） を満足する電圧ＶV を印加する駆動方法により、Ｓ／Ｎ
比を低下させずにダイナミックレンジを大きく確保でき
るという効果が得られる。
【図１】本発明の実施例の光電変換装置の概略構造断面
図（ａ）、及びそのゼロバイアス時のエネルギーバンド
図（ｂ）、及びキャリア増倍を起こすのに必要なバイア
スを印加した時のエネルギーバンド図（ｃ）である。
図（ａ）、及びそのゼロバイアス時のエネルギーバンド
図（ｂ）、及びキャリア増倍を起こすのに必要なバイア
スを印加した時のエネルギーバンド図（ｃ）である。
【図２】従来例（ａ）と本実施例（ｂ）の電流−電圧特
性を比較した図である。
性を比較した図である。
【図３】従来例（ａ）と本実施例（ｂ）の電荷蓄積動作
を行なった際の入出力特性を示す図である。
を行なった際の入出力特性を示す図である。
【図４】本発明の駆動方法を実施した光電変換装置の等
価回路を示す。
価回路を示す。
【図５】本発明に用いた光電変換装置の製造工程を示す
断面工程図である。
断面工程図である。
【図６】従来例の光電変換素子のゼロバイアス時のエネ
ルギーバンド図（ａ）、及びキャリア増倍を起こすのに
必要なバイアスを印加した時のエネルギーバンド図
（ｂ）である。
ルギーバンド図（ａ）、及びキャリア増倍を起こすのに
必要なバイアスを印加した時のエネルギーバンド図
（ｂ）である。
９００ 基板 ９０１ 画素分離領域（ｐ+ 型不純物打ち込み部） ９０２ スイッチＭＯＳソース、ドレイン（ｎ+ 型不
純物打ち込み部） ９０３ ゲート絶縁膜 ９０４ ゲート電極 ９０５ 層間絶縁膜 ９０６ 信号転送電極 ９０７ 層間絶縁膜 ９０８ 読み出し電極 ９０９ 平坦化層 ９１０ 画素電極 ９１１ ホールブロッキング層 ９１２ 増倍層ユニット ９１３ 光吸収層 ９１４ 電子ブロッキング層 ９１５ パッシベーション層 ９１６ 上部電極（透明電極）
純物打ち込み部） ９０３ ゲート絶縁膜 ９０４ ゲート電極 ９０５ 層間絶縁膜 ９０６ 信号転送電極 ９０７ 層間絶縁膜 ９０８ 読み出し電極 ９０９ 平坦化層 ９１０ 画素電極 ９１１ ホールブロッキング層 ９１２ 増倍層ユニット ９１３ 光吸収層 ９１４ 電子ブロッキング層 ９１５ パッシベーション層 ９１６ 上部電極（透明電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335 Ｅ 8838−5Ｃ 8422−4Ｍ Ｈ０１Ｌ 31/10 Ｂ
Claims (1)
- 【請求項１】 電荷注入阻止層間に配置された所要の禁
制帯幅Ｅｇ1 を有する光吸収層と、スイッチ素子と接続
するキャリア増倍層を含んで構成される光電変換部を有
し、 かつ、上記キャリア増倍層が、最小禁制帯幅Ｅｇ2 及び
最大禁制帯幅Ｅｇ3 を交互に備え、かつ両禁制帯の間で
その禁制帯幅が連続的に変化するステップバック構造に
なる少なくとも一層の層を有し、 かつ少なくとも上記最小禁制帯幅Ｅｇ2 を持つ層、また
は上記最大禁制帯幅Ｅｇ3 を持つ層に、半導体型制御の
ための不純物が添加されている光電変換装置の駆動方法
において、 上記光電変換装置の印加バイアスＶV として、 ＶV ＝Ｖionmax＋ｑ・ｋ・ＩKnee・Ａ・ｔs ／（ＣPD＋ＣD ） …（１） （ただし、 Ｖionmax：電流の増倍が飽和する電圧、 ｑ：単位電荷量、 ｋ：増倍率 ＩKnee：ニー特性を起こし始める光量、 Ａ：１画素の面積、 ｔs ：電荷蓄積時間、 ＣPD：光電変換素子部の容量、 ＣD ：スイッチ素子の蓄積容量とする。）を満足する電
圧ＶVを印加して駆動することを特徴とする、光電変換
装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332785A JPH05145108A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置の駆動方法 |
| DE69231398T DE69231398T2 (de) | 1991-11-22 | 1992-11-20 | Photoelektrischer Wandler und Steuerverfahren dafür |
| EP92119795A EP0543391B1 (en) | 1991-11-22 | 1992-11-20 | Photoelectric conversion device and method of driving the same |
| US08/352,688 US5767560A (en) | 1991-11-22 | 1994-11-30 | Photoelectric conversion device and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332785A JPH05145108A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145108A true JPH05145108A (ja) | 1993-06-11 |
Family
ID=18258794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332785A Pending JPH05145108A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145108A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004079311A1 (ja) * | 2003-03-07 | 2006-06-08 | 富士通株式会社 | 電磁放射線センサ及びその製造方法 |
| WO2013094945A1 (en) * | 2011-12-18 | 2013-06-27 | Lg Innotek Co., Ltd. | Solar cell apparatus and method of fabricating the same |
| JP2015156493A (ja) * | 2011-05-31 | 2015-08-27 | キヤノン株式会社 | 検出装置の製造方法、その検出装置及び検出システム |
-
1991
- 1991-11-22 JP JP3332785A patent/JPH05145108A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004079311A1 (ja) * | 2003-03-07 | 2006-06-08 | 富士通株式会社 | 電磁放射線センサ及びその製造方法 |
| US7365327B2 (en) | 2003-03-07 | 2008-04-29 | Fujitsu Limited | Electromagnetic radiation sensor and method for fabricating the same |
| JP2015156493A (ja) * | 2011-05-31 | 2015-08-27 | キヤノン株式会社 | 検出装置の製造方法、その検出装置及び検出システム |
| WO2013094945A1 (en) * | 2011-12-18 | 2013-06-27 | Lg Innotek Co., Ltd. | Solar cell apparatus and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943051B2 (en) | Method of fabricating heterojunction photodiodes integrated with CMOS | |
| US20040046194A1 (en) | Light-receiving element and photoelectric conversion device | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| US5084747A (en) | Photoelectric conversion device having cells of different spectral sensitivities | |
| JPH05198787A (ja) | 固体撮像装置及びその製造方法 | |
| JPH07115184A (ja) | 積層型固体撮像装置及びその製造方法 | |
| US4523214A (en) | Solid state image pickup device utilizing microcrystalline and amorphous silicon | |
| US7875491B2 (en) | CMOS image sensors and methods of manufacturing the same | |
| US5767560A (en) | Photoelectric conversion device and method of driving the same | |
| JPH0217992B2 (ja) | ||
| TWI416716B (zh) | 固態影像裝置，其製造方法，及攝像設備 | |
| US5600152A (en) | Photoelectric conversion device and its manufacturing method | |
| JPH04261071A (ja) | 光電変換装置 | |
| JPH05145108A (ja) | 光電変換装置の駆動方法 | |
| JPH05145110A (ja) | 光電変換装置及びその駆動方法 | |
| JP2528191B2 (ja) | 赤外線放射検出装置 | |
| JPH05145109A (ja) | 光電変換装置及びその駆動方法 | |
| Chikamura et al. | A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor | |
| JPS6341227B2 (ja) | ||
| JPH07335936A (ja) | 光電変換装置 | |
| JPH0982933A (ja) | 固体撮像装置およびその製造方法 | |
| JPH038115B2 (ja) | ||
| JP4639502B2 (ja) | 半導体装置の製造方法および固体撮像装置の選別方法 | |
| JPH09102627A (ja) | 光電変換装置 | |
| JPH04261070A (ja) | 光電変換装置 |