JPH05145110A - 光電変換装置及びその駆動方法 - Google Patents
光電変換装置及びその駆動方法Info
- Publication number
- JPH05145110A JPH05145110A JP3332787A JP33278791A JPH05145110A JP H05145110 A JPH05145110 A JP H05145110A JP 3332787 A JP3332787 A JP 3332787A JP 33278791 A JP33278791 A JP 33278791A JP H05145110 A JPH05145110 A JP H05145110A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conversion device
- forbidden band
- band width
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 傾斜バンドギャップの繰り返し構造を有する
ＡＰＤを搭載した光電変換装置において、ニー特性を有
する蓄積動作が可能で、広ダイナミックレンジ、好感度
で、かつ低電圧駆動できる光電変換装置及び駆動方法を
実現する。 【構成】 電子を増倍するキャリア増倍部６１２は、単
数又は複数の傾斜バンドギャップ層からなり、上記傾斜
バンドギャップ層は、最小禁制帯幅Ｅｇ2及び最大禁制
帯幅Ｅｇ3 を内部に備え、かつ両者が接するように配置
されてヘテロ接合を形成し、さらに両端にＥｇ2 ＜Ｅｇ
4 ＜Ｅｇ3 なるＥｇ4 の禁制帯幅を備えて、前記禁制帯
幅Ｅｇ2 、Ｅｇ3 の両方の領域から、前記Ｅｇ4 との間
で、禁制帯幅が連続的に変化し、かつ上記ヘテロ接合を
形成する部分の内、少なくとも上記最小禁制帯幅Ｅｇ2
の部分が、高濃度のｐ型半導体６１２ｂであることを特
徴とする光電変換装置。
ＡＰＤを搭載した光電変換装置において、ニー特性を有
する蓄積動作が可能で、広ダイナミックレンジ、好感度
で、かつ低電圧駆動できる光電変換装置及び駆動方法を
実現する。 【構成】 電子を増倍するキャリア増倍部６１２は、単
数又は複数の傾斜バンドギャップ層からなり、上記傾斜
バンドギャップ層は、最小禁制帯幅Ｅｇ2及び最大禁制
帯幅Ｅｇ3 を内部に備え、かつ両者が接するように配置
されてヘテロ接合を形成し、さらに両端にＥｇ2 ＜Ｅｇ
4 ＜Ｅｇ3 なるＥｇ4 の禁制帯幅を備えて、前記禁制帯
幅Ｅｇ2 、Ｅｇ3 の両方の領域から、前記Ｅｇ4 との間
で、禁制帯幅が連続的に変化し、かつ上記ヘテロ接合を
形成する部分の内、少なくとも上記最小禁制帯幅Ｅｇ2
の部分が、高濃度のｐ型半導体６１２ｂであることを特
徴とする光電変換装置。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置及びその駆
動方法に関し、より詳細には、電荷蓄積動作時に、ニー
特性を有する光電変換装置の駆動電圧低減化を実現する
光電変換装置及びその駆動方法に関する。
動方法に関し、より詳細には、電荷蓄積動作時に、ニー
特性を有する光電変換装置の駆動電圧低減化を実現する
光電変換装置及びその駆動方法に関する。
【０００２】
【従来の技術】近年、ファクシミリ，デジタル複写機，
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサを一次元に配列し
た長尺ラインセンサや、二次元に配列したエリアセンサ
が多用されている。
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサを一次元に配列し
た長尺ラインセンサや、二次元に配列したエリアセンサ
が多用されている。
【０００３】これらに用いられる光電変換素子としては
ＣＣＤやＢＡＳＩＳ（ＢＡｓｅ Ｓｔｏｒｅｄ Ｉｍａ
ｇｅ Ｓｅｎｓｅｒ）、ＭＯＳ型その他種々の形態の固
体撮像素子が一般的であるが、近年、画像の高品位化に
従い、素子のより高密度高集積化が進み、その結果、画
素の開口率の低下、信号電荷転送系の雑音の増大などに
よりＳ／Ｎ比の確保が充分にできなくなってきた。
ＣＣＤやＢＡＳＩＳ（ＢＡｓｅ Ｓｔｏｒｅｄ Ｉｍａ
ｇｅ Ｓｅｎｓｅｒ）、ＭＯＳ型その他種々の形態の固
体撮像素子が一般的であるが、近年、画像の高品位化に
従い、素子のより高密度高集積化が進み、その結果、画
素の開口率の低下、信号電荷転送系の雑音の増大などに
よりＳ／Ｎ比の確保が充分にできなくなってきた。
【０００４】これに対し、球面レンズの利用や、アモル
ファスシリコンなどの材料を用いた光電変換素子をＣＣ
Ｄなどの上に積層する形態（特開昭４９−９１１１６ほ
か）などが開発され、入射光の有効利用が図られてきて
いるが、転送系の雑音に関しては依然大きな問題であっ
た。
ファスシリコンなどの材料を用いた光電変換素子をＣＣ
Ｄなどの上に積層する形態（特開昭４９−９１１１６ほ
か）などが開発され、入射光の有効利用が図られてきて
いるが、転送系の雑音に関しては依然大きな問題であっ
た。
【０００５】そこで、次に光信号を光電変換素子の内部
で増幅し、転送系の雑音を相対的に低くするという、ア
バランシェ・フォト・ダイオード（ＡＰＤ）の利用が考
案されてきた（信学技報Ｖｏｌ．８６ Ｎｏ．２０８
’８６）。ＡＰＤは一般的には光通信の分野で広く用
いられており、数十倍から数百倍の出力増幅が可能であ
り、これよりＡＰＤの撮像装置への応用が実現できれ
ば、Ｓ／Ｎ比の充分な向上が期待できるわけである。
で増幅し、転送系の雑音を相対的に低くするという、ア
バランシェ・フォト・ダイオード（ＡＰＤ）の利用が考
案されてきた（信学技報Ｖｏｌ．８６ Ｎｏ．２０８
’８６）。ＡＰＤは一般的には光通信の分野で広く用
いられており、数十倍から数百倍の出力増幅が可能であ
り、これよりＡＰＤの撮像装置への応用が実現できれ
ば、Ｓ／Ｎ比の充分な向上が期待できるわけである。
【０００６】しかしながら、ショットキー，ＰＮ，ＰＩ
Ｎなど一般に撮像装置に用いられる光電変換素子と比べ
て、ＡＰＤはその駆動方法が大きく異なるために、撮像
装置への本格的な応用が阻まれてきたのである。
Ｎなど一般に撮像装置に用いられる光電変換素子と比べ
て、ＡＰＤはその駆動方法が大きく異なるために、撮像
装置への本格的な応用が阻まれてきたのである。
【０００７】具体的には、通常光通信分野で用いられる
ＡＰＤは、素子の２端子間に高電圧を印加し、キャリア
の電界加速によってアバランシェ増倍を誘起するもので
あるため、数十から数百ボルトという非常に大きな電圧
を必要とし、固体撮像素子の駆動電源としては異常なも
のになる。
ＡＰＤは、素子の２端子間に高電圧を印加し、キャリア
の電界加速によってアバランシェ増倍を誘起するもので
あるため、数十から数百ボルトという非常に大きな電圧
を必要とし、固体撮像素子の駆動電源としては異常なも
のになる。
【０００８】さらにアバランシェ増倍は電界強度に強く
依存するため、固体撮像装置の一般的な駆動方法である
電荷蓄積モードでの利用を考えると、入力の光強度に対
し直線的な出力が得られる領域が存在しない。
依存するため、固体撮像装置の一般的な駆動方法である
電荷蓄積モードでの利用を考えると、入力の光強度に対
し直線的な出力が得られる領域が存在しない。
【０００９】このため電荷蓄積部分に付加容量を設け、
電荷蓄積に伴う電界強度の変化を抑えて入出力の直線性
の確保を図る（ＩＴＥＪ Ｔｅｃｈｎｉｃａｌ Ｒｅｐ
ｏｒｔ Ｖｏｌ．１１，Ｎｏ．２８，ｐｐ６７〜７２）
という改良手段が考案されてきたが、厳密には出力信号
分の電圧変化に応じて入出力の直線性が損なわれるし、
依然高電圧の電源を要するという問題は残されたままで
ある。
電荷蓄積に伴う電界強度の変化を抑えて入出力の直線性
の確保を図る（ＩＴＥＪ Ｔｅｃｈｎｉｃａｌ Ｒｅｐ
ｏｒｔ Ｖｏｌ．１１，Ｎｏ．２８，ｐｐ６７〜７２）
という改良手段が考案されてきたが、厳密には出力信号
分の電圧変化に応じて入出力の直線性が損なわれるし、
依然高電圧の電源を要するという問題は残されたままで
ある。
【００１０】そこで、アバランシェ増倍を起こさせる領
域として傾斜型バンドギャップを組み合わせ、ヘテロ接
合部分でキャリア増倍の促進を図る構成（特開昭５８−
１５７１７９など）が考案されている。
域として傾斜型バンドギャップを組み合わせ、ヘテロ接
合部分でキャリア増倍の促進を図る構成（特開昭５８−
１５７１７９など）が考案されている。
【００１１】この方法によると、キャリアのイオン化に
必要なエネルギーはヘテロ接合部のエネルギー段差で与
えられるため、電荷蓄積に伴う電源電圧の変化によって
増倍率が変動することはない。また増倍層に印加する電
圧は各傾斜バンドギャップ層を空乏化させる程度で良い
ので、具体的には各傾斜層に１〜２Ｖで傾斜層の数だけ
の電圧を印加すれば良い。例えば傾斜層が５段で各層２
Ｖ印加とすると、合計１０Ｖの電圧で充分である。
必要なエネルギーはヘテロ接合部のエネルギー段差で与
えられるため、電荷蓄積に伴う電源電圧の変化によって
増倍率が変動することはない。また増倍層に印加する電
圧は各傾斜バンドギャップ層を空乏化させる程度で良い
ので、具体的には各傾斜層に１〜２Ｖで傾斜層の数だけ
の電圧を印加すれば良い。例えば傾斜層が５段で各層２
Ｖ印加とすると、合計１０Ｖの電圧で充分である。
【００１２】しかしながら、上記のような光電変換装置
では、電荷蓄積動作において素子への実効印加バイアス
が変動しても、キャリア増倍率が変化しないという、入
出力の直線性が安定に得られることを最優先しているた
め、印加バイアスなどの駆動条件によってはダイナミッ
クレンジが低下することの補償はなされていない。
では、電荷蓄積動作において素子への実効印加バイアス
が変動しても、キャリア増倍率が変化しないという、入
出力の直線性が安定に得られることを最優先しているた
め、印加バイアスなどの駆動条件によってはダイナミッ
クレンジが低下することの補償はなされていない。
【００１３】そこで、最大バンドギャップ層と最小バン
ドギャップ層との間の、ヘテロ接合部の一方側または両
方側に、高濃度不純物層を配することによって、電荷蓄
積動作においてニー特性を持たせ、高感度、広ダイナミ
ックレンジの光電変換装置、及びその駆動方法の実現を
図ろうとしている。
ドギャップ層との間の、ヘテロ接合部の一方側または両
方側に、高濃度不純物層を配することによって、電荷蓄
積動作においてニー特性を持たせ、高感度、広ダイナミ
ックレンジの光電変換装置、及びその駆動方法の実現を
図ろうとしている。
【００１４】ところが、一般に空乏層の中に不純物添加
層を含ませると、空乏化に要する電圧は大きくなるの
で、できるだけ印加電圧の大きさを抑えるような工夫を
しなければ、低電圧駆動の思想から外れてしまうという
問題があった。以下、簡単に説明する。
層を含ませると、空乏化に要する電圧は大きくなるの
で、できるだけ印加電圧の大きさを抑えるような工夫を
しなければ、低電圧駆動の思想から外れてしまうという
問題があった。以下、簡単に説明する。
【００１５】図５は、従来の光電変換装置の構造を示す
エネルギーバンド図であり、図５（ａ）図は素子構成と
して３段のキャリア増倍部をもつＡＰＤのゼロバイアス
時のエネルギーバンド図である。同図において、Ｅｇ1
は所要の禁制帯幅を示し、Ｅｇ2 は最小禁制帯幅、Ｅｇ
3 は最大禁制帯幅を示すものであり、またＶ0 は、Ｅｇ
2 の材料の電子親和力χ2 とＥｇ3 の材料の電子親和力
χ3 の差（χ2 −χ3）のエネルギーである。
エネルギーバンド図であり、図５（ａ）図は素子構成と
して３段のキャリア増倍部をもつＡＰＤのゼロバイアス
時のエネルギーバンド図である。同図において、Ｅｇ1
は所要の禁制帯幅を示し、Ｅｇ2 は最小禁制帯幅、Ｅｇ
3 は最大禁制帯幅を示すものであり、またＶ0 は、Ｅｇ
2 の材料の電子親和力χ2 とＥｇ3 の材料の電子親和力
χ3 の差（χ2 −χ3）のエネルギーである。
【００１６】また、図５（ｂ）はキャリア増倍を起こす
のに必要なバイアスを印加した時のエネルギーバンドを
表わす図であり、図において、Ｅion は、キャリアのイ
オン化エネルギー、またＶ0 は、Ｅｇ2 の材料の電子親
和力χ2 とＥｇ3 の材料の電子親和力χ3 の差（χ2 −
χ3 ）のエネルギーを表わし、ＶDAは上記Ｖ0 に電界加
速分のエネルギー段差を加えたエネルギーを表わすもの
であり、ＶDA≧ＥION≧Ｖ0の関係となっている。
のに必要なバイアスを印加した時のエネルギーバンドを
表わす図であり、図において、Ｅion は、キャリアのイ
オン化エネルギー、またＶ0 は、Ｅｇ2 の材料の電子親
和力χ2 とＥｇ3 の材料の電子親和力χ3 の差（χ2 −
χ3 ）のエネルギーを表わし、ＶDAは上記Ｖ0 に電界加
速分のエネルギー段差を加えたエネルギーを表わすもの
であり、ＶDA≧ＥION≧Ｖ0の関係となっている。
【００１７】また図６は、図５に示した光電変換装置の
電流−電圧特性を示す図である。
電流−電圧特性を示す図である。
【００１８】図５の例では、キャリア増倍を行なう傾斜
バンドギャップ層間のヘテロ接合部における伝導帯のバ
ンドオフセットエネルギーが、ゼロバイアスの時点で最
小バンドギャップ部のイオン化エネルギーに満たないた
め、最小禁制帯幅部に高濃度のｎ型ドープをし、素子へ
のバイアス印加を進めたときに電界集中をおこして電子
のイオン化が起こるようにしている。
バンドギャップ層間のヘテロ接合部における伝導帯のバ
ンドオフセットエネルギーが、ゼロバイアスの時点で最
小バンドギャップ部のイオン化エネルギーに満たないた
め、最小禁制帯幅部に高濃度のｎ型ドープをし、素子へ
のバイアス印加を進めたときに電界集中をおこして電子
のイオン化が起こるようにしている。
【００１９】
【発明が解決しようとする課題】しかしながら、前述し
た従来の、電子の増倍を前提としたＡＰＤにおいて、最
小禁制帯幅部に高濃度のｎ型ドープをし、高濃度のｎ型
半導体としたＡＰＤでは、１４〜１５Ｖで量子効率１に
相当する電流が流れ始めた後、２，４，８倍の増倍がお
こるまで、その後約２０，４０，６０Ｖの電圧を追加し
ていかなければならない。これは、従来、電界加速のＡ
ＰＤで問題と言っていた電圧に匹敵するような高い値と
なるものであり、実用的な条件とは言えない。
た従来の、電子の増倍を前提としたＡＰＤにおいて、最
小禁制帯幅部に高濃度のｎ型ドープをし、高濃度のｎ型
半導体としたＡＰＤでは、１４〜１５Ｖで量子効率１に
相当する電流が流れ始めた後、２，４，８倍の増倍がお
こるまで、その後約２０，４０，６０Ｖの電圧を追加し
ていかなければならない。これは、従来、電界加速のＡ
ＰＤで問題と言っていた電圧に匹敵するような高い値と
なるものであり、実用的な条件とは言えない。
【００２０】すなわち、電子の増倍を前提とし、傾斜バ
ンドギャップ層の繰り返し構造を有するＡＰＤにおい
て、印加バイアスなどの駆動条件によってダイナミック
レンジが低下しないように、最大禁制帯幅層と最小禁制
帯幅層との間のヘテロ接合部に、高濃度ｎ型半導体を配
した従来の光電変換装置は、駆動電圧が高電圧になって
しまうという解決すべき課題があった。
ンドギャップ層の繰り返し構造を有するＡＰＤにおい
て、印加バイアスなどの駆動条件によってダイナミック
レンジが低下しないように、最大禁制帯幅層と最小禁制
帯幅層との間のヘテロ接合部に、高濃度ｎ型半導体を配
した従来の光電変換装置は、駆動電圧が高電圧になって
しまうという解決すべき課題があった。
【００２１】（発明の目的）本発明は、このような従来
の課題を解決するものであり、電子の増倍を前提とし、
傾斜バンドギャップの繰り返し構造を有するＡＰＤを搭
載した光電変換装置において、ニー特性を有する蓄積動
作が可能で、かつできるだけの低電圧動作を実現する、
光電変換装置の構造と駆動条件を提案することを、目的
とするものである。
の課題を解決するものであり、電子の増倍を前提とし、
傾斜バンドギャップの繰り返し構造を有するＡＰＤを搭
載した光電変換装置において、ニー特性を有する蓄積動
作が可能で、かつできるだけの低電圧動作を実現する、
光電変換装置の構造と駆動条件を提案することを、目的
とするものである。
【００２２】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、電荷注入阻止層間に配置され
た所要の禁制帯幅Ｅｇ1 を有する光吸収層と、単数又は
複数の傾斜バンドギャップ層を含むキャリア増倍部とを
有して構成される光電変換部を有し、かつ、上記傾斜バ
ンドギャップ層は、最小禁制帯幅Ｅｇ2 及び最大禁制帯
幅Ｅｇ3 を内部に備え、かつ両者が接するように配置さ
れてヘテロ接合を形成し、さらに両端にＥｇ2 ＜Ｅｇ4
＜Ｅｇ3 なるＥｇ4 の禁制帯幅を備えて、前記禁制帯幅
Ｅｇ2 、Ｅｇ3 の両方の領域から、前記Ｅｇ4 との間
で、禁制帯幅が連続的に変化し、かつ上記ヘテロ接合部
での伝導帯のエネルギー段差が価電子帯のエネルギー段
差より大きい構造を持つ光電変換装置において、上記ヘ
テロ接合を形成する部分の内、少なくとも上記最小禁制
帯幅Ｅｇ2 の部分が、高濃度のｐ型半導体であることを
特徴とする光電変換装置を提供するものである。
決するための手段として、電荷注入阻止層間に配置され
た所要の禁制帯幅Ｅｇ1 を有する光吸収層と、単数又は
複数の傾斜バンドギャップ層を含むキャリア増倍部とを
有して構成される光電変換部を有し、かつ、上記傾斜バ
ンドギャップ層は、最小禁制帯幅Ｅｇ2 及び最大禁制帯
幅Ｅｇ3 を内部に備え、かつ両者が接するように配置さ
れてヘテロ接合を形成し、さらに両端にＥｇ2 ＜Ｅｇ4
＜Ｅｇ3 なるＥｇ4 の禁制帯幅を備えて、前記禁制帯幅
Ｅｇ2 、Ｅｇ3 の両方の領域から、前記Ｅｇ4 との間
で、禁制帯幅が連続的に変化し、かつ上記ヘテロ接合部
での伝導帯のエネルギー段差が価電子帯のエネルギー段
差より大きい構造を持つ光電変換装置において、上記ヘ
テロ接合を形成する部分の内、少なくとも上記最小禁制
帯幅Ｅｇ2 の部分が、高濃度のｐ型半導体であることを
特徴とする光電変換装置を提供するものである。
【００２３】また、上記光電変換装置の上記光吸収層と
キャリア増倍部の両端に印加されるバイアスＶV を、上
記光吸収層側で低い電位とし、さらにその値を、禁制帯
幅が最大値から最小値に不連続に変化するヘテロ接合部
での伝導帯のエネルギー段差：ＥC OFF 、光吸収層の膜
厚：ｄp 、キャリア増倍部の膜厚：ｄA 、傾斜バンドギ
ャップ層一層の膜厚：ｄGRD int 、高濃度不純物添加さ
れた最大禁制帯幅をもつ層一層の膜厚：ｄEG2 dop 、及
び最大禁制帯幅を持つ層と最小禁制帯幅を持つ層のヘテ
ロ接合部の数：ｎによって、 で与えることによって、実用的な駆動条件を実現する。
キャリア増倍部の両端に印加されるバイアスＶV を、上
記光吸収層側で低い電位とし、さらにその値を、禁制帯
幅が最大値から最小値に不連続に変化するヘテロ接合部
での伝導帯のエネルギー段差：ＥC OFF 、光吸収層の膜
厚：ｄp 、キャリア増倍部の膜厚：ｄA 、傾斜バンドギ
ャップ層一層の膜厚：ｄGRD int 、高濃度不純物添加さ
れた最大禁制帯幅をもつ層一層の膜厚：ｄEG2 dop 、及
び最大禁制帯幅を持つ層と最小禁制帯幅を持つ層のヘテ
ロ接合部の数：ｎによって、 で与えることによって、実用的な駆動条件を実現する。
【００２４】
【作用】本発明によれば、電子の増倍を前提とし、傾斜
バンドギャップの繰り返し構造を有するＡＰＤを搭載し
た光電変換装置において、傾斜バンドギャップ層の最小
禁制帯幅Ｅｇ2 部分と、最大禁制帯幅Ｅｇ3 部分とのヘ
テロ接合部で、少なくとも最小禁制帯幅部分を、高濃度
のＰ型半導体層とすることにより、電荷蓄積動作におい
てニー特性を持つことができ、ダイナミックレンジの拡
大を図ることができる。
バンドギャップの繰り返し構造を有するＡＰＤを搭載し
た光電変換装置において、傾斜バンドギャップ層の最小
禁制帯幅Ｅｇ2 部分と、最大禁制帯幅Ｅｇ3 部分とのヘ
テロ接合部で、少なくとも最小禁制帯幅部分を、高濃度
のＰ型半導体層とすることにより、電荷蓄積動作におい
てニー特性を持つことができ、ダイナミックレンジの拡
大を図ることができる。
【００２５】また、素子に印加するバイアスＶV を、光
吸収層側で、キャリア増倍部側よりも低く、また上記の
数式を満足するＶV とすることにより、従来より低電圧
で駆動することができる。これについては、以下に詳し
く説明する。
吸収層側で、キャリア増倍部側よりも低く、また上記の
数式を満足するＶV とすることにより、従来より低電圧
で駆動することができる。これについては、以下に詳し
く説明する。
【００２６】印加電圧ＶV が大きくならないようにする
ためには、膜厚の大きな光吸収層に大きな電界がかから
ないようにすることを、第一に考えなければならない。
ためには、膜厚の大きな光吸収層に大きな電界がかから
ないようにすることを、第一に考えなければならない。
【００２７】ここで、電子の増倍を前提とすると、光吸
収層からキャリア増倍部に電子を流し込むためには、光
吸収層側をキャリア増倍部側より低い電位にしなければ
ならない。即ち、負の電圧を光吸収層側の端子に印加す
る必要があるが、この場合には電圧を大きくして不純物
層を空乏化させると、不純物がドナーの場合、光吸収層
側で電界が強くなり、アクセプターの場合、キャリア増
倍部側で電界が強くなる。
収層からキャリア増倍部に電子を流し込むためには、光
吸収層側をキャリア増倍部側より低い電位にしなければ
ならない。即ち、負の電圧を光吸収層側の端子に印加す
る必要があるが、この場合には電圧を大きくして不純物
層を空乏化させると、不純物がドナーの場合、光吸収層
側で電界が強くなり、アクセプターの場合、キャリア増
倍部側で電界が強くなる。
【００２８】つまり本発明に示す通り、不純物をアクセ
プターとし、半導体の型をｐ型とすると、光吸収層にか
かる電界が小さくなり、素子の印加電圧を小さくするこ
とができる。
プターとし、半導体の型をｐ型とすると、光吸収層にか
かる電界が小さくなり、素子の印加電圧を小さくするこ
とができる。
【００２９】次に、本光電変換素子に印加するビデオバ
イアスＶV の大きさを見積もるために、各層にかかる電
圧を以下に示す。
イアスＶV の大きさを見積もるために、各層にかかる電
圧を以下に示す。
【００３０】ただし、以下の数式において、各記号は、
ＥC OFF：禁制帯幅が最大値から最小値に不連続に変化
するヘテロ接合部での伝導帯のエネルギー段差、ｄp ：
光吸収層の膜厚、ｄA ：キャリア増倍部の膜厚、ｄGRD
int ：傾斜バンドギャップ層一層の膜厚、ｄEG2 dop ：
高濃度不純物添加された最大禁制帯幅をもつ層一層の膜
厚、ｎ：最大禁制帯幅を持つ層と最小禁制帯幅を持つ層
のヘテロ接合部の数（不純物層の数）、ｋ：１〜ｎ、光
吸収層側から数えた不純物層の位置、ＮI ：不純物濃
度、Ｅｇ：所要の禁制帯幅、Ｅｇ2 ：最小禁制帯幅、Ｅ
ｇ3 ：最大禁制帯幅、ε：誘電率、ｑ：電気量、ＶV ：
素子の印加電圧、を表わすものとする。
ＥC OFF：禁制帯幅が最大値から最小値に不連続に変化
するヘテロ接合部での伝導帯のエネルギー段差、ｄp ：
光吸収層の膜厚、ｄA ：キャリア増倍部の膜厚、ｄGRD
int ：傾斜バンドギャップ層一層の膜厚、ｄEG2 dop ：
高濃度不純物添加された最大禁制帯幅をもつ層一層の膜
厚、ｎ：最大禁制帯幅を持つ層と最小禁制帯幅を持つ層
のヘテロ接合部の数（不純物層の数）、ｋ：１〜ｎ、光
吸収層側から数えた不純物層の位置、ＮI ：不純物濃
度、Ｅｇ：所要の禁制帯幅、Ｅｇ2 ：最小禁制帯幅、Ｅ
ｇ3 ：最大禁制帯幅、ε：誘電率、ｑ：電気量、ＶV ：
素子の印加電圧、を表わすものとする。
【００３１】まず、不純物層の数がｎ個あるとき、光吸
収層に最も近い不純物層がちょうど空乏化したときにか
かる電圧は、それぞれの層でＶHkとすると、 また、各不純物層の端部における電界強度ＥDkは、 で与えられる。この電界がｋ番目の傾斜バンドギャップ
層にも加えられるので、傾斜バンドギャップ層全層にか
かる電圧ＶAIは、 ここで、不純物濃度ＮI は、 で設定される。
収層に最も近い不純物層がちょうど空乏化したときにか
かる電圧は、それぞれの層でＶHkとすると、 また、各不純物層の端部における電界強度ＥDkは、 で与えられる。この電界がｋ番目の傾斜バンドギャップ
層にも加えられるので、傾斜バンドギャップ層全層にか
かる電圧ＶAIは、 ここで、不純物濃度ＮI は、 で設定される。
【００３２】さらに、不純物層の空乏化の前に、傾斜バ
ンドギャップ層を空乏化するのに必要な電圧が重畳され
ると考えると、重畳分の電圧は、増倍層分ＶAI DEPが、 ＶAI DEP＝ｎ・Ｅc OFF 光吸収層に分配される分ＶP DEP が、 ＶP DEP ＝ＶAI DEP・（ｄP ／ｄA ） となり、合計ＶDEP は、 ＶDEP ＝ｎ・ＥC OFF ・（（ｄP ＋ｄA ）／ｄA ） …（３） で与えられる。この結果、素子の印加電圧ＶV は
（１），（２），（３）の和となるが、（１）の割合が
小さいとみることができるので、 で与えられる値を印加すれば、最低限の駆動電圧が決め
られる。
ンドギャップ層を空乏化するのに必要な電圧が重畳され
ると考えると、重畳分の電圧は、増倍層分ＶAI DEPが、 ＶAI DEP＝ｎ・Ｅc OFF 光吸収層に分配される分ＶP DEP が、 ＶP DEP ＝ＶAI DEP・（ｄP ／ｄA ） となり、合計ＶDEP は、 ＶDEP ＝ｎ・ＥC OFF ・（（ｄP ＋ｄA ）／ｄA ） …（３） で与えられる。この結果、素子の印加電圧ＶV は
（１），（２），（３）の和となるが、（１）の割合が
小さいとみることができるので、 で与えられる値を印加すれば、最低限の駆動電圧が決め
られる。
【００３３】よって、本発明の手段を用いることによ
り、電荷蓄積動作においてニー特性を持ち、かつ低電圧
駆動の可能な光電変換装置を提供することが可能にな
る。
り、電荷蓄積動作においてニー特性を持ち、かつ低電圧
駆動の可能な光電変換装置を提供することが可能にな
る。
【００３４】（実施態様例）以下に本発明の実施態様例
を説明する。
を説明する。
【００３５】図１（ａ）は、本発明の光電変換装置の一
実施態様例の断面構造図であり、同図において、６０２
は基板６００上に形成されたスイッチ素子としてのＭＯ
Ｓのソースまたはドレインであり、６０４はそのドレイ
ンである。また６１１はホールブロッキング層（電荷注
入阻止層）、６１２はキャリア増倍部、６１３は光吸収
層、６１４は電子ブロッキング層（電荷注入阻止層）、
６１６は上部電極、６１５はパッシベーション層であ
る。またキャリア増倍部６１２は３層の６１２ａ、６１
２ｂ、６１２ｃで構成され、光吸収層６１３と光電変換
部を構成している。更に本例では、３層のキャリア増倍
部６１２を構成する６１２ｂ層は、高濃度のｐ型層とな
っている。
実施態様例の断面構造図であり、同図において、６０２
は基板６００上に形成されたスイッチ素子としてのＭＯ
Ｓのソースまたはドレインであり、６０４はそのドレイ
ンである。また６１１はホールブロッキング層（電荷注
入阻止層）、６１２はキャリア増倍部、６１３は光吸収
層、６１４は電子ブロッキング層（電荷注入阻止層）、
６１６は上部電極、６１５はパッシベーション層であ
る。またキャリア増倍部６１２は３層の６１２ａ、６１
２ｂ、６１２ｃで構成され、光吸収層６１３と光電変換
部を構成している。更に本例では、３層のキャリア増倍
部６１２を構成する６１２ｂ層は、高濃度のｐ型層とな
っている。
【００３６】このような本発明の実施態様例の基板とし
ては、絶縁性基板、半導体基板、金属基板などいずれで
も良く、基板上に形成する膜の堆積温度や処理のための
酸、アルカリ、溶剤などに耐性のあるものであれば良
い。例えば絶縁性基板では、ガラス、石英、セラミック
スおよびそれらの上にスイッチ素子、走査素子などを形
成したものが多く用いられる他、耐熱樹脂フィルムなど
も用いられる。また半導体基板ではスイッチ素子、アン
プ、走査素子など信号処理回路を作り込んだものが使わ
れるが、信号処理回路の代表的なものにはＣＣＤ，ＭＯ
Ｓ型，ＢＢＤ，ＢＡＳＩＳ（特開昭６０−１２７５９、
特開昭６０−１２７６０）などがあり、いずれを用いて
も構わない。
ては、絶縁性基板、半導体基板、金属基板などいずれで
も良く、基板上に形成する膜の堆積温度や処理のための
酸、アルカリ、溶剤などに耐性のあるものであれば良
い。例えば絶縁性基板では、ガラス、石英、セラミック
スおよびそれらの上にスイッチ素子、走査素子などを形
成したものが多く用いられる他、耐熱樹脂フィルムなど
も用いられる。また半導体基板ではスイッチ素子、アン
プ、走査素子など信号処理回路を作り込んだものが使わ
れるが、信号処理回路の代表的なものにはＣＣＤ，ＭＯ
Ｓ型，ＢＢＤ，ＢＡＳＩＳ（特開昭６０−１２７５９、
特開昭６０−１２７６０）などがあり、いずれを用いて
も構わない。
【００３７】次に電極膜としては、一方の側は光入射の
ために透光性電極が用いられるが、その種類としては数
１０Å〜数１００Åの膜厚の金属膜や、ＳｎＯ2 ，ＩＴ
Ｏ，ＺｎＯ2 ，ＩｒＯx などの導電性金属酸化膜が用い
られる。またもう一方の側の電極膜としては、主として
金属膜が用いられるが、抵抗率、化学的性質など要求す
る条件に合せて選べば良い。
ために透光性電極が用いられるが、その種類としては数
１０Å〜数１００Åの膜厚の金属膜や、ＳｎＯ2 ，ＩＴ
Ｏ，ＺｎＯ2 ，ＩｒＯx などの導電性金属酸化膜が用い
られる。またもう一方の側の電極膜としては、主として
金属膜が用いられるが、抵抗率、化学的性質など要求す
る条件に合せて選べば良い。
【００３８】次に光導電性膜及びキャリア増倍部として
は、本発明に対しては価電子制御の可能な半導体が対象
となり、主としてテトラヘドラル系（IV族）の半導体
か、III −Ｖ族の化合物半導体が用いられる。IV族の半
導体には、Ｇｅ，Ｓｉ，Ｃ、及びそれらの複合体である
ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，Ｓｉ
Ｏ，ＳｉＳｎなどがある。
は、本発明に対しては価電子制御の可能な半導体が対象
となり、主としてテトラヘドラル系（IV族）の半導体
か、III −Ｖ族の化合物半導体が用いられる。IV族の半
導体には、Ｇｅ，Ｓｉ，Ｃ、及びそれらの複合体である
ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，Ｓｉ
Ｏ，ＳｉＳｎなどがある。
【００３９】半導体の構造としては、ｉ層部（非ドープ
または微量ドープ層）に対しては結晶、多結晶、微結
晶、非晶質いずれでも良い。ここで微結晶とは、非晶質
中に数１０〜数１００Åの結晶粒を含み、結晶化率が数
１０〜１００％近くまでになっている構造のことをい
う。
または微量ドープ層）に対しては結晶、多結晶、微結
晶、非晶質いずれでも良い。ここで微結晶とは、非晶質
中に数１０〜数１００Åの結晶粒を含み、結晶化率が数
１０〜１００％近くまでになっている構造のことをい
う。
【００４０】価電子制御のために添加される不純物とし
ては、Ｎ型制御にはＶ族物質、Ｐ型制御にはIII 族の物
質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III 族
ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても良
い。
ては、Ｎ型制御にはＶ族物質、Ｐ型制御にはIII 族の物
質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III 族
ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても良
い。
【００４１】多結晶または微結晶構造の高濃度不純物層
の作成は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱
ＣＶＤ法、ｕＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶ
Ｄ法など種々のＣＶＤ法や、スパッタ法などで行なわれ
るが、その結晶粒径はパワー、基板温度、光量、圧力、
ガスフローレートなどの条件を選んで制御される（条件
を決める際の結晶粒径の評価は、Ｘ線回折法のほかＴＥ
Ｍなどによる直接観察法で行なわれる。）。
の作成は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱
ＣＶＤ法、ｕＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶ
Ｄ法など種々のＣＶＤ法や、スパッタ法などで行なわれ
るが、その結晶粒径はパワー、基板温度、光量、圧力、
ガスフローレートなどの条件を選んで制御される（条件
を決める際の結晶粒径の評価は、Ｘ線回折法のほかＴＥ
Ｍなどによる直接観察法で行なわれる。）。
【００４２】III −Ｖ族の半導体には、ＡｌＧａＡｓＳ
ｂ，ＩｎＡｓＳｂ，ＩｎＧａＡｓＳｂや、ＩｎＧａＡｌ
Ａｓや、ＩｎＡｓＰＳｂ，ＩｎＧａＡｓＳｂや、ＡｌＧ
ａＰなどがある。価電子制御にはＮ型制御にはVI族物
質、Ｐ型制御にはII族の物質が使われる。VI族ではＳ，
Ｓｅ，Ｔｅ，Ｐｏ、II族ではＢｅ，Ｍｇ，Ｃａ，Ｓｒ，
Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのいずれを用いても良
い。
ｂ，ＩｎＡｓＳｂ，ＩｎＧａＡｓＳｂや、ＩｎＧａＡｌ
Ａｓや、ＩｎＡｓＰＳｂ，ＩｎＧａＡｓＳｂや、ＡｌＧ
ａＰなどがある。価電子制御にはＮ型制御にはVI族物
質、Ｐ型制御にはII族の物質が使われる。VI族ではＳ，
Ｓｅ，Ｔｅ，Ｐｏ、II族ではＢｅ，Ｍｇ，Ｃａ，Ｓｒ，
Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈｇのいずれを用いても良
い。
【００４３】ヘテロ接合部において、オフセットエネル
ギーの不足を補うため、電界集中を起こすための不純物
添加層については、膜厚と不純物添加量を以下のように
決めれば良い。
ギーの不足を補うため、電界集中を起こすための不純物
添加層については、膜厚と不純物添加量を以下のように
決めれば良い。
【００４４】膜厚は、利用する材料について、増倍を行
なうキャリアの平均自由行程程度に決めてやれば良い。
またこれに応じて傾斜バンドギャップ層単層の膜厚も決
まり、ヘテロ接合部の不純物添加層膜厚の３倍以上にす
れば良く、望ましくは１０〜２０倍程度にすれば良い。
なうキャリアの平均自由行程程度に決めてやれば良い。
またこれに応じて傾斜バンドギャップ層単層の膜厚も決
まり、ヘテロ接合部の不純物添加層膜厚の３倍以上にす
れば良く、望ましくは１０〜２０倍程度にすれば良い。
【００４５】不純物添加量は、不純物層が完全空乏化し
たときにかかる電圧が、オフセットエネルギーの不足分
より大きくなるように決定される。即ち、以下のように
決められる。
たときにかかる電圧が、オフセットエネルギーの不足分
より大きくなるように決定される。即ち、以下のように
決められる。
【００４６】 （ただし、ε：不純物層の誘電率、Ｎ：不純物濃度、χ
3 ：最大禁制帯幅を持つ層の電子親和力、χ2 ：最小禁
制帯幅を持つ層の電子親和力、Ｅion ：キャリアのイオ
ン化エネルギー、ｄ：不純物層の膜厚、）である。な
お、上式において、添え字３，２はそれぞれワイドギャ
ップ、ナロウギャップに対応するものである。
3 ：最大禁制帯幅を持つ層の電子親和力、χ2 ：最小禁
制帯幅を持つ層の電子親和力、Ｅion ：キャリアのイオ
ン化エネルギー、ｄ：不純物層の膜厚、）である。な
お、上式において、添え字３，２はそれぞれワイドギャ
ップ、ナロウギャップに対応するものである。
【００４７】
【実施例】図１に本発明の実施例による光電変換装置の
断面構造（ａ）、及び光電変換素子部のゼロバイアス時
のエネルギーバンド図（ｂ）、及びキャリア増倍を起こ
すのに必要なバイアスを印加した時のエネルギーバンド
図（ｃ）を示す。
断面構造（ａ）、及び光電変換素子部のゼロバイアス時
のエネルギーバンド図（ｂ）、及びキャリア増倍を起こ
すのに必要なバイアスを印加した時のエネルギーバンド
図（ｃ）を示す。
【００４８】また、図４は本発明の光電変換装置の製作
工程を示す断面工程図である。
工程を示す断面工程図である。
【００４９】最初に、図４の製作工程（ａ）〜（ｆ）に
沿って本実施例の光電変換装置を説明する。
沿って本実施例の光電変換装置を説明する。
【００５０】先ず、通常のＭＯＳプロセス技術により、
ＭＯＳトランジスタで構成した、走査用ＩＣ基板を製作
する（ａ）。
ＭＯＳトランジスタで構成した、走査用ＩＣ基板を製作
する（ａ）。
【００５１】続いて光電変換素子を積層形成するため
に、基板表面平坦化の工程を行なう。これにはまず、工
程（ａ）で引き出し電極６０８を形成したあと、ＳｉＯ
2 膜６０９を８０００Å堆積し、さらに通常のフォトレ
ジストをスピンコートして表面を平坦な形状とする。そ
の後、ＲＩＥでエッチバックして、平坦性を保ったまま
電極６０８の頂部を露出させる（ｂ）。
に、基板表面平坦化の工程を行なう。これにはまず、工
程（ａ）で引き出し電極６０８を形成したあと、ＳｉＯ
2 膜６０９を８０００Å堆積し、さらに通常のフォトレ
ジストをスピンコートして表面を平坦な形状とする。そ
の後、ＲＩＥでエッチバックして、平坦性を保ったまま
電極６０８の頂部を露出させる（ｂ）。
【００５２】このあと、通常のスパッタ法により、Ｃｒ
を２０００Å堆積し、続いて通常のフォトリソ工程によ
って所望の形状にして、画素電極６１０を形成する
（ｃ）。その後、試料を容量結合型プラズマＣＶＤ装置
内にセットし、ＳｉＨ4 ガスを６０ＳＣＣＭ、Ｈ2 ガス
で１０％に希釈されたＰＨ3 ガスを２０ＳＣＣＭ前記装
置内に導入し、ガスの全圧０．２Ｔｏｒｒで約５．５分
高周波放電を行ない、ａ−Ｓｉ：Ｈのｎ型高濃度不純物
層よりなるホールブロッキング層６１１を約１０００Å
の厚さに堆積した。このとき、基板温度は３００℃、放
電パワー密度は約０．２Ｗ／ｃｍ2 であった。
を２０００Å堆積し、続いて通常のフォトリソ工程によ
って所望の形状にして、画素電極６１０を形成する
（ｃ）。その後、試料を容量結合型プラズマＣＶＤ装置
内にセットし、ＳｉＨ4 ガスを６０ＳＣＣＭ、Ｈ2 ガス
で１０％に希釈されたＰＨ3 ガスを２０ＳＣＣＭ前記装
置内に導入し、ガスの全圧０．２Ｔｏｒｒで約５．５分
高周波放電を行ない、ａ−Ｓｉ：Ｈのｎ型高濃度不純物
層よりなるホールブロッキング層６１１を約１０００Å
の厚さに堆積した。このとき、基板温度は３００℃、放
電パワー密度は約０．２Ｗ／ｃｍ2 であった。
【００５３】引き続き前記ＣＶＤ装置において、ＳｉＨ
4 ガスを６０ＳＣＣＭから６ＳＣＣＭへ、ＧｅＨ4 ガス
を０ＳＣＣＭから５４ＳＣＣＭに、連続的に変化させ、
基板温度３００℃、ガスの全圧０．２Ｔｏｒｒ、高周波
パワー密度約０．５Ｗ／ｃｍ2 の条件で、２．８分間高
周波放電を行ないａ−ＳｉＧｅ：Ｈの傾斜バンドギャッ
プ層６１２ａを約５００Åの厚さに堆積した（堆積プロ
セス１）。
4 ガスを６０ＳＣＣＭから６ＳＣＣＭへ、ＧｅＨ4 ガス
を０ＳＣＣＭから５４ＳＣＣＭに、連続的に変化させ、
基板温度３００℃、ガスの全圧０．２Ｔｏｒｒ、高周波
パワー密度約０．５Ｗ／ｃｍ2 の条件で、２．８分間高
周波放電を行ないａ−ＳｉＧｅ：Ｈの傾斜バンドギャッ
プ層６１２ａを約５００Åの厚さに堆積した（堆積プロ
セス１）。
【００５４】つぎに、前記ＣＶＤ装置において、ＳｉＨ
4 ガスを６ＳＣＣＭ、ＧｅＨ4 ガスを５４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを６ＳＣＣＭ
導入し、基板温度３００℃、ガスの全圧０．２Ｔｏｒ
ｒ、高周波パワー密度約０．５Ｗ／ｃｍ2 の条件で、３
４秒間高周波放電を行ないａ−ＳｉＧｅ：Ｈのｐ型層６
１２ｂを約１００Åの厚さに堆積した（堆積プロセス
２）。
4 ガスを６ＳＣＣＭ、ＧｅＨ4 ガスを５４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを６ＳＣＣＭ
導入し、基板温度３００℃、ガスの全圧０．２Ｔｏｒ
ｒ、高周波パワー密度約０．５Ｗ／ｃｍ2 の条件で、３
４秒間高周波放電を行ないａ−ＳｉＧｅ：Ｈのｐ型層６
１２ｂを約１００Åの厚さに堆積した（堆積プロセス
２）。
【００５５】引き続き前記ＣＶＤ装置において、ＳｉＨ
4 ガス流量を２４ＳＣＣＭから６０ＳＣＣＭへ、ＣＨ4
ガス流量を３６ＳＣＣＭから０ＳＣＣＭへ漸時変化さ
せ、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約４．７分
間かけて放電を行ない、ａ−ＳｉＣ：Ｈの傾斜バンドギ
ャップ層６１２ｃを約５００Åの厚さに堆積した（堆積
プロセス３）。
4 ガス流量を２４ＳＣＣＭから６０ＳＣＣＭへ、ＣＨ4
ガス流量を３６ＳＣＣＭから０ＳＣＣＭへ漸時変化さ
せ、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約４．７分
間かけて放電を行ない、ａ−ＳｉＣ：Ｈの傾斜バンドギ
ャップ層６１２ｃを約５００Åの厚さに堆積した（堆積
プロセス３）。
【００５６】このあと、堆積プロセス１〜３を２回繰り
返し、傾斜バンドギャップ層を合計３層形成する。
返し、傾斜バンドギャップ層を合計３層形成する。
【００５７】続いて前記ＣＶＤ装置でＳｉＨ4 ガス流量
を３０ＳＣＣＭ、Ｈ2 ガス流量を３０ＳＣＣＭに設定
し、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約７５分間
放電を行ない、厚さ約８０００Åの光吸収層６１３を形
成した。引き続きＳｉＨ4 ガス流量を２４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを２０ＳＣＣ
Ｍ、ＣＨ4 ガス流量を３６ＳＣＣＭ導入し、他の堆積条
件は堆積プロセス２と同一にして約４．７分間放電を行
ない厚さ約５００Åのブロッキング層６１４を形成した
（ｄ）。
を３０ＳＣＣＭ、Ｈ2 ガス流量を３０ＳＣＣＭに設定
し、基板温度３００℃、ガスの全圧０．３Ｔｏｒｒ、高
周波パワー密度約０．２Ｗ／ｃｍ2 の条件で約７５分間
放電を行ない、厚さ約８０００Åの光吸収層６１３を形
成した。引き続きＳｉＨ4 ガス流量を２４ＳＣＣＭ、Ｈ
2 ガスで１０％に希釈されたＢ2 Ｈ6 ガスを２０ＳＣＣ
Ｍ、ＣＨ4 ガス流量を３６ＳＣＣＭ導入し、他の堆積条
件は堆積プロセス２と同一にして約４．７分間放電を行
ない厚さ約５００Åのブロッキング層６１４を形成した
（ｄ）。
【００５８】その後、半導体層６１１〜６１４を所望の
形状にパターニングして、素子のアイソレーションを行
なった（ｅ）。
形状にパターニングして、素子のアイソレーションを行
なった（ｅ）。
【００５９】ついで、試料を別の容量結合型プラズマＣ
ＶＤ装置にセットし、Ｈ2 ガスで１０％に希釈されたＳ
ｉＨ4 ガスを１０ＳＣＣＭ、９９．９９％のＮＨ3 ガス
を１００ＳＣＣＭ導入し、基板温度３００℃、ガスの全
圧０．４Ｔｏｒｒ、高周波パワー密度約０．０１Ｗ／ｃ
ｍ2 の条件で約６０分間放電を行ない、厚さ約３０００
ÅのＳｉＨX膜による保護層６１５を形成した。この
後、保護層６１５にスルーホールを開け、スパッタ法に
より厚さ７００ÅのＩＴＯ膜６１６を形成し、光電変換
装置とした（ｆ）。
ＶＤ装置にセットし、Ｈ2 ガスで１０％に希釈されたＳ
ｉＨ4 ガスを１０ＳＣＣＭ、９９．９９％のＮＨ3 ガス
を１００ＳＣＣＭ導入し、基板温度３００℃、ガスの全
圧０．４Ｔｏｒｒ、高周波パワー密度約０．０１Ｗ／ｃ
ｍ2 の条件で約６０分間放電を行ない、厚さ約３０００
ÅのＳｉＨX膜による保護層６１５を形成した。この
後、保護層６１５にスルーホールを開け、スパッタ法に
より厚さ７００ÅのＩＴＯ膜６１６を形成し、光電変換
装置とした（ｆ）。
【００６０】図１は、このようにして製作された本実施
例の光電変換装置を示す図であり、本実施例では、ヘテ
ロ接合部での伝導帯のエネルギー段差が価電子帯のエネ
ルギー段差よりも大きい構造となっており、電子の増倍
を前提とするキャリア増倍部６１２を有している。
例の光電変換装置を示す図であり、本実施例では、ヘテ
ロ接合部での伝導帯のエネルギー段差が価電子帯のエネ
ルギー段差よりも大きい構造となっており、電子の増倍
を前提とするキャリア増倍部６１２を有している。
【００６１】図１（ｂ）は、このようにして製作された
本実施例の光電変換装置のエネルギーバンド図であり、
従来例の図６と同様に、Ｅｇ1 は所要の禁制帯幅を示
し、Ｅｇ2 は最小禁制帯幅、Ｅｇ3 は最大禁制帯幅を示
し、Ｖ0 は（Ｅｇ2 の材料の電子親和力χ2 とＥｇ3 の
材料の電子親和力χ3 の差のエネルギー（χ2 −χ3 ）
を示している。
本実施例の光電変換装置のエネルギーバンド図であり、
従来例の図６と同様に、Ｅｇ1 は所要の禁制帯幅を示
し、Ｅｇ2 は最小禁制帯幅、Ｅｇ3 は最大禁制帯幅を示
し、Ｖ0 は（Ｅｇ2 の材料の電子親和力χ2 とＥｇ3 の
材料の電子親和力χ3 の差のエネルギー（χ2 −χ3 ）
を示している。
【００６２】図１（ｂ）の本発明の光電変換装置は、図
５（ａ）の従来例と同様に３段の傾斜バンドギャップ層
がヘテロ接合した構造となっているが、図５（ａ）の従
来例のエネルギーバンド図では、Ｅｇ2 部分がｎ型、Ｅ
ｇ3 部分がｉ型であったところが、本発明の光電変換装
置のエネルギーバンド構造ではＥｇ2 がｐ型、Ｅｇ3が
ｉ型であるところが異なる点であり、本発明の特徴とな
っている点である。
５（ａ）の従来例と同様に３段の傾斜バンドギャップ層
がヘテロ接合した構造となっているが、図５（ａ）の従
来例のエネルギーバンド図では、Ｅｇ2 部分がｎ型、Ｅ
ｇ3 部分がｉ型であったところが、本発明の光電変換装
置のエネルギーバンド構造ではＥｇ2 がｐ型、Ｅｇ3が
ｉ型であるところが異なる点であり、本発明の特徴とな
っている点である。
【００６３】また図１（ｃ）は、そのバイアス印加時を
示す図であり、光吸収部Ｅｇ1 の部分に加わる電界が相
対的に弱まり、素子全体に印加するバイアスが低減され
るような効果が得られる。
示す図であり、光吸収部Ｅｇ1 の部分に加わる電界が相
対的に弱まり、素子全体に印加するバイアスが低減され
るような効果が得られる。
【００６４】また図２は、素子構成として、図１に示す
ように３段のキャリア増倍部をもつＡＰＤの電流−電圧
特性を示す図である。図２に示されるように、イオン化
開始電圧１Ｖionlをこえる付近で、急激に量子効率２に
相当する電流が流れ始め、その後、Ｖion2，Ｖion3付近
から量子効率４，８に相当する電流が階段的に流れ出
す。
ように３段のキャリア増倍部をもつＡＰＤの電流−電圧
特性を示す図である。図２に示されるように、イオン化
開始電圧１Ｖionlをこえる付近で、急激に量子効率２に
相当する電流が流れ始め、その後、Ｖion2，Ｖion3付近
から量子効率４，８に相当する電流が階段的に流れ出
す。
【００６５】また図３は、本素子に前記Ｖion3以上のバ
イアスを印加して、蓄積動作を行なったときの入出力の
関係を示す。図３に示されるように、本実施例では、出
力は、ある光量を越えると、入力に対する傾きが変化
し、電流電圧特性の段差に応じた数だけ傾きが緩くなっ
て飽和に至るという変化を示す。上記のような出力飽和
特性は、いわゆるニー（Ｋｎｅｅ）特性といわれるもの
と近似的にみなすことができ、本特性を利用してダイナ
ミックレンジの拡大を図ることができる。
イアスを印加して、蓄積動作を行なったときの入出力の
関係を示す。図３に示されるように、本実施例では、出
力は、ある光量を越えると、入力に対する傾きが変化
し、電流電圧特性の段差に応じた数だけ傾きが緩くなっ
て飽和に至るという変化を示す。上記のような出力飽和
特性は、いわゆるニー（Ｋｎｅｅ）特性といわれるもの
と近似的にみなすことができ、本特性を利用してダイナ
ミックレンジの拡大を図ることができる。
【００６６】即ち、対象とする光量域の境界を飽和特性
の始まる点に重ねてやれば、ダイナミックレンジはニー
特性を持たない場合に比べて、増倍率と同程度だけ（本
説明例では、８倍程度）、拡大される。
の始まる点に重ねてやれば、ダイナミックレンジはニー
特性を持たない場合に比べて、増倍率と同程度だけ（本
説明例では、８倍程度）、拡大される。
【００６７】次に、上述のようにして製作した本実施例
の光電変換装置を、できるかぎり低電圧で駆動する方法
について、本発明の方法を以下に説明する。
の光電変換装置を、できるかぎり低電圧で駆動する方法
について、本発明の方法を以下に説明する。
【００６８】前述したように、上記光電変換装置の光吸
収層とキャリア増倍層の両端に印加されるバイアス電圧
ＶV は、 （ただし、上式において、ＥC OFF ：禁制帯幅が最大値
から最小値に不連続に変化するヘテロ接合部での伝導帯
のエネルギー段差、ｄp ：光吸収層の膜厚、ｄA ：キャ
リア増倍層の膜厚、ｄGRD int ：傾斜バンドギャップ層
一層の膜厚、ｄEG2 dop ：高濃度不純物添加された最大
禁制帯幅をもつ層一層の膜厚、ｎ：最大禁制帯幅を持つ
層と最小禁制帯幅を持つ層のヘテロ接合部の数）を満足
することが必要である。
収層とキャリア増倍層の両端に印加されるバイアス電圧
ＶV は、 （ただし、上式において、ＥC OFF ：禁制帯幅が最大値
から最小値に不連続に変化するヘテロ接合部での伝導帯
のエネルギー段差、ｄp ：光吸収層の膜厚、ｄA ：キャ
リア増倍層の膜厚、ｄGRD int ：傾斜バンドギャップ層
一層の膜厚、ｄEG2 dop ：高濃度不純物添加された最大
禁制帯幅をもつ層一層の膜厚、ｎ：最大禁制帯幅を持つ
層と最小禁制帯幅を持つ層のヘテロ接合部の数）を満足
することが必要である。
【００６９】本実施例の場合、上記各パラメータは、
（Ｅｇ2 ＝１．２，Ｅｇ3 ＝２．５，ＥV OFF ＝０．
２，ＥC OFF ＝１．１）として、ｄp ＝８０００Å，ｄ
A ＝３０００Å，ｄGRD int ＝１０００Å，ｄEG2 dop
＝１００Å，ｎ＝３，となり、これらパラメータを上式
（４）に当てはめて計算すると、 となるため、バイアス電圧（ビデオ電圧）ＶV として、
３０Ｖを印加すれば、上記の式を満足できることにな
る。
（Ｅｇ2 ＝１．２，Ｅｇ3 ＝２．５，ＥV OFF ＝０．
２，ＥC OFF ＝１．１）として、ｄp ＝８０００Å，ｄ
A ＝３０００Å，ｄGRD int ＝１０００Å，ｄEG2 dop
＝１００Å，ｎ＝３，となり、これらパラメータを上式
（４）に当てはめて計算すると、 となるため、バイアス電圧（ビデオ電圧）ＶV として、
３０Ｖを印加すれば、上記の式を満足できることにな
る。
【００７０】そこで、上記のプロセスにて形成された光
電変換装置に、ビデオ電圧ＶV として、光吸収層側がキ
ャリア増倍層側より低電圧となるようにするとともに、
３０Ｖを印加したところ、前記光電変換装置の表面照度
が約３００ルックスとなるあたりで、出力にニー特性が
見られはじめ、約２０００ルックスで飽和し、約９５ｄ
Ｂのダイナミックレンジが得られた。
電変換装置に、ビデオ電圧ＶV として、光吸収層側がキ
ャリア増倍層側より低電圧となるようにするとともに、
３０Ｖを印加したところ、前記光電変換装置の表面照度
が約３００ルックスとなるあたりで、出力にニー特性が
見られはじめ、約２０００ルックスで飽和し、約９５ｄ
Ｂのダイナミックレンジが得られた。
【００７１】また、感度は通常のＰＮ、ＰＩＮ、ショッ
トキーなどの素子を用いたときの８倍であり、高感度、
広ダイナミックレンジの動作が確認された。
トキーなどの素子を用いたときの８倍であり、高感度、
広ダイナミックレンジの動作が確認された。
【００７２】
【発明の効果】以上説明したように、本発明によれば、
電子の増倍を前提とし、傾斜バンドギャップの繰り返し
構造を有するＡＰＤを搭載した光電変換装置において、
一方の上記傾斜バンドギャップ層の最小禁制帯幅Ｅｇ2
部分と、他方の上記傾斜バンドギャップ層の最大禁制帯
幅Ｅｇ3 部分とのヘテロ接合部で、少なくとも最小禁制
帯幅Ｅｇ2 をもつ部分を、高濃度のＰ型半導体層とする
ことにより、電荷蓄積動作においてニー特性を持つこと
ができ、ダイナミックレンジの拡大、高感度化を図るこ
とができる。
電子の増倍を前提とし、傾斜バンドギャップの繰り返し
構造を有するＡＰＤを搭載した光電変換装置において、
一方の上記傾斜バンドギャップ層の最小禁制帯幅Ｅｇ2
部分と、他方の上記傾斜バンドギャップ層の最大禁制帯
幅Ｅｇ3 部分とのヘテロ接合部で、少なくとも最小禁制
帯幅Ｅｇ2 をもつ部分を、高濃度のＰ型半導体層とする
ことにより、電荷蓄積動作においてニー特性を持つこと
ができ、ダイナミックレンジの拡大、高感度化を図るこ
とができる。
【００７３】また、素子に印加するバイアスＶV を、光
吸収層側でキャリア増倍層側よりも低く、また本発明の
バイアスＶV の条件式を満足するＶV とすることによ
り、従来より低電圧で駆動することができる。
吸収層側でキャリア増倍層側よりも低く、また本発明の
バイアスＶV の条件式を満足するＶV とすることによ
り、従来より低電圧で駆動することができる。
【図１】本発明の実施例の光電変換装置の構造及びエネ
ルギーバンド図。
ルギーバンド図。
【図２】図１の実施例の光電変換装置の電流−電圧特
性。
性。
【図３】図１の実施例の光電変換装置の電荷蓄積動作を
行なった際の入出力特性を示す図。
行なった際の入出力特性を示す図。
【図４】本発明の実施例の光電変換装置の製造工程を示
す。
す。
【図５】従来の手法により形成された光電変換素子の構
造を示すエネルギーバンド図。
造を示すエネルギーバンド図。
【図６】図５の従来の光電変換装置の電流−電圧特性を
示す図である。
示す図である。
６００ 基板 ６０１ 画素分離領域（ｐ+ 型不純物打ち込み部） ６０２ スイッチＭＯＳソース、ドレイン（ｎ+ 型不
純物打ち込み部）（スイッチ素子） ６０３ ゲート絶縁膜 ６０４ ゲート電極 ６０５ 層間絶縁膜 ６０６ 信号転送電極 ６０７ 層間絶縁膜 ６０８ 読み出し電極 ６０９ 平坦化層 ６１０ 画素電極 ６１１ ホールブロッキング層（電荷注入素子層） ６１２ キャリア増倍部ユニット ６１３ 光吸収層 ６１４ 電子ブロッキング層（電荷注入素子層） ６１５ パッシベーション層 ６１６ 上部電極（透明電極）
純物打ち込み部）（スイッチ素子） ６０３ ゲート絶縁膜 ６０４ ゲート電極 ６０５ 層間絶縁膜 ６０６ 信号転送電極 ６０７ 層間絶縁膜 ６０８ 読み出し電極 ６０９ 平坦化層 ６１０ 画素電極 ６１１ ホールブロッキング層（電荷注入素子層） ６１２ キャリア増倍部ユニット ６１３ 光吸収層 ６１４ 電子ブロッキング層（電荷注入素子層） ６１５ パッシベーション層 ６１６ 上部電極（透明電極）
Claims (3)
- 【請求項１】 電荷注入阻止層間に配置された所要の禁
制帯幅Ｅｇ1 を有する光吸収層と、単数又は複数の傾斜
バンドギャップ層を含むキャリア増倍部とを有して構成
される光電変換部を有し、 かつ、上記傾斜バンドギャップ層は、最小禁制帯幅Ｅｇ
2 及び最大禁制帯幅Ｅｇ3 を内部に備え、かつ両者が接
するように配置されてヘテロ接合を形成し、さらに両端
にＥｇ2 ＜Ｅｇ4 ＜Ｅｇ3 なるＥｇ4 の禁制帯幅を備え
て、前記禁制帯幅Ｅｇ2 、Ｅｇ3 の両方の領域から、前
記Ｅｇ4 との間で、禁制帯幅が連続的に変化し、 かつ、上記ヘテロ接合部での伝導帯のエネルギー段差が
価電子帯のエネルギー段差より大きい構造を持つ光電変
換装置において、 上記ヘテロ接合を形成する部分の内、少なくとも上記最
小禁制帯幅Ｅｇ2の部分が、高濃度のｐ型半導体である
ことを特徴とする光電変換装置。 - 【請求項２】 請求項１に記載の光電変換装置の駆動方
法において、 上記光電変換装置の光吸収層とキャリア増倍部の両端に
印加されるバイアス電圧ＶV を、上記光吸収層側で上記
キャリア増倍層側よりも低い電位として駆動することを
特徴とする光電変換装置の駆動方法。 - 【請求項３】 上記光電変換装置の光吸収層とキャリア
増倍部の両端に印加されるバイアス電圧ＶV として、 （ただし、上式において、 ＥC OFF ：禁制帯幅が最大値から最小値に不連続に変化
するヘテロ接合部での伝導帯のエネルギー段差、 ｄp ：光吸収層の膜厚、 ｄA ：キャリア増倍部の膜厚、 ｄGRD int ：傾斜バンドギャップ層一層の膜厚、 ｄEG2 dop ：高濃度不純物添加された最大禁制帯幅をも
つ層一層の膜厚、 ｎ：最大禁制帯幅を持つ層と最小禁制帯幅を持つ層のヘ
テロ接合部の数）で与えられる電圧を印加して駆動する
ことを特徴とする請求項２に記載の光電変換装置の駆動
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332787A JPH05145110A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置及びその駆動方法 |
| DE69231398T DE69231398T2 (de) | 1991-11-22 | 1992-11-20 | Photoelektrischer Wandler und Steuerverfahren dafür |
| EP92119795A EP0543391B1 (en) | 1991-11-22 | 1992-11-20 | Photoelectric conversion device and method of driving the same |
| US08/352,688 US5767560A (en) | 1991-11-22 | 1994-11-30 | Photoelectric conversion device and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332787A JPH05145110A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05145110A true JPH05145110A (ja) | 1993-06-11 |
Family
ID=18258815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332787A Pending JPH05145110A (ja) | 1991-11-22 | 1991-11-22 | 光電変換装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05145110A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313415A (ja) * | 2000-04-28 | 2001-11-09 | Fujitsu Ltd | 受光装置 |
| WO2012070171A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| WO2014097519A1 (ja) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | 半導体光検出器 |
-
1991
- 1991-11-22 JP JP3332787A patent/JPH05145110A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313415A (ja) * | 2000-04-28 | 2001-11-09 | Fujitsu Ltd | 受光装置 |
| JP4702977B2 (ja) * | 2000-04-28 | 2011-06-15 | 富士通株式会社 | 受光装置 |
| WO2012070171A1 (ja) * | 2010-11-22 | 2012-05-31 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| WO2014097519A1 (ja) * | 2012-12-18 | 2014-06-26 | パナソニック株式会社 | 半導体光検出器 |
| US9743026B2 (en) | 2012-12-18 | 2017-08-22 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943051B2 (en) | Method of fabricating heterojunction photodiodes integrated with CMOS | |
| JPH06151801A (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| EP1642340B1 (en) | Tailoring gate work-function in image sensors | |
| JPH07115184A (ja) | 積層型固体撮像装置及びその製造方法 | |
| JPH05198787A (ja) | 固体撮像装置及びその製造方法 | |
| US4523214A (en) | Solid state image pickup device utilizing microcrystalline and amorphous silicon | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| US20070023796A1 (en) | Pinning layer for pixel sensor cell and method thereof | |
| US4453184A (en) | Solid state imaging device | |
| US7875491B2 (en) | CMOS image sensors and methods of manufacturing the same | |
| EP0543391B1 (en) | Photoelectric conversion device and method of driving the same | |
| JPS6292365A (ja) | 半導体装置およびその製造方法 | |
| JPH05335615A (ja) | 光電変換装置 | |
| JPH04261071A (ja) | 光電変換装置 | |
| US5600152A (en) | Photoelectric conversion device and its manufacturing method | |
| JPH05145110A (ja) | 光電変換装置及びその駆動方法 | |
| JPH05145109A (ja) | 光電変換装置及びその駆動方法 | |
| KR100749268B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JPH0513802A (ja) | 光電変換装置 | |
| JPH05145108A (ja) | 光電変換装置の駆動方法 | |
| JPH07335936A (ja) | 光電変換装置 | |
| Chikamura et al. | A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor | |
| KR100813800B1 (ko) | 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법 | |
| JPH09102627A (ja) | 光電変換装置 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 |