KR100749268B1 - 이미지 센서 및 그 제조방법 - Google Patents

이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100749268B1
KR100749268B1 KR1020050115671A KR20050115671A KR100749268B1 KR 100749268 B1 KR100749268 B1 KR 100749268B1 KR 1020050115671 A KR1020050115671 A KR 1020050115671A KR 20050115671 A KR20050115671 A KR 20050115671A KR 100749268 B1 KR100749268 B1 KR 100749268B1
Authority
KR
South Korea
Prior art keywords
image sensor
layer
diffusion layer
forming
substrate
Prior art date
Application number
KR1020050115671A
Other languages
English (en)
Other versions
KR20070056691A (ko
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050115671A priority Critical patent/KR100749268B1/ko
Publication of KR20070056691A publication Critical patent/KR20070056691A/ko
Application granted granted Critical
Publication of KR100749268B1 publication Critical patent/KR100749268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토 다이오드에 흡수된 빛을 광전류로 변환시키는 광전변환 효율을 증가시킬 수 있는 이미지 센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 제1 확산층과, 상기 포토 다이오드의 광전변환 효율 개선을 위해 상기 제1 확산층 상부의 상기 기판 내에 형성된 복수의 SiGe층과, 상기 SiGe층으로 인한 스트레스를 감소시키기 위해 Si보다 낮은 격자 상수를 갖는 원소를 포함하여 상기 SiGe층 사이에 개재된 버퍼층을 포함하는 이미지 센서를 제공한다.
이미지 센서, 포토 다이오드, SiGe, SiGeC, 스트레스.

Description

이미지 센서 및 그 제조방법{IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}
도 1은 일반적인 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도.
도 2는 본 발명의 실시예1에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도.
도 3은 본 발명의 실시예2에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도.
도 4a 내지 도 4g는 도 3에 도시된 본 발명의 실시예2에 따른 이미지 센서의 제조방법을 도시한 공정 단면도.
도 5는 본 발명의 실시예3에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 20, 120, 220 : 기판
11, 21, 121, 221 : 소자분리막
12, 22, 122, 222 : 게이트 절연막
13, 23, 123, 223 : 게이트 도전막
15, 25, 125, 225 : 게이트 전극
26, 126, 226 : 스페이서
17, 27, 127, 227 : 포토 다이오드용 N- 확산층
19, 35, 135, 235 : P0 확산층
33, 132, 134 : SiGe층
128 : 하드마스크
129 : 감광막 패턴
128a : 하드마스크 패턴
131 : 트렌치
133 : 버퍼층
233 : SiGeC층
본 발명은 이미지 센서에 관한 것으로, 특히 상부에 SiGe가 형성된 포토 다이오드를 구비한 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서 및 그 제조방법에 관한 것이다.
최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.
카메라 모듈로는 기본적인 구성요소가 되는 CCD(Charge Coupled Device)나 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서를 이용한 이미지 센서 모듈이 널리 보급되어 사용되고 있다.
보편적으로, CMOS 이미지 센서는 단위 화소(Unit pixel) 내에 포토 다이오드(photo diode)와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 이미지 센서의 단위 화소는 1개의 포토 다이오드와, 복수의 NMOSFET으로 구성된다. 예컨대, 빛을 받아 광전하를 생성하는 하나의 포토 다이오드와, 포토 다이오드에서 모아진 광전하를 플로팅 확산영역으로 운송하기 위한 트랜스퍼 트랜지스터와, 플로팅 확산영역을 리셋시키기 위한 리셋 트랜지스터와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터로 구성된다.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 여기서는, 일례로 PNP형 핀드 포토 다이오드를 구비한 이미지 센서의 단위 화소 일 부를 도시하기로 한다.
이하, 도 1을 참조하여 종래 기술에 따른 CMOS 이미지 센서 제조방법을 설명하기로 한다.
먼저, 상부에 P- 에피층(미도시)이 성장된 P형 반도체 기판(10, P_Sub) 내에 액티브 영역과 필드 영역을 정의하기 위하여 소자분리막(11)을 형성한다.
이어서, 기판(10) 상에 복수의 트랜지스터용 게이트 전극(15; 이하, 게이트 전극이라 함)을 형성한다. 여기서는, 설명의 편의를 위해 트랜스퍼 트랜지스터용 게이트 전극만을 도시하였다. 이때, 게이트 전극(15)은 일반적인 메모리 소자의 게이트 전극과 동일한 구조, 즉 게이트 절연막(12) 및 게이트 도전막(13)의 적층 구조로 형성한다.
이어서, 마스크 공정 및 이온주입공정을 실시하여 게이트 전극(15)과 소자분리막(11) 사이의 기판(10) 내에 포토 다이오드용 N- 확산층(17)을 형성한다.
이어서, 게이트 전극(15)을 포함한 기판(10) 상부의 단차를 따라 스페이서용 절연막을 증착한 후, 이를 건식식각하여 게이트 전극(15)의 양측벽에 스페이서(18)를 형성한다.
이어서, 마스크 공정 및 이온주입공정을 실시하여 N- 확산층(17)의 상부에 일정 깊이로 P0 확산층(19)을 형성한다. 이로써, P- 에피층(미도시)/N- 확산층(17)/P0 확산층(19)의 적층구조를 갖는 PNP형 핀드 포토 다이오드가 형성된다.
이하, 이러한 CMOS 이미지 센서의 일반적인 동작원리를 살펴보기로 한다.
먼저, 외부로부터 포토 다이오드로 빛이 입사되면 PN 접합 부근에서 빛에 의한 전자-정공(Electron-Hole)이 발생하고, 이러한 전자 정공 캐리어(carrier)들이 인가된 바이어스 전압(Bias voltage)에 의해 트랜스퍼 트랜지스터로 이동하여 전류를 발생시킴으로써 광에너지를 전류로 전환시킨다. 이를, 광전변환 효율이라 한다.
그러나, 종래 기술에 따른 CMOS 이미지 센서는, 기본적으로 실리콘(Si)을 매질로 하기 때문에 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률(Generaton Rate)이 저하되어 낮은 전류를 발생시킨다. 따라서, 광전변환 효율이 저하되는데, 이러한 특성은 이미지 센서의 노이즈(Noise)에 대한 저항성을 저하시키는 요인이 된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 포토 다이오드에 흡수된 빛을 광전류로 변환시키는 광전변환 효율을 증가시킬 수 있는 이미지 센서 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 제1 확산층과, 상기 포토 다이오드의 광전변환 효율 개선 을 위해 상기 제1 확산층 상부의 상기 기판 내에 형성된 복수의 SiGe층과, 상기 SiGe층으로 인한 스트레스를 감소시키기 위해 Si보다 낮은 격자 상수를 갖는 원소를 포함하여 상기 SiGe층 사이에 개재된 버퍼층을 포함하는 이미지 센서를 제공한다.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 제1 확산층과, 상기 제1 확산층 상부의 상기 기판 내에 형성된 SiGeC층을 포함하는 이미지 센서를 제공한다.
또한, 상기 목적을 달성하기 위한 또다른 측면에 따른 본 발명은, 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 제1 확산층을 형성하는 단계와, 상기 제1 확산층에 대응되는 상기 기판을 일정 깊이 식각하여 상기 제1 확산층 상부의 상기 기판 내에 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 상기 트렌치 내에 SiGe층 및 버퍼층을 교번적으로 성장시켜 상기 버퍼층이 개재된 복수의 상기 SiGe층을 형성하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.
또한, 상기 목적을 달성하기 위한 또다른 측면에 따른 본 발명은, 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 제1 확산층을 형성하는 단계와, 상기 제1 확산층에 대응되는 상기 기판을 일정 깊이 식각하여 상기 제1 확산층 상부의 상기 기판 내에 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 상기 트렌치 내에 SiGeC층을 형성하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.
상기한 본 발명에 따르면, 포토 다이오드 상부에 SiGe층을 형성시키고, 그 SiGe층 사이에 Si보다 격자상수가 작은 C가 혼합된 SiGeC(또는, SiC)가 개재된 막을 형성함으로써, 이미지 센서의 광전변환 효율을 증가시키는 동시에 SiGe로 인해 발생하는 스트레스를 완화시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예1
도 2는 본 발명의 실시예1에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 여기서는, 일례로 PNP형 핀드 포토 다이오드를 구비한 CMOS 이미지 센서의 단위 화소 일부를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예1에 따른 이미지 센서는 P- 에피층(미도시)이 성장된 기판(20) 상에 형성된 트랜지스터용 게이트 전극(25)과, 게이트 전극(25)의 일측으로 노출된 기판(20) 내에 형성된 포토 다이오드용 N- 확산층(27)과, 포토 다이오드의 광전변환 효율 개선을 위해 N- 확산층(27) 상부의 기판(20) 내에 형성된 SiGe층(33)을 포함한다.
또한, N- 확산층(27) 상부에 형성된 P0 확산층(35)을 더 포함할 수 있다. 이로써, P- 에피층/N- 확산층(27)/P0 확산층(35)으로 이루어진 PNP형 핀드 포토 다이오드가 형성된다.
여기서, 게이트 전극(25)은 게이트 절연막(22) 및 게이트 도전막(23)의 적층구조로 형성되고, 그 양측벽에는 스페이서(26)가 형성된다.
전술한 바와 같이, 도 1에 도시된 일반적인 CMOS 이미지 센서는 기본적으로 실리콘(Si)을 매질로 하기 때문에 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률이 저하되어 낮은 전류를 발생시키므로, 광전변환 효율이 저하되었다.
이에 따라, 본 발명에서는 포토 다이오드 내에 SiGe층(33)을 성장시킴으로써 SiGe의 높은 양자효율(Quantum Efficiency)을 이용하여 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률을 증가시킬 수 있도록 한다. 따라서, 광전변환 효율을 증가시킬 수 있다.
그러나, 이와 같이 포토 다이오드 상부에 SiGe층(33)이 형성되는 경우에는, SiGe층(33)에 의한 스트레스(Stress)로 인하여 전체적으로 포토 다이오드의 두께를 증가시킬 수 없게 된다. 이는, Ge가 Si보다 격자 상수가 커서 스트레스를 인가하게 되는데, 이러한 스트레스는 SiGe층(33)의 두께가 증가할 수록 증가하게 되므로 일정 두께 이상을 성장시키게 되면 미스핏 디스로케이션(Misfit Dislocation)을 유발하기 때문이다.
이에 따라, 본 발명의 실시예2에서는 SiGe층(33)의 스트레스로 인한 포토 다이오드의 두께 감소를 해결하고자 하였다.
도 2에 있어서, 미설명된 '21'은 액티브 영역과 필드 영역을 정의하기 위한 소자분리막이다.
실시예2
도 3은 본 발명의 실시예2에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 여기서는, 일례로 PNP형 핀드 포토 다이오드를 구비한 CMOS 이미지 센서의 단위 화소 일부를 도시하기로 한다.
도 3을 참조하면, 본 발명의 실시예2에 따른 이미지 센서는 P- 에피층(미도시)이 성장된 P형 기판(120) 상에 형성된 트랜지스터용 게이트 전극(125)과, 게이트 전극(125)의 일측으로 노출된 기판(120) 내에 형성된 포토 다이오드용 N- 확산층(127)과, 포토 다이오드의 광전변환 효율 개선을 위해 N- 확산층(127) 상부의 기판(120) 내에 형성된 복수의 SiGe층(132, 134)과, SiGe층(132, 134)으로 인한 스트레스를 감소시키기 위해 Si보다 낮은 격자 상수를 갖는 원소를 포함하여 SiGe층(132, 134) 사이에 개재된 버퍼층(133)을 포함한다.
또한, N- 확산층(127) 상부 표면에 형성된 P0 확산층(135)을 더 포함할 수 있다. 이로써, P- 에피층/N- 확산층(127)/P0 확산층(135)으로 이루어진 PNP형 핀드 포토 다이오드가 형성된다.
이때, P0 확산층(135)은 도 3에 도시된 바와 같이 에피택셜 성장을 통해 최상부에 형성된 SiGe층(134) 상부의 기판(120) 상에 돌출되어 형성되거나, 도면에 도시되진 않았지만 어닐공정을 통해 최상부에 형성된 SiGe층(134)의 표면에, 즉 SiGe층(134) 상부의 기판(120) 내에 형성될 수도 있다.
여기서, SiGe층(132, 134)은 Ge의 농도 비율이 5~50%가 되고, 전체적으로는 100~2000Å의 두께로 형성된다.
특히, 버퍼층(133)은 SiGeC 또는 SiC로 이루어질 수 있는데, 버퍼층(133)은 C의 농도 비율이 0.001~3%가 되고, 전체적으로는 100~2000Å의 두께로 형성된다.
상술한 바와 같이, 본 발명의 실시예1에 따르면, Si보다 격자상수가 큰 Ge가 혼합된 SiGe층을 포토 다이오드 상부에 형성시킴에 따라 전체적으로 포토 다이오드의 두께를 증가시킬 수 없었다.
이에 따라, 본 발명의 실시예2에서는 Si보다 격자상수가 작은 C가 혼합된 버퍼층(133)을 포토 다이오드 상부에 형성시킴으로써, SiGe층(132, 134)로 인한 스트레스를 완화시킬 수 있게 된다. 따라서, 전체적으로 포토 다이오드의 두께를 증가시킬 수 있다.
여기서, 게이트 전극(125)은 트랜스퍼 트랜지스터의 게이트 전극으로, 게이트 절연막(122) 및 게이트 도전막(123)의 적층구조로 형성되고, 그 양측벽에는 스페이서(126)가 형성된다. 그리고, 포토 다이오드용 N- 확산층(127)의 일측 기판(120) 내에는 N- 확산층(127)과 일정 거리 이격되어 소자분리막(121)이 형성된다.
도 4a 내지 도 4g는 도 3에 도시된 본 발명의 실시예2에 따른 이미지 센서 제조방법을 도시한 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이, P- 에피층(미도시)이 성장된 P형 기판(120, P_Sub)을 준비한다. 그런 다음, STI(Shallow Trench Isolation) 공정을 실시하여 액티브 영역과 필드 영역을 정의하기 위한 소자분리막(121)을 형성한다.
이어서, 소자분리막(121)이 형성된 기판(120) 상에 소자분리막(121)과 일정 거리 이격되도록 복수의 트랜지스터용 게이트 전극(125)을 형성한다. 여기서는, 설명의 편의를 위해 트랜스퍼 트랜지스터의 게이트 전극만을 도시하기로 한다.
이때, 게이트 전극(125)은 게이트 절연막(122)과 게이트 도전막(123)의 적층 구조로 형성한다.
이어서, 게이트 전극(125)을 포함한 기판(120) 상부의 단차를 따라 스페이서용 절연막(미도시)을 증착한 후, 이를 건식식각하여 게이트 전극(125)의 양측벽에 스페이서(126)를 형성한다.
이어서, 마스크 공정 및 N형 이온주입공정을 실시하여 포토 다이오가 형성될 영역, 예컨대 게이트 전극(125)과 소자분리막(121) 사이의 기판(120) 내에 포토 다 이오드용 N- 확산층(127)을 형성한다. N- 확산층(127)은 5족 물질인 인(P) 또는 비소(As) 이온을 주입하여 형성한다.
이어서, 도 4b에 도시된 바와 같이, 게이트 전극(125)을 포함한 기판(120) 상부의 단차를 따라 하드마스크(128)를 약 1000Å의 두께로 증착한다. 예컨대, 하드마스크(128)는 산화막 계열의 물질로 형성한다. 바람직하게는, CVD(Chemical Vapor Deposition) 방식을 이용하는 TEOS(Tetra Ethyle Ortho Silicate)막으로 형성한다.
특히, 하드마스크(128)는 저압 퍼니스(Low Pressure Furnace) CVD 방식으로 증착하거나, 써멀 버짓(Thermal Budget)이 문제가 되는 경우에는 싱글타입(매엽식) CVD 방식으로 증착한다.
이어서, 도 4c에 도시된 바와 같이, 하드마스크(128) 상에 감광막(미도시)을 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(129)을 형성한다. 여기서, 감광막 패턴(129)은 SiGe층(132, 134) 및 버퍼층(133)이 형성될 영역을 정의하기 위한 것으로, N- 확산층(127)에 대응되는 영역이 오픈(open)되는 구조로 형성한다.
이어서, 감광막 패턴(129)을 식각 마스크(Mask)로 이용한 습식식각공정(130)을 실시하여 하드마스크(128, 도 4b 참조)를 식각한다. 이로써, N- 확산층(127)을 노출시키는 하드마스크 패턴(128a)이 형성된다. 여기서, 습식식각공정(130)시에는 BOE(Buffered Oxide Etchant) 용액을 이용한다.
이어서, 도 4d에 도시된 바와 같이, 스트립(Strip) 공정을 실시하여 감광막 패턴(129, 도 4c 참조)을 제거한다. 그런 다음, H2를 이용한 베이킹(Baking) 공정을 실시한다.
여기서, 베이킹 공정은 800~1000℃의 온도 조건, 1~300Torr의 압력 조건 내에서 5~100초간 실시하는 것이 바람직하다.
이어서, 하드마스크 패턴(128a)을 마스크로 이용한 식각공정을 실시하여 N- 확산층(127)을 일정 깊이 식각한다. 예컨대, HCl 또는 Cl2 가스를 이용한 써멀 식각 방식을 이용하여 N- 확산층(127)을 기판(120) 상부로부터 500~5000Å의 깊이까지 식각한다.
바람직하게는, 식각공정은 500~1100℃의 온도 조건, 0.1~760Torr의 압력 조건 내에서 실시한다. 이로써, N- 확산층(127)에 대응되는 기판(120) 내에는 일정 깊이로 트렌치(131)가 형성된다.
이어서, 도 4e에 도시된 바와 같이, 에피택시(Epitaxy) 공정을 실시하여 트렌치(131, 도 4d 참조) 내부면을 따라 인시튜(in-situ)로 N- 도핑된 복수의 SiGe층(132, 134)과 버퍼층(133)을 교번적으로 성장시킨다.
즉, 트렌치(131)가 매립될 때까지 버퍼층(133)이 개재된 복수의 SiGe층(132, 134)을 성장시킨다. 바람직하게는, 버퍼층(133)은 SiGeC 또는 SiC로 이루어진다. 이러한, SiGe층(132, 134) 및 버퍼층(133)의 성장은 모두 인시튜로 진행하고 여러 번 반복하여 진행할 수 있다.
특히, SiGe층(132, 134)은 Ge가 5~50%의 농도 비율을 갖도록 형성한다. 바람직하게는, SiGe층(132, 134)은 Ge 소스가스로 GeH4를 이용하여 100~2000Å의 두께로 형성한다.
또한, 버퍼층(133)은 C가 0.01~3%의 농도 비율을 갖도록 형성한다. 바람직하게는, 버퍼층(133)은 소스가스로 SiCH6를 이용하여 100~2000Å의 두께로 형성한다.
이어서, 도 4f에 도시된 바와 같이, SiGe층(132, 134)과 소자분리막(121) 간의 기판(120) 일부가 노출되도록 불산 수용액을 이용하여 하드마스크 패턴(128a, 도 4e 참조)을 일부분 제거한다.
이어서, 노출된 기판(120) 및 SiGe층(134) 상에 인시튜로 P형 불순물 이온이 도핑된 P0 확산층(137)을 형성한다. 예컨대, 에피택시 공정을 실시하여 BH3로 도핑된 P+ SiGe를 성장시키거나 P+ Si를 성장시켜 SiGe층(134) 상부의 기판(120) 상부로 돌출되는 P0 확산층(137)을 형성한다.
이러한, P0 확산층(137)은 에피택시 공정이 아닌 열공정만으로도 형성할 수 있다. 예컨대, B2H6 분위기에서 열공정을 실시하여 도면에 도시하진 않았지만 기판(120) 상부로 돌출되지 않도록 SiGe층(134)의 표면에 P0 확산층(137)을 형성한다. 바람직하게는, 열공정은 500~900℃의 온도 내에서 0.1 Torr의 압력으로 실시한다.
이어서, 도 4g에 도시된 바와 같이, 불산 수용액을 이용한 습식식각공정을 실시하여 잔류하는 하드마스크 패턴(128a, 도 4f 참조)을 제거한다. 이로써, N- 도핑된 복수의 SiGe층(132, 134)과 버퍼층(133)이 교번적으로 적층되어 복수의 SiGe층(132, 134) 사이에 버퍼층(133)이 개재된 구조의 적층막이 포토 다이오드 상부에 형성되는 것이다.
이를 통해, 포토 다이오드 상부, 즉 N- 확산층(127) 상부에 SiGe층(132, 134)을 형성시킴으로써, 광전변환 효율을 개선시킬 수 있다. 또한, 복수의 SiGe층(132, 134) 사이에 SiGeC 또는 SiC로 이루어진 버퍼층(133)을 개재시킴으로써, SiGe층(132, 134)에 의한 스트레스를 완화시켜 전체적으로 포토 다이오드의 두께를 증가시킬 수 있다.
결국, 도 4g에 도시된 바와 같이, P- 에피층(미도시)/N- 확산층(127),N- SiGe층(132, 134) 및 버퍼층(133)/P0 확산층(137)으로 이루어진 PNP형 핀드 포토 다이오드가 형성된다.
실시예3
도 5는 본 발명의 실시예3에 따른 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 본 발명의 실시예3에 따른 이미지 센서는 본 발명의 실시예2에서와 같이 포토 다이오드용 N- 확산층 상부에 SiGe층과 버퍼층(SiGeC 또는 SiC)의 적층막을 형성시키는 대신에, 포토 다이오드용 N- 확산층(227) 상부에 두꺼운 SiGeC층(233) 단일막을 형성시킨다.
즉, 포토 다이오드 상부에 SiGe 성분을 포함하는 SiGeC층(233)을 형성시킴으로써, 이미지 센서의 광전변환 효율을 증가시킬 수 있다. 또한, Si에 비해 격자상수가 낮은 C 원소를 포함한 SiGeC층(233)을 형성시킴으로써, SiGe로 인해 발생되는 스트레스를 완벽히 억제하여 전체적으로 포토 다이오드의 두께를 증가시킬 수 있다. 따라서, 이미지 센서의 수광특성을 개선시켜 고화질의 이미지 센서를 제조할 수 있다.
도 5를 참조하면, 본 발명의 실시예3에 따른 이미지 센서는 P- 에피층(미도시)이 성장된 기판(220) 상에 형성된 트랜지스터용 게이트 전극(225)과, 게이트 전극(225)의 일측으로 노출된 기판(220) 내에 형성된 포토 다이오드용 N- 확산층(227)과, N- 확산층(227) 상부의 기판(220) 내에 형성된 SiGeC층(233)을 포함한다. 또한, N- 확산층(227) 상부에 형성된 P0 확산층(235)을 더 포함할 수 있다. 이로써, P- 에피층/N- 확산층(227)/P0 확산층(235)으로 이루어진 PNP형 핀드 포토 다이오드가 형성된다.
이때, P0 확산층(235)은 에피택셜 성장을 통해 SiGeC층(233) 상부의 기판(220) 상에 돌출되어 형성되거나, 어닐공정을 통해 SiGeC층(233)의 표면에, 즉 SiGeC층(233) 상부의 기판(220) 내에 형성될 수 있다.
SiGeC층(233)은 C의 농도 비율이 0.001~3%가 되고, 전체적으로는 100~2000Å의 두께로 형성된다.
여기서, 게이트 전극(225)은 트랜스퍼 트랜지스터의 게이트 전극으로 게이트 절연막(222) 및 게이트 도전막(223)의 적층구조로 형성되고, 그 양측벽에는 스페이서(226)가 형성된다.
또한, N- 확산층(235)은 소자분리막(221)과 일정 거리 이격되어 형성되는 것이 바람직하다.
이러한, 본 발명의 실시예3에 따른 이미지 센서의 제조방법은 본 발명의 실시예2에서와 동일하게 진행하되, 도 4e에서 복층구조로 SiGe층(132, 134)과 버퍼층(133)을 형성하는 대신에 두껍게 하나의 SiGeC층(233)을 형성한다.
특히, SiGeC층(233)은 N- 확산층과 동일한 도전형, 즉 N-로 인시튜 도핑되도록 에피택시 공정을 실시하여 형성한다. 예컨대, SiGeC층(233)은 C가 0.001~3%의 농도 비율을 갖도록 형성하는데, 소스가스로 SiCH6를 이용하여 형성한다. 바람직하게는, SiGeC층(233)은 100~2000Å의 두께로 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 이미지 센서 형성시 다음과 같은 여러 가지 효과가 있다.
첫째, 포토 다이오드 상부에 SiGe층을 형성시킴으로써, 이미지 센서의 광전변환 효율을 증가시킬 수 있다.
둘째, 포토 다이오드 상부에, 복수의 SiGe층 사이에 Si보다 격자상수가 작은 C가 혼합된 SiGeC(또는, SiC)가 개재된 막을 형성함으로써, SiGe로 인해 발생하는 스트레스를 완화시킬 수 있게 된다. 따라서, 전체적으로 포토 다이오드의 두께를 증가시킬 수 있다.
셋째, 포토 다이오드 상부에 SiGe 성분을 포함하는 SiGeC층을 형성시킴으로써, 이미지 센서의 광전변환 효율을 증가시킬 수 있을 뿐만 아니라, Si에 비해 격자상수가 낮은 C 원소를 포함한 SiGeC층을 형성시킴으로써, SiGe로 인해 발생되는 스트레스를 완벽히 억제하여 전체적으로 포토 다이오드의 두께를 증가시킬 수 있다.
이를 통해, 이미지 센서의 수광특성을 개선시켜 고화질의 이미지 센서를 제조할 수 있다.

Claims (54)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 제1 확산층을 형성하는 단계;
    상기 제1 확산층에 대응되는 상기 기판을 일정 깊이 식각하여 상기 제1 확산층 상부의 상기 기판 내에 트렌치를 형성하는 단계; 및
    상기 트렌치가 매립되도록 상기 트렌치 내에 SiGe층 및 버퍼층을 교번적으로 성장시켜 상기 버퍼층이 개재된 복수의 상기 SiGe층을 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  15. 제 14 항에 있어서, 상기 트렌치를 형성하는 단계는,
    상기 제1 확산층이 노출되도록 상기 기판 상에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 이용한 식각공정을 실시하여 상기 제1 확산층 상부의 상기 기판을 일정 깊이 식각하는 단계
    를 포함하는 이미지 센서 제조방법.
  16. 제 15 항에 있어서, 상기 하드마스크 패턴을 형성하는 단계는,
    상기 게이트 전극을 포함한 상기 기판 상부의 단차를 따라 산화막 계열의 하드마스크를 증착하는 단계;
    상기 하드마스크 상에 상기 제1 확산층에 대응되는 영역이 오픈된 구조의 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용하여 상기 하드마스크를 식각하여 상기 제1 확산층을 노출시키는 단계
    를 포함하는 이미지 센서 제조방법.
  17. 제 16 항에 있어서,
    상기 하드마스크를 증착하는 단계는 저압 퍼니스 CVD 또는 싱글타입(매엽식) CVD 방식을 이용하여 이루어지는 이미지 센서 제조방법.
  18. 제 17 항에 있어서,
    상기 하드마스크는 TEOS막으로 형성하는 이미지 센서 제조방법.
  19. 제 16 항에 있어서,
    상기 트렌치를 형성하기 위한 상기 식각공정은 HCl 또는 Cl2 가스를 이용한 써멀 식각 방식으로 실시하는 이미지 센서 제조방법.
  20. 제 19 항에 있어서,
    상기 식각공정은 500~1100℃의 온도 조건, 0.1~760Torr의 압력 조건 내에서 실시하는 이미지 센서 제조방법.
  21. 제 20 항에 있어서,
    상기 식각공정은 상기 기판을 500~5000Å 깊이로 식각하는 이미지 센서 제조방법.
  22. 제 15 항 내지 제 21 항 중 어느 하나의 항에 있어서,
    상기 하드마스크 패턴을 형성한 후, H2를 이용한 베이킹 공정을 실시하는 단계를 더 포함하는 이미지 센서 제조방법.
  23. 제 22 항에 있어서,
    상기 베이킹 공정은 800~1000℃의 온도 조건, 1~300Torr의 압력 조건 내에서 5~100초간 실시하는 이미지 센서 제조방법.
  24. 제 14 항 내지 제 21 항 중 어느 하나의 항에 있어서,
    상기 SiGe층은 상기 제1 확산층과 동일한 도전형으로 인시튜 도핑되도록 에피택시 공정을 실시하여 형성하는 이미지 센서 제조방법.
  25. 제 24 항에 있어서,
    상기 SiGe층은 Ge가 5~50%의 농도 비율을 갖도록 형성하는 이미지 센서 제조방법.
  26. 제 25 항에 있어서,
    상기 SiGe층은 Ge 소스가스로 GeH4를 이용하여 형성하는 이미지 센서 제조방법.
  27. 제 26 항에 있어서,
    상기 SiGe층은 100~2000Å의 두께로 형성하는 이미지 센서 제조방법.
  28. 제 14 항 내지 제 21 항 중 어느 하나의 항에 있어서,
    상기 버퍼층은 SiGeC 또는 SiC로 이루어지는 이미지 센서 제조방법.
  29. 제 28 항에 있어서,
    상기 버퍼층은 상기 제1 확산층과 동일한 도전형으로 인시튜 도핑되도록 에피택시 공정을 실시하여 형성하는 이미지 센서 제조방법.
  30. 제 29 항에 있어서,
    상기 버퍼층은 C가 0.01~3%의 농도 비율을 갖도록 형성하는 이미지 센서 제조방법.
  31. 제 30 항에 있어서,
    상기 버퍼층은 소스가스로 SiCH6를 이용하여 형성하는 이미지 센서 제조방법.
  32. 제 31 항에 있어서,
    상기 버퍼층은 100~2000Å의 두께로 형성하는 이미지 센서 제조방법.
  33. 제 14 항 내지 제 21 항 중 어느 하나의 항에 있어서, 상기 SiGe층 및 버퍼층을 교번적으로 성장시킨 후,
    최상부에 형성된 상기 SiGe층 상부 표면에 상기 제1 확산층과 반대의 도전형으로 제2 확산층을 형성하는 단계를 더 포함하는 이미지 센서 제조방법.
  34. 제 33 항에 있어서,
    상기 제2 확산층은 에피택시 공정을 실시하여 상기 SiGe층 상부의 상기 기판 상에 형성하는 이미지 센서 제조방법.
  35. 제 33 항에 있어서,
    상기 제2 확산층은 어닐공정을 실시하여 최상부에 형성된 상기 SiGe층 상부 표면에 형성하는 이미지 센서 제조방법.
  36. 제 35 항에 있어서,
    상기 어닐공정은 500~900℃의 온도 조건으로 B2H6 분위기에서 실시하는 이미지 센서 제조방법.
  37. 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 제1 확산층을 형성하는 단계;
    상기 제1 확산층에 대응되는 상기 기판을 일정 깊이 식각하여 상기 제1 확산층 상부의 상기 기판 내에 트렌치를 형성하는 단계; 및
    상기 트렌치가 매립되도록 상기 트렌치 내에 SiGeC층을 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  38. 제 37 항에 있어서, 상기 트렌치를 형성하는 단계는,
    상기 제1 확산층이 노출되도록 상기 기판 상에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 이용한 식각공정을 실시하여 상기 제1 확산층 상부의 상기 기판을 일정 깊이 식각하는 단계
    를 포함하는 이미지 센서 제조방법.
  39. 제 38 항에 있어서, 상기 하드마스크 패턴을 형성하는 단계는,
    상기 게이트 전극을 포함한 상기 기판 상부의 단차를 따라 산화막 계열의 하드마스크를 증착하는 단계;
    상기 하드마스크 상에 상기 제1 확산층에 대응되는 영역이 오픈된 구조의 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용하여 상기 하드마스크를 식각하여 상기 제1 확산층을 노출시키는 단계
    를 포함하는 이미지 센서 제조방법.
  40. 제 39 항에 있어서,
    상기 하드마스크를 증착하는 단계는 저압 퍼니스 CVD 또는 싱글타입(매엽식) CVD 방식을 이용하여 이루어지는 이미지 센서 제조방법.
  41. 제 40 항에 있어서,
    상기 하드마스크는 TEOS막으로 형성하는 이미지 센서 제조방법.
  42. 제 39 항에 있어서,
    상기 트렌치를 형성하기 위한 상기 식각공정은 HCl 또는 Cl2 가스를 이용한 써멀 식각 방식으로 실시하는 이미지 센서 제조방법.
  43. 제 42 항에 있어서,
    상기 식각공정은 500~1100℃의 온도 조건, 0.1~760Torr의 압력 조건 내에서 실시하는 이미지 센서 제조방법.
  44. 제 43 항에 있어서,
    상기 식각공정은 상기 기판을 500~5000Å 깊이로 식각하는 이미지 센서 제조 방법.
  45. 제 38 항 내지 제 44 항 중 어느 하나의 항에 있어서,
    상기 하드마스크 패턴을 형성한 후, H2를 이용한 베이킹 공정을 실시하는 단계를 더 포함하는 이미지 센서 제조방법.
  46. 제 45 항에 있어서,
    상기 베이킹 공정은 800~1000℃의 온도 조건, 1~300Torr의 압력 조건 내에서 5~100초간 실시하는 이미지 센서 제조방법.
  47. 제 37 항 내지 제 44 항 중 어느 하나의 항에 있어서,
    상기 SiGeC층은 상기 제1 확산층과 동일한 도전형으로 인시튜 도핑되도록 에피택시 공정을 실시하여 형성하는 이미지 센서 제조방법.
  48. 제 47 항에 있어서,
    상기 SiGeC층은 C가 0.01~3%의 농도 비율을 갖도록 형성하는 이미지 센서 제조방법.
  49. 제 48 항에 있어서,
    상기 SiGeC층은 소스가스로 SiCH6를 이용하여 형성하는 이미지 센서 제조방법.
  50. 제 49 항에 있어서,
    상기 SiGeC층은 100~2000Å의 두께로 형성하는 이미지 센서 제조방법.
  51. 제 37 항 내지 제 44 항 중 어느 하나의 항에 있어서, 상기 SiGeC층을 형성한 후,
    상기 SiGeC층 상부 표면에 상기 제1 확산층과 반대의 도전형으로 제2 확산층을 형성하는 단계를 더 포함하는 이미지 센서 제조방법.
  52. 제 51 항에 있어서,
    상기 제2 확산층은 에피택시 공정을 실시하여 상기 SiGeC층 상부의 상기 기판 상에 형성하는 이미지 센서 제조방법.
  53. 제 51 항에 있어서,
    상기 제2 확산층은 어닐공정을 실시하여 상기 SiGeC층 상부 표면에 형성하는 이미지 센서 제조방법.
  54. 제 53 항에 있어서,
    상기 어닐공정은 500~900℃의 온도 조건으로 B2H6 분위기에서 실시하는 이미지 센서 제조방법.
KR1020050115671A 2005-11-30 2005-11-30 이미지 센서 및 그 제조방법 KR100749268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115671A KR100749268B1 (ko) 2005-11-30 2005-11-30 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115671A KR100749268B1 (ko) 2005-11-30 2005-11-30 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070056691A KR20070056691A (ko) 2007-06-04
KR100749268B1 true KR100749268B1 (ko) 2007-08-13

Family

ID=38354421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115671A KR100749268B1 (ko) 2005-11-30 2005-11-30 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100749268B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629486B2 (en) 2010-06-29 2014-01-14 Samsung Electronics Co., Ltd. CMOS image sensor having anti-absorption layer
KR101352437B1 (ko) * 2012-11-05 2014-01-20 주식회사 동부하이텍 광 센서
DE102020132087A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Steuerung der oberflächengleichmässigkeit in pixelstrukturen von bildsensoren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270746A (ja) * 1997-03-26 1998-10-09 Nec Corp 光検出器の製造方法
KR20010109144A (ko) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 회로-내장 감광 장치
US20040097021A1 (en) * 2000-10-19 2004-05-20 Augusto Carlos J.R.P. Method of fabricating heterojunction photodiodes integrated with cmos

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270746A (ja) * 1997-03-26 1998-10-09 Nec Corp 光検出器の製造方法
KR20010109144A (ko) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 회로-내장 감광 장치
US20040097021A1 (en) * 2000-10-19 2004-05-20 Augusto Carlos J.R.P. Method of fabricating heterojunction photodiodes integrated with cmos

Also Published As

Publication number Publication date
KR20070056691A (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
JP5458156B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100694470B1 (ko) 이미지 센서 제조 방법
KR100721661B1 (ko) 이미지 센서 및 그 제조 방법
KR100657143B1 (ko) 이미지 센서 및 그 제조 방법
US7713808B2 (en) CMOS image sensor and method for fabricating the same
KR100625945B1 (ko) 씨모스 이미지 센서의 포토다이오드 제조 방법
KR100749268B1 (ko) 이미지 센서 및 그 제조방법
US20080160731A1 (en) Method for fabricating cmos image sensor
KR100718773B1 (ko) 이미지 센서 및 그 제조방법
JP2010251628A (ja) 固体撮像装置およびその製造方法
KR20040058692A (ko) 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
KR100654056B1 (ko) 이미지 센서 및 그 제조방법
KR100736525B1 (ko) 씨모스 이미지 센서의 제조 방법
KR20070000817A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100672712B1 (ko) 반도체 시모스 이미지 센서의 광감지 소자 제조방법
KR100663610B1 (ko) 이미지 센서 및 그 제조방법
KR101033397B1 (ko) 이미지 센서의 제조 방법
KR100718775B1 (ko) 이미지 센서 및 그 제조방법
KR20060136245A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20070000275A (ko) 씨모스 이미지 센서 및 그 제조 방법
JPH05145109A (ja) 光電変換装置及びその駆動方法
KR20090068081A (ko) 이미지 센서 및 그 제조 방법
KR20060119598A (ko) 씨모스 이미지 센서의 제조 방법
KR20070036534A (ko) 이미지 센서 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee