KR100718775B1 - 이미지 센서 및 그 제조방법 - Google Patents

이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100718775B1
KR100718775B1 KR1020050106537A KR20050106537A KR100718775B1 KR 100718775 B1 KR100718775 B1 KR 100718775B1 KR 1020050106537 A KR1020050106537 A KR 1020050106537A KR 20050106537 A KR20050106537 A KR 20050106537A KR 100718775 B1 KR100718775 B1 KR 100718775B1
Authority
KR
South Korea
Prior art keywords
diffusion region
spacer
region
image sensor
gate electrode
Prior art date
Application number
KR1020050106537A
Other languages
English (en)
Other versions
KR20070049410A (ko
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050106537A priority Critical patent/KR100718775B1/ko
Publication of KR20070049410A publication Critical patent/KR20070049410A/ko
Application granted granted Critical
Publication of KR100718775B1 publication Critical patent/KR100718775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 암신호 발생을 억제하는 동시에 광전하 전송효율을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 제1 도전형의 제1 확산영역이 형성된 제2 도전형의 기판과, 상기 제1 확산영역의 일측에 얼라인되도록 상기 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서와, 상기 스페이서와 대응되는 영역에서의 깊이가 상기 스페이서의 일측으로 노출된 영역에서의 깊이보다 얕도록 상기 제1 확산영역의 표면 상부에 형성된 상기 제2 도전형의 제2 확산영역을 포함하는 이미지 센서를 제공한다.
이미지 센서, 핀드 포토 다이오드, 광전하 운송효율, 암신호, P0 확산영역.

Description

이미지 센서 및 그 제조방법{IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}
도 1은 일반적인 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도.
도 2는 본 발명의 실시예1에 따른 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도.
도 3은 본 발명의 실시예2에 따른 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도.
도 4a 내지 도 4d는 도 3에 도시된 본 발명의 실시예2에 따른 이미지 센서 제조방법을 도시한 공정단면도.
<도면의 주요부분에 대한 부호의 설명>
20 : 기판
21 : 게이트 절연막
22 : 게이트 전도막
23 : 트랜지스터용 게이트 전극
24, 33 : 버퍼 산화막
25 : N- 확산영역
26, 34 : 마스크 패턴
27, 35 : 이온주입공정
28, 28a : P0 확산영역
29 : 질화막
30 : 식각공정
31 : 스페이서
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로, 특히 핀드 포토 다이오드(Pinned Photodiode)를 갖는 이미지 센서 및 그 제조방법에 관한 것이다.
잘 알려진 바와 같이, 핀드 포토다이오드(Pinned Photodiode)는 CCD(Charge Coupled Device) 이미지 센서 또는 CMOS 이미지 센서에서 외부로부터의 빛을 감지하여 광전하를 생성 및 집적하는 소자로 사용되며, 기판 내부에서 매립된 PNP(또는, NPN) 접합 구조를 갖고 있어 베리드 포토 다이오드(Buried Photodiode)라 불리우기도 한다.
이러한, 핀드 포토 다이오드는 소스/드레인 PN 접합(Junction) 구조나 모스 (MOS) 캐패시터 구조 등 다른 구조의 포토 다이오드에 비해 여러 가지 장점을 갖고 있으며, 그 중 하나가 공핍층의 깊이를 증가시킬 수 있어 입사된 광자(Photon)를 전자(Electron)로 바꾸어 주는 능력이 우수하다는 것이다(High Quantum Efficiency). 즉, PNP 접합 구조의 핀드 포토 다이오드는 N 영역이 완전공핍되면서 N 영역을 개재하고 있는 두 개의 P 영역으로 공핍층이 형성되므로 그만큼 공핍층 깊이를 증가시켜 "Quantum Efficiency"를 증가시킬 수 있다. 이에 의해 광감도(Light Sensitivity)가 우수하다.
도 1은 일반적인 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도이다. 도 1을 참조하면, 종래의 이미지 센서는 P형 에피층(P_epi, 미도시)이 상부에 형성된 P형 기판(10)과, 에피층 상의 일부 영역에 형성된 트랜지스터용 게이트 전극(13)과, 트랜지스터용 게이트 전극(13)의 일측으로 노출된 에피층 내에 형성된 저농도의 N형(N-) 확산영역(15)과, 게이트 전극(13)의 양측벽에 형성된 스페이서(16)와, 스페이서(16)의 일측으로 노출된 N- 확산영역(15) 표면 상부에 형성된 P0 확산영역(17)을 포함한다. 바람직하게는, 트랜지스터용 게이트 전극(13)은 트랜스퍼 트랜지스터로 기능하기 위한 것으로 게이트 절연막(11) 및 게이트 전도막(12)으로 이루어진다.
여기서는, P형 에피층(미도시)/N- 확산영역(15)/P0 확산영역(17)으로 이루어진 PNP형 핀드 포토 다이오드를 갖는 이미지 센서를 도시하였다. 이때, P0 확산영역 (17)은 N- 확산영역(15) 표면이 공핍(Depletion)되는 것을 방지하며 N- 확산영역(15) 표면에 포획(Capture)되는 잉여전자(Extra electron)들이 P형 에피층으로 이동함에 따라 유발되는 암신호(Dark signal) 발생을 방지한다.
이처럼, P0 확산영역(17)은 이미지 센서의 암신호 및 광전하 전송효율(Transfer Efficiency)과 밀접한 관계가 있다. 예컨대, P0 확산영역(17)의 깊이가 증가하면 암신호 발생을 효과적으로 억제할 수는 있으나 광전하 전송효율이 저하되는 문제점이 있는 반면, P0 확산영역(17)의 깊이가 감소하면 광전하 전송효율을 향상시킬 수는 있으나 암신호 발생이 증가하는 문제점이 있다. 즉, P0 확산영역(17) 형성을 위한 불순물 이온주입공정시 높은 에너지로 높은 도핑농도의 불순물 이온을 주입하면 광전하 전송효율이 저하되는 문제가 발생되고, P0 확산영역(17) 형성을 위한 불순물 이온주입공정시 낮은 에너지로 낮은 도핑농도의 불순물 이온을 주입하면 암신호 발생이 증가하는 문제가 발생되는 것이다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 암신호 발생을 억제하는 동시에 광전하 전송효율을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 제1 도전형의 제1 확산영역이 형성된 제2 도전형의 기판; 상기 제1 확산영역의 일측에 얼라인되도록 상기 기판 상에 형성된 트랜지스터용 게이트 전극; 상기 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서; 및 상기 제1 확산영역의 표면 상부에 상기 게이트 전극에 얼라인되도록 형성되되 상기 스페이서와 대응되는 영역 보다 상기 스페이서의 일측으로 노출된 영역이 높은 도핑 농도를 갖고 깊이가 깊으면서 상부표면이 낮아 단차를 갖도록 형성된 제2 도전형의 제2 확산영역을 포함하는 이미지 센서를 제공한다.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 제1 도전형의 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계; 상기 기판 내의 노출된 부분에 상기 트랜지스터용 게이트 전극의 일측과 얼라인되게 제2 도전형의 제1 확산영역을 형성하는 단계; 상기 제1 확산영역의 상부 표면에 상기 트랜지스터용 게이트 전극의 일측과 얼라인되게 제1 도전형의 제2 확산영역을 형성하는 단계; 상기 트랜지스터용 게이트 전극의 양측벽에 스페이서를 형성하는 단계; 상기 스페이서의 일측으로 노출된 상기 제1 및 제2 확산영역 내에 상기 제2 확산영역보다 깊은 상기 제1 도전형의 제3 확산영역을 형성하는 단계; 및 상기 스페이서의 일측으로 노출된 상기 제2 확산영역을 일정 깊이 식각하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.
상기한 본 발명은, 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서와 대응되는 영역에서의 깊이가 스페이서의 일측으로 노출된 영역에서의 깊이보다 얕도록 기판 내에 형성된 제1 도전형의 제1 확산영역 표면 상부에 제2 도전형의 제2 확산영역을 형성함으로써, 이미지 센서의 암신호 발생을 억제하는 동시에 광전하 전송효율을 효과적으로 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예1
도 2는 본 발명의 실시예1에 따른 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도이다. 여기서는, 설명의 편의를 위해 PNP형 핀드 포토 다이오드를 갖는 CMOS 이미지 센서를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예1에 따른 이미지 센서는 제1 도전형의 제1 확산영역, 예컨대 저농도의 N- 확산영역(25)이 형성된 제2 도전형, 예컨대 P형의 기판(20)과, N- 확산영역(25)의 일측에 얼라인되도록 기판(20) 상에 형성된 트랜지스터용 게이트 전극(23)과, 트랜지스터용 게이트 전극(23)의 양측벽에 형성된 스페 이서(31)와, 스페이서(31)와 대응되는 영역에서의 깊이가 스페이서(31)의 일측으로 노출된 영역에서의 깊이보다 얕도록 N- 확산영역(25)의 표면 상부에 형성된 P0 확산영역(28a)을 포함한다.
이때, 도면에 도시되진 않았지만 기판(20) 상부에는 고농도의 P형 에피층이 형성되어 있다. 이에 따라, 본 발명의 실시예1에서는 P형 에피층/N- 확산영역(25)/고농도의 P0 확산영역(28a)으로 이루어진 PNP형 핀드 포트 다이오드가 제공된다. 그리고, 트랜지스터용 게이트 전극(23)은 일반적인 게이트 전극과 마찬가지로 게이트 절연막(21) 및 게이트 전도막(22)으로 이루어지고, 스페이서(31)는 산화막(24)과 질화막(29)이 적층된 구조로 이루어질 수 있다.
여기서, 중요한 것은 P0 확산영역(28a)이 각 영역별로 서로 다른 깊이를 갖고 형성된다는 것이다. 바람직하게는, P0 확산영역(28a)은 스페이서(31)와 대응되는 영역에서의 깊이(h1)가 스페이서(31)의 일측으로 노출된 영역에서의 깊이(h2)보다 얕도록 형성된다. 이를 통해, 이미지 센서의 암신호 발생을 억제함과 동시에 광전하 전송효율을 향상시킬 수 있다. 또한, P0 확산영역(28a)이 각 영역별로 서로 다른 도핑 농도를 갖고 형성된다. 바람직하게는, P0 확산영역(28a)은 스페이서(31)와 대응되는 영역에서의 도핑 농도가 스페이서(31)의 일측으로 노출된 영역에서의 도핑 농도보다 낮도록 형성된다.
구체적으로는, 스페이서(31)와 대응되는 영역에서의 P0 확산영역(28a)이 스페이서(31)의 일측으로 노출된 영역에서의 P0 확산영역(28a)보다 얕은 깊이로 형성됨으로써, N- 확산영역(25)에 집속된 광전하가 플로팅 디퓨전영역(미도시)으로 전송되는 효율을 향상시킬 수 있다. 또한, 스페이서(31)의 일측으로 노출된 영역에서 P0 확산영역(28a)의 깊이를 깊게 확보함으로써, 암신호 발생을 효율적으로 억제할 수 있다.
실시예2
도 3은 본 발명의 실시예2에 따른 핀드 포토 다이오드를 갖는 이미지 센서를 도시한 단면도이다. 본 발명의 실시예2는 실시예1과 동일하되, P0 확산영역(28a)이 스페이서와 대응되는 영역 및 스페이서의 일측으로 노출된 영역 간에 단차를 갖고 형성된다는 것에 있어 그 차이점이 있다. 따라서, 스페이서의 일측으로 노출된 영역에서의 P0 확산영역(28a)의 전체적인 높이를 일정하게 유지시킴으로써, P0 확산영역(28a)의 높이가 과도하게 증가함에 따라 발생할 수 있는 광특성 저하 문제를 해결할 수 있다. 즉, 본 발명의 실시예2에 따르면 본 발명의 실시예1을 통해 얻을 수 있는 효과에 더하여 광특성 개선 효과를 얻을 수 있다.
도 3을 참조하면, 본 발명의 실시예2에 따른 이미지 센서는 제1 도전형의 제1 확산영역, 예컨대 저농도의 N- 확산영역(25)이 형성된 제2 도전형, 예컨대 P형의 기판(20)과, N- 확산영역(25)의 일측에 얼라인되도록 기판(20) 상에 형성된 트랜지스터용 게이트 전극(23)과, 트랜지스터용 게이트 전극(23)의 양측벽에 형성된 스페이서(31)와, 스페이서(31)와 대응되는 영역에서의 깊이가 스페이서(31)의 일측으로 노출된 영역에서의 깊이보다 얕으면서 서로 단차를 갖도록 N- 확산영역(25)의 표면 상부에 형성된 P0 확산영역(28a)을 포함한다.
이때, 도면에 도시되진 않았지만 기판(20) 상부에는 고농도의 P형 에피층이 형성되어 있다. 이에 따라, 본 발명의 실시예2에 따르면 P형 에피층/N- 확산영역(25)/고농도의 P0 확산영역(28a)으로 이루어진 PNP형 핀드 포트 다이오드가 제공된다.
특히, P0 확산영역(28a)은 스페이서(31)의 일측으로 노출된 영역에서의 P0 확산영역(28a)의 상부표면이 스페이서(31)와 대응되는 영역에서의 P0 확산영역(28a)의 상부표면보다 일정 깊이 낮게 형성된다. 예컨대, 스페이서(31)의 일측으로 노출된 영역에서의 P0 확산영역(28a)과 스페이서(31)와 대응되는 영역에서의 P0 확산영역(28a) 간의 단차는 400~600Å으로 한다. 바람직하게는, P0 확산영역(28a)은 영역별로 500Å의 단차를 갖도록 한다. 이로써, P0 확산영역(28a)은 계단형으로 형성되어 스페이서(31)와 대응되는 영역에서는 높이(h1)를 갖고 스페이서(31)의 일측으로 노출된 영역에서는 h1보다 높은 높이(h2)를 갖게 된다.
또한, 상기 P0 확산영역(28a)은 스페이서(31)의 일측으로 노출된 영역과 스페이서(31)와 대응되는 영역에서 서로 다른 도핑 농도를 갖도록 형성된다. 예컨대, P0 확산영역(28a)은 스페이서(31)의 일측으로 노출된 영역에서 스페이서(31)와 대응되는 영역에서보다 높은 도핑 농도를 갖도록 형성된다.
도 4a 내지 도 4d는 본 발명의 실시예2에 따른 이미지 센서 제조방법을 도시한 공정단면도이다. 참고로, 본 발명의 실시예1에 따른 이미지 센서의 제조방법은 스페이서 형성 후 기판을 일정 깊이 식각하는 단계만 제외하면 본 발명의 실시예2와 동일하므로, 상기에서 본 발명의 실시예1에 따른 이미지 센서의 제조방법에 대한 설명은 생략하였다. 또한, 설명의 편의를 위해 PNP형 핀드 포토 다이오드를 갖는 이미지 센서 제조방법에 대해서만 언급하기로 한다.
먼저, 도 4a에 도시된 바와 같이, 상부에 P형 에피층(미도시)이 형성된 P형 기판(20) 상에 복수의 트랜지스터용 게이트 전극(23)을 형성한다. 예컨대, 기판(20) 상에 게이트 절연막(21) 및 게이트 전도막(22)을 순차적으로 형성한 후, 이를 선택적으로 식각하여 트랜지스터용 게이트 전극(23)을 형성한다.
이어서, 포토 다이오드가 형성될 포토 다이오드 영역을 오픈시키는 구조의 마스크 패턴(미도시)을 형성한 후, 마스크 패턴을 이온주입 마스크로 이용한 이온주입공정을 실시하여 포토 다이오드 영역의 기판(20) 내에 저농도의 N- 확산영역 (25)을 형성한다. 이로써, N- 확산영역(25)이 트랜지스터용 게이트 전극(23)의 일측과 얼라인되어 형성된다.
이어서, 도 4b에 도시된 바와 같이, 트랜지스터용 게이트 전극(23)을 포함한 기판(20) 상부의 단차를 따라 버퍼 산화막(24)을 형성한다. 그런 다음, 포토 다이오드가 형성될 영역을 오픈시키는 구조의 마스크 패턴(26)을 형성한 후, 이를 이온주입 마스크로 이용한 이온주입공정(27)을 실시하여 N- 확산영역(25)의 표면 상부에 고농도의 P0 확산영역(28)을 형성한다. 예컨대, 25~35KeV의 에너지로 0.8~1.2E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입하여 P0 확산영역(28)을 형성한다. 바람직하게는, 틸트각 및 트위스트각을 0°로 하고 30KeV의 에너지로 1.0E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입한다. 이로써, P0 확산영역(28)은 기판(20) 표면으로부터 'h1'의 깊이를 갖고 형성된다.
이어서, 도 4c에 도시된 바와 같이, 스트립(strip)공정을 실시하여 마스크 패턴(26, 도4b 참조)을 제거하고 버퍼 산화막(24) 상부에 질화막(29)을 증착한다.
이어서, 식각공정(30)을 실시하여 질화막(29) 및 버퍼 산화막(24)을 식각한다. 이로써, 트랜지스터용 게이트 전극(23)의 양측벽에 스페이서(31)가 형성된다. 여기서, 중요한 것은 스페이서(31) 형성을 위한 식각공정(30)시 질화막(29) 및 버퍼 산화막(24)과 함께 기판(20)을 일정깊이 식각하는 것이다. 예컨대, P0 확산영역 (28)을 기판(20) 표면으로부터 400~600Å의 두께만큼 식각한다. 바람직하게는, P0 확산영역(28)을 기판(20) 표면으로부터 500Å 두께만큼 식각한다.
이어서, 도 4d에 도시된 바와 같이, 스페이서(31)를 포함한 전체 구조 상부의 단차를 따라 버퍼 산화막(33)을 형성한다. 그런 다음, P0 확산영역(28)을 오픈시키는 구조의 마스크 패턴(34)을 형성한 후, 마스크 패턴(34)을 이온주입 마스크로 이용한 이온주입공정(35)을 실시하여 스페이서(31)의 일측으로 노출된 P0 확산영역(28) 및 N- 확산영역(25) 내에 P0 확산영역(미도시; 점선 이하)을 형성한다. 이로써, 전체적으로 계단형(Step type)의 구조를 갖는 P0 확산영역(28a)이 형성된다.
즉, 스페이서(31)와 대응되는 영역과 스페이서(31)의 일측으로 노출된 영역 간에 단차를 갖는 P0 확산영역(28a)이 형성된다. 바람직하게는, P0 확산영역(28a)은 스페이서(31)와 대응되는 영역에서의 깊이(h1)가 스페이서(31)의 일측으로 노출된 영역에서의 깊이(h2)보다 얕도록 형성된다.
여기서, 상술한 이온주입공정(35)은 한번만 실시하거나 2차례에 걸쳐 실시할 수 있다. 한번만 실시하는 경우에는, 30~40KeV의 에너지로 3.8~4.2E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입한다. 바람직하게는, 35KeV의 에너지로 4.0E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입한다.
한편, 2차례에 걸쳐 실시하는 경우에는, 1차 이온주입공정은 30~40KeV의 에너지로 3.8~4.2E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입하고, 2차 이온주입공정은 8~12KeV의 에너지로 4.0~6.0E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입한다. 바람직하게는, 1차 이온주입공정은 35KeV의 에너지로 4.0E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입하고, 2차 이온주입공정은 10KeV의 에너지로 5.0E12 atoms/㎠ 도즈의 BF2 불순물 이온을 주입한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, PNP형 핀드 포토 다이오드를 갖는 이미지 센서 제조시 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서와 대응되는 영역에서의 P0 확산영역을 스페이서의 일측으로 노출된 영역에서의 P0 확산영역보다 얕은 깊이로 형성시킴으로써, N 확산영역에 집속된 광전하가 플로팅 디퓨전영역으로 전송되는 효율을 향상시킬 수 있다.
또한, 본 발명에 의하면, PNP형 핀드 포토 다이오드를 갖는 이미지 센서 제 조시 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서의 일측으로 노출된 영역에서 P0 확산영역의 깊이를 깊게 확보함으로써, 이미지 센서의 암신호 발생을 효과적으로 억제할 수 있다.
또한, 본 발명에 의하면, PNP형 핀드 포토 다이오드를 갖는 이미지 센서 제조시 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서의 일측으로 노출된 영역과 스페이서와 대응되는 영역 간에 단차를 갖도록 P0 확산영역을 형성함으로써, 스페이서의 일측으로 노출된 영역에서의 P0 확산영역의 전체적인 높이를 일정하게 유지할 수 있다. 이를 통해, P0 확산영역의 높이가 과도하게 증가함에 따라 발생할 수 있는 광특성 저하문제를 해결하여 이미지 센서의 광특성을 개선시킬 수 있다.

Claims (15)

  1. 제1 도전형의 제1 확산영역이 형성된 제2 도전형의 기판;
    상기 제1 확산영역의 일측에 얼라인되도록 상기 기판 상에 형성된 트랜지스터용 게이트 전극;
    상기 트랜지스터용 게이트 전극의 양측벽에 형성된 스페이서; 및
    상기 제1 확산영역의 표면 상부에 상기 게이트 전극에 얼라인되도록 형성되되 상기 스페이서와 대응되는 영역보다 상기 스페이서의 일측으로 노출된 영역이 높은 도핑 농도를 갖고 깊이가 깊으면서 상부표면이 낮은 단차를 갖도록 형성된 제2 도전형의 제2 확산영역
    을 포함하는 이미지 센서.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 단차는 400~600Å인 이미지 센서.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 스페이서의 일측으로 노출된 영역에서의 상기 제2 확산영역과 상기 스페이서와 대응되는 영역에서의 상기 제2 확산영역은 서로 다른 도핑 농도를 갖는 이미지 센서.
  7. 제 6 항에 있어서,
    상기 제2 확산영역은 상기 스페이서의 일측으로 노출된 영역에서 상기 스페이서와 대응되는 영역에서보다 높은 도핑 농도를 갖는 이미지 센서.
  8. 제1 도전형의 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계;
    상기 기판 내의 노출된 부분에 상기 트랜지스터용 게이트 전극의 일측과 얼라인되게 제2 도전형의 제1 확산영역을 형성하는 단계;
    상기 제1 확산영역의 상부 표면에 상기 트랜지스터용 게이트 전극의 일측과 얼라인되게 제1 도전형의 제2 확산영역을 형성하는 단계;
    상기 트랜지스터용 게이트 전극의 양측벽에 스페이서를 형성하는 단계;
    상기 스페이서의 일측으로 노출된 상기 제1 및 제2 확산영역 내에 상기 제2 확산영역보다 깊은 상기 제1 도전형의 제3 확산영역을 형성하는 단계; 및
    상기 스페이서의 일측으로 노출된 상기 제2 확산영역을 일정 깊이 식각하는 단계
    를 포함하는 이미지 센서 제조방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 제2 확산영역을 식각하는 단계는 상기 기판 표면으로부터 400~600Å의 깊이까지 상기 제2 확산영역을 식각하는 이미지 센서 제조방법.
  11. 제 8 항에 있어서,
    상기 제3 확산영역을 형성하는 단계는 상기 제2 확산영역보다 높은 도핑 농도를 갖는 불순물 이온을 주입하는 이미지 센서 제조방법.
  12. 제 11 항에 있어서,
    상기 제2 확산영역을 형성하는 단계는 25~35KeV의 에너지로 0.8~1.2E12 atoms/㎠ 도즈의 불순물 이온을 주입하여 이루어지는 이미지 센서 제조방법.
  13. 제 12 항에 있어서,
    상기 제3 확산영역을 형성하는 단계는 30~40KeV의 에너지로 3.8~4.2E12 atoms/㎠ 도즈의 불순물 이온을 주입하여 이루어지는 이미지 센서 제조방법.
  14. 제 11 항에 있어서,
    상기 제3 확산영역을 형성하는 단계는 30~40KeV의 에너지로 3.8~4.2E12 atoms/㎠ 도즈의 불순물 이온을 주입하고, 2차로 8~12KeV의 에너지로 4.0~6.0E12 atoms/㎠ 도즈의 불순물 이온을 주입하는 2차례의 이온주입공정을 통해 이루어지는 이미지 센서 제조방법.
  15. 삭제
KR1020050106537A 2005-11-08 2005-11-08 이미지 센서 및 그 제조방법 KR100718775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050106537A KR100718775B1 (ko) 2005-11-08 2005-11-08 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106537A KR100718775B1 (ko) 2005-11-08 2005-11-08 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070049410A KR20070049410A (ko) 2007-05-11
KR100718775B1 true KR100718775B1 (ko) 2007-05-16

Family

ID=38273392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106537A KR100718775B1 (ko) 2005-11-08 2005-11-08 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100718775B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041451A (ko) * 1998-12-22 2000-07-15 김영환 개선된 이미지센서 제조방법
KR20030001139A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 포토다이오드 형성 방법
KR20040092737A (ko) * 2003-04-29 2004-11-04 매그나칩 반도체 유한회사 데드존 특성과 암전류 특성을 향상시킨 이미지센서 및 그제조방법
KR20060010883A (ko) * 2004-07-29 2006-02-03 매그나칩 반도체 유한회사 포인트 디펙트를 감소시킬 수 있는 이미지센서 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041451A (ko) * 1998-12-22 2000-07-15 김영환 개선된 이미지센서 제조방법
KR20030001139A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 포토다이오드 형성 방법
KR20040092737A (ko) * 2003-04-29 2004-11-04 매그나칩 반도체 유한회사 데드존 특성과 암전류 특성을 향상시킨 이미지센서 및 그제조방법
KR20060010883A (ko) * 2004-07-29 2006-02-03 매그나칩 반도체 유한회사 포인트 디펙트를 감소시킬 수 있는 이미지센서 제조 방법

Also Published As

Publication number Publication date
KR20070049410A (ko) 2007-05-11

Similar Documents

Publication Publication Date Title
KR100436067B1 (ko) 이미지센서 및 그 제조 방법
KR100714484B1 (ko) 이미지 센서 및 그 제조 방법
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
KR100696995B1 (ko) 고체 촬상 장치
US8828775B2 (en) Image sensor and method for fabricating same
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
KR100595875B1 (ko) 식각데미지를 감소시킨 시모스 이미지센서 제조방법
TWI451564B (zh) 具有二磊晶層之影像感測器及其製造方法
KR100884976B1 (ko) 이미지 센서의 제조 방법
US6566722B1 (en) Photo sensor in a photo diode on a semiconductor wafer
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR20060108017A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100748318B1 (ko) 이미지센서 및 그 제조 방법
KR100718775B1 (ko) 이미지 센서 및 그 제조방법
KR20110077409A (ko) 이미지 센서 및 그 제조 방법
KR100619408B1 (ko) 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
US20070023803A1 (en) CMOS image sensor and method of fabricating the same
KR20010061356A (ko) 저전압 포토다이오드의 도핑 프로파일 개선을 위한이미지센서의 단위화소 제조방법
KR100718782B1 (ko) 이미지 센서 제조방법
KR100870823B1 (ko) 이미지센서 및 그 제조방법
KR101038886B1 (ko) 이미지센서 및 그 제조방법
KR20040059759A (ko) 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법
KR101016512B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR101033397B1 (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee