JPH0513802A

JPH0513802A - 光電変換装置

Info

Publication number: JPH0513802A
Application number: JP3184159A
Authority: JP
Inventors: Ihachirou Gofuku; 伊八郎五福
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-06-28
Filing date: 1991-06-28
Publication date: 1993-01-22

Abstract

(57)【要約】【目的】低コストで信頼性の高い高感度の光電変換装
置を提供する。【構成】非ドープの非晶質シリコン層１０２の上面側
にｎ⁺ 型微結晶シリコン層１０３を形成し、その上にＣ
ｒ層１０４及びＡｌ層１０５を形成し、これらの層１０
３〜１０５を２つの領域に分離し、Ｃｒ層１０４及びＡ
ｌ層１０５からなる１組の電極を形成し、前記ｎ⁺ 型微
結晶シリコン層１０３の膜厚を膜中に含まれる結晶粒の
粒径の２倍以上となる様にする。尚、１０１は基板であ
り、１０６はパッシベーション膜である。【効果】電極層と非ドープの非晶質シリコン層との直
接接触を防止でき、これにより暗電流増加や出力の経時
変化を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置に関し、よ
り詳細には暗電流が抑制された光電変換装置、暗電流及
び光電流の経時変化が抑制された光電変換装置、更には
アイソレーションによる特性劣化の少ない光電変換装置
に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
ファクシミリ、デジタル複写機、イメージリーダー、ビ
デオカメラなどの画像情報処理装置の普及に伴って、フ
ォトセンサを一次元に配列した長尺ラインセンサやフォ
トセンサを二次元に配列したエリアセンサが多用されて
いる。これらに用いられるフォトセンサとしては種々の
形態が考えられるが、（１）材料の特性に合わせて機能
の分離が行なえるように、積層ができ、（２）大面積の
一括作成が可能で、（３）基板の制約を受けない低温プ
ロセスで作成でき、（４）作成プロセスが容易で低コス
ト化が可能である、という機能性を考慮して薄膜型のフ
ォトセンサの応用が活発である。

【０００３】一方、フォトセンサの構造としては、高い
出力が得られるため単純な処理回路を用いることができ
るキャリア注入型のフォトセンサ即ち光導電型センサが
低コスト化を図るうえでは有利である。この光導電型セ
ンサは、素子内へのキャリアの注入を円滑にするため、
電極と光導電性膜との間に高濃度に不純物を添加した層
を挟み込む構造を持っている。

【０００４】ところで、光導電型フォトセンサでは、高
出力を得るためにセンサの動作電圧を大きく設定して使
用するが、そのために暗電流が大きくなったり、出力が
経時的に変化しやすくなるという欠点があった。このた
め、光導電性膜に微量の不純物を添加して暗電流を抑え
たり、光導電性膜の上下に絶縁性膜を介して光導電性膜
内の電位を制御する電極を設けたりして、出力の制御を
図るなどの構造が提案されてきた。

【０００５】しかしながら以上のような構成も、暗電流
の抑制や出力の安定化のためには充分とはいえなかっ
た。

【０００６】即ち、不純物の微量ドープについては、例
えばａ−Ｓｉ：Ｈについていえば、アクセプターである
Ｂ（ホウ素）を添加することはａ−Ｓｉ：Ｈのフェルミ
レベルを下げ、暗導電率を下げることができるが、光電
流を充分大きくとるために動作電圧を大きくすると、空
間電荷制限電流の影響を受けてフェルミレベルを下げた
効果は相殺されてしまう。一方、ドナーであるＰ（燐）
を添加すると、フェルミレベルを上げ、ある程度のドー
ピングレベルまでは光導電率を増加させるため、低電圧
駆動が可能となるが、暗導電率の増加の方が大きく、Ｓ
／Ｎ比としては低下してしまう。このため、適切な暗電
流の抑制のためには、駆動方法も考慮して最適なドーピ
ング制御が必要である。さらに、出力の経時変化に対し
ては主に効く要因ではなく、どちらかといえば不純物添
加は、半導体禁制帯中の局在準位（ギャップ準位）の増
加を招くため特性の時間的変化を増やす方向にある。こ
のため、特に経時変化に対しては、別の原因を追及し低
減のための手段を講じなければならない。

【０００７】次に、制御電極を用いた半導体内の電位制
御については、その原因の１つと考えられる素子中の半
導体界面または表面の欠陥準位（界面準位）の電位をあ
る程度規定できるため、それらにキャリアが充放電され
ることによって生ずる出力変化は幾分低減することがで
きる。しかし、絶縁膜を介したＭＩＳ型制御では完全に
電位を固定するわけではないから、出力変動をなくすわ
けには行かない。また、電位制御を多数キャリアの空乏
側にすると、光／暗導電率の比は改善できるが、出力の
絶対値が低下するため単純な信号処理が難しくなり、逆
に多数キャリアの蓄積側にすると出力は増加するが、光
／暗導電率の比が小さくなり好ましくない。これは前述
のアクセプター／ドナーの添加の効果に近く、微妙な条
件設定が必要である。そのため、一般にＳ／Ｎ比や経時
変化を決めるその他の主要因を見いだし、対応すること
が必要である。

【０００８】その主要因の１つに、電極から光導電性膜
へのキャリアの注入を円滑にするための高濃度不純物添
加層、すなわちオーミック接触層の役割が大きい。オー
ミック接触層は光導電性膜内で信号の伝達を担う多数キ
ャリアの注入を阻害しないようにするだけでなく、雑音
となる少数キャリアの阻止（ブロッキング）の役割も果
す。特に光導電型センサでは少数キャリアは電界による
ドリフトで一時的な電流として流れるだけでなく、光導
電性膜内のギャップ準位や界面準位に捕獲、蓄積されて
多数キャリアの注入を促進させるため、暗電流の増加や
出力の経時変化に大きな影響を及ぼす。このため、少数
キャリアのブロッキングを確実にしたオーミック接触層
を形成すること、すなわちオーミック接触層の高性能化
は、光導電型センサにおいて高Ｓ／Ｎ比や、出力安定化
のために非常に重要である。

【０００９】このような光導電型フォトセンサのオーミ
ック接触層の高性能化においては、種々の試みが成され
てきた。そのうち最も実用的な方法の一つとして、多結
晶膜乃至は微結晶膜を用いる方法があげられる。このう
ち微結晶膜とは、非晶質中に粒径数１０〜数１００Åの
結晶粒が数１０〜１００％近くの結晶化率で含まれる膜
を言うものとするが、微結晶も多結晶もそれらを用いる
主目的は不純物添加の高濃度化あるいは高活性化であ
る。実際にシリコンでは非晶質を用いる場合よりも不純
物の活性化率は２〜３桁程度増加させることができる。

【００１０】一方、不純物層の膜厚は実用的には数１０
０〜数１０００Åであるが、通常オーミック接触層とし
て用いられる高濃度不純物層では、多結晶または微結晶
のシリコンを不純物層に用いる場合は、数１０〜数１０
０Åの値とすれば、十分なブロッキング性が確保できる
ものと計算できる。

【００１１】ところが、上記のような考え方で不純物層
を設計しても、十分ブロッキング性が確保されている場
合も当然あるが、異常に暗電流や出力の経時変化が大き
い場合も数多く観察される、という問題があった。その
ため、暗電流の増加を防ぐため、不純物層の膜厚を大き
めに設定してやることが必要となるが、その結果多数キ
ャリアの注入性の低下や、膜厚増加に伴い膜内応力が増
大したことによる膜はがれの発生、成膜時間増加による
生産性の低下などの弊害が生じてしまう。すなわち、低
コストで信頼性の高い高感度センサーの作成は容易では
なかった。

【００１２】本発明は、このような従来の課題を解決す
るものであり、低コストで信頼性の高い高感度の光電変
換装置を提供することを目的の１つとするものである。

【００１３】他方、フォトセンサの構造としては、高い
Ｓ／Ｎ比による高感度化が可能なことにより、電極から
のキャリアの注入を阻止して暗電流を抑制するタイプで
ある、フォトダイオード型のフォトセンサも多く用いら
れている。

【００１４】ところで、フォトダイオード型フォトセン
サを薄膜で実現する際には、光導電性膜の上下に電極を
積層するという形態をとるが、電極と光導電性膜の接合
においては、暗電流を小さくするために電極との接触部
に、高濃度に不純物を添加した層を薄い膜厚で形成する
のが望ましい。これは一般にブッキング層と呼ばれてい
るものであり、電極から光導電性膜へ少数キャリアが注
入されるのを阻止し、逆に光導電性膜で光生成されたキ
ャリアを円滑に電極へと引き抜く役割を果すものであ
る。このため、素子のＳ／Ｎ比を高めるためには、ブロ
ッキング層の性能を高め暗電流を低く抑制することが重
要であるといえる。

【００１５】この様なフォトダイオード型フォトセンサ
のブロッキング層の高性能化においては、種々の試みが
成されてきた。そのうち最も実用的な方法の一つとし
て、多結晶膜乃至は微結晶膜を用いる方法があげられ
る。このうち微結晶膜とは、非晶質中に粒径数１０〜数
１００Åの結晶粒が数１０〜１００％近くの結晶化率で
含まれる膜を言うものとするが、微結晶も多結晶もそれ
らを用いる主目的は不純物添加の高濃度化あるいは高活
性化である。実際にシリコンでは非晶質を用いる場合よ
りも不純物の活性化率は２〜３桁程度増加させることが
できる。また、その他に光電変換領域への光入射を増加
させるために、使用波長領域での光吸収を低減するとい
う効果も目的としている。これについても、非晶質に比
べて数倍から１桁程度の改善が実現されている。

【００１６】そして、以上のことを前提にして、不純物
層の膜厚をできるかぎり薄くすることにより上記目的を
最大限に実現しようと試みられてきた。膜厚は、素子へ
の印加電圧、不純物層の不純物濃度、光電変換層（非ド
ープまたは微量不純物ドープ層）の膜厚を主なパラメー
タとして決められるが、多結晶または微結晶のシリコン
を不純物層に用いる場合には、数１０〜数１００Åの値
とすれば、十分なブロッキング性が確保できるものと計
算できる。

【００１７】ところが、上記のような考え方で不純物層
を設計しても、十分ブロッキング性が確保されている場
合も当然あるが、異常に暗電流や出力の経時変化が大き
い場合も数多く観察される、という問題があった。その
ため、暗電流の増加を防ぐため、不純物層の膜厚を大き
めに設定してやることが必要となるが、安全サイドで設
計するとどうしても不純物層での光吸収による感度の低
下を多めに引き起こすことになり、高光感度、低暗電流
の高感度センサーの作成は容易ではなかった。

【００１８】本発明は、このような従来の課題を解決す
るものであり、光感度を低下させずに、暗電流の低減を
実現できる、高感度の光電変換装置を提供することをも
目的の１つとするものである。

【００１９】次に、フォトダイオード型フォトセンサと
しては、光導電性膜として、半導体型制御のための不純
物を添加しない、あるいは微量にしか添加しない半導体
層（以後Ｉ層と称する）の上下に、相反する半導体型を
示す高濃度不純物添加層（Ｐ層、Ｎ層）を配した、所謂
ＰＩＮ型フォトダイオードが暗電流抑制の意味で主流と
なっている。

【００２０】ところでフォトダイオード型フォトセンサ
をラインセンサやエリアセンサのように１次元状または
２次元状で実現する際には、複数のフォトセンサが独立
に動作できるようにするために、上下の電極の少なくと
も一方を画素毎に分離して個別電極にするという形態を
とる。特に、ＰＩＮ型フォトダイオードの場合はクロス
トークを抑えるためには、光導電性膜についても個別電
極側の高濃度不純物添加層は画素毎に分離しなければな
らない。図１５及び図１６はこの様なエリアセンサの例
を示す図であり、１５０１，１６０１は光導電性膜であ
り、１５０２，１６０２は下部電極であり、１５０３，
１６０３は上部電極である。図１６に示すように光導電
性膜の上部電極側を個別電極とする構成を選ぶと、一画
素分の領域Ａに対する有効画素領域Ｂの比率が小さくな
り積層型光電変換素子の長所が生かされなくなるので、
図１５に示すように下部電極側を個別電極とするのが好
ましい。また、図１７はラインセンサの例を示す図であ
り、１７０１は光導電性膜であり、１７０２は下部電極
であり、１７０３は上部電極である。ラインセンサの場
合でも、図１７の×点のような位置における信号処理用
素子への配線電極の切断に起因する画素欠陥の発生を抑
える上で、個別電極を下部電極側とする方が有利である
ため、個別電極が下部電極である場合の画素分離方法
（以後アイソレーション法と呼ぶ）が重要である。その
方法には、従来大きく分けて２通りあり、以下に示すよ
うな方法が採られてきた。

【００２１】まず第一は、光導電性膜は個別電極側の高
濃度不純物層（下部高濃度不純物層）のみを画素分離す
る方法で、個別電極膜および下部高濃度不純物層を堆積
したあと、各層をアイソレーションし、その後Ｉ層、上
部高濃度不純物層及び上部電極層の堆積を行なって、フ
ォトダイオードを形成する。

【００２２】第二は、光導電性膜は下部高濃度不純物層
だけでなく、Ｉ層及び上部高濃度不純物層まですべての
部分を分離する方法で、個別電極膜を堆積しパターンを
形成したあと、光導電性膜である下部高濃度不純物層、
Ｉ層、上部高濃度不純物層を連続堆積し、その後光導電
性膜全層を連続に分離するものである。

【００２３】しかしながら、上記のようなＰＩＮ型フォ
トダイオードでは、複数素子の同時駆動のためアイソレ
ーション工程を導入したために、従来では素子特性、特
に暗電流特性が単体素子で得られていた特性と比べて著
しく劣化する、という問題が発生していた。即ち図１８
に示すように、アイソレーション工程を経た素子（ａ）
と経ない素子（ｂ）との暗電流−電圧特性を比べると、
アイソレーション工程を経た素子の方が電圧に対して暗
電流の増加の割合が大きく、電流値でいうと例えば５Ｖ
の印加電圧で約２〜３桁大きくなっている。これに関
し、上記２通りのアイソレーション法についてそれぞれ
説明する。

【００２４】まず第一の方法、つまり下部高濃度不純物
層のみ分離する方法では、真空装置内で基板上に下部高
濃度不純物層を堆積後、基板を一度真空装置から取り出
しフォトリソグラフィー工程を通すため、下部高濃度不
純物層の表面は大気暴露、フォトレジスト塗布、レジス
ト剥離処理の作用を受け、その結果、下部高濃度不純物
層とＩ層の界面に半導体の構造欠陥が多数生成されるこ
ととなる。図１９はその説明図であり、１９０１は基板
であり、１９０２は下部電極であり、１９０３は下部高
濃度不純物（Ｐ）層であり、１９０４はＩ層であり、１
９０５は上部高濃度不純物（Ｎ）層であり、１９０６は
上部ＩＴＯ電極である。また、図２０はそのエネルギー
バンド図である。構造欠陥は図１９，２０中の×点に示
すようなキャリアの発生中心になるため、ＰＩＮ型フォ
トダイオードの印加電圧が増加し界面に加わる電界が強
くなってくると、暗電流の急激な増加を引き起こすこと
となる。

【００２５】次に第二の方法、つまり光導電性膜全層を
分離する方法では、界面でのキャリア発生に伴う暗電流
の増加は無いが、分離によりＩ層の部分にも画素の周囲
となる部分に端面が生じ、このような端面部分にも半導
体の構造欠陥は多数存在することとなる。図２１はその
説明図であり、２１０１は基板であり、２１０２は下部
電極であり、２１０３は下部高濃度不純物（Ｐ）層とＩ
層と上部高濃度不純物（Ｎ）層とからなる光導電性膜で
あり、２１０４は上部ＩＴＯ電極である。また、図２２
はそのエネルギーバンド図である。構造欠陥は上述の場
合と同様に図２１，２２中の×点に示すようなキャリア
の発生中心になり、またＩ層には常に電界がかかってい
るために、暗電流は大きなものになる。

【００２６】以上説明したように、従来のＰＩＮ型フォ
トダイオードでは、複数の素子を一次元または二次元に
配置しラインセンサやエリアセンサとして使用する際に
は、暗電流が増加するという特性劣化を抑えることは難
しかった。

【００２７】本発明は、このような従来の課題を解決す
るものであり、暗電流を増加させずにアイソレーション
を行なえる構造により、信頼性の高い光電変換装置を提
供することをも目的の１つとするものである。

【００２８】

【課題を解決するための手段】本発明によれば、上記目
的を達成するものとして、半導体膜の一方の面側に間隙
をおいて対向配置された２個１組の電極を有し、且つ前
記半導体膜が高濃度不純物添加され一方の半導体型を示
す高濃度不純物層と、不純物が添加されないか又は微量
にしか添加されない半導体層とからなり、前記高濃度不
純物層が半導体膜の前記電極側の面に配置され該電極と
ほぼ同じ平面形状とされている光電変換装置において、
前記高濃度不純物層が多結晶構造または非晶質中に微小
な結晶粒を含む微結晶構造からなり、且つその膜厚が膜
中に含まれる結晶粒の粒径の２倍以上であることを特徴
とする光電変換装置、が提供され、また半導体膜の一方
の面側に間隙をおいて対向配置された２個１組の第１の
電極と、前記半導体膜の他方の面側に前記第１の電極の
間隙に対応する位置に絶縁性膜を介して配置された第２
の電極とを有し、且つ前記半導体膜が高濃度不純物添加
され一方の半導体型を示す高濃度不純物層と、不純物が
添加されないか又は微量にしか添加されない半導体層と
からなり、前記高濃度不純物層が半導体膜の前記第１の
電極側の面に配置され該第１の電極とほぼ同じ平面形状
とされている光電変換装置において、前記高濃度不純物
層が多結晶構造または非晶質中に微小な結晶粒を含む微
結晶構造からなり、且つその膜厚が膜中に含まれる結晶
粒の粒径の２倍以上であることを特徴とする光電変換装
置、が提供される。

【００２９】更に、本発明によれば、上記目的を達成す
るものとして、半導体膜の両方の面側に配置された２個
１組の電極を有し、且つ前記半導体膜が高濃度不純物添
加され一方の半導体型を示す高濃度不純物層と、不純物
が添加されないか又は微量にしか添加されない半導体層
と、高濃度不純物添加され他方の半導体型を示す高濃度
不純物層とからなる光電変換装置において、前記高濃度
不純物層のうちの少なくとも一方が多結晶構造または非
晶質中に微小な結晶粒を含む微結晶構造からなり、且つ
その膜厚が膜中に含まれる結晶粒の粒径の２倍以上であ
ることを特徴とする光電変換装置、が提供され、また半
導体膜の両方の面側に配置された２個１組の電極を有
し、且つ前記半導体膜が高濃度不純物添加され一方の半
導体型を示す高濃度不純物層と、不純物が添加されない
か又は微量にしか添加されない半導体層とからなる光電
変換装置において、前記高濃度不純物層が多結晶構造ま
たは非晶質中に微小な結晶粒を含む微結晶構造からな
り、且つその膜厚が膜中に含まれる結晶粒の粒径の２倍
以上であることを特徴とする光電変換装置、が提供され
る。

【００３０】以上の光電変換装置において、前記半導体
膜としては水素化非晶質シリコンよりなるものを用いる
ことができる。

【００３１】また、本発明によれば、上記目的を達成す
るものとして、半導体膜の両方の面側に配置された２個
１組の電極を有し、且つ前記半導体膜が高濃度不純物添
加され一方の半導体型を示す高濃度不純物層と、不純物
が添加されないか又は微量にしか添加されない半導体層
と、高濃度不純物添加され他方の半導体型を示す高濃度
不純物層とからなる光電変換装置において、前記不純物
が添加されないか又は微量にしか添加されない半導体層
が光学的禁制帯幅の異なる２層から構成されており、前
記半導体膜の一方の面側の高濃度不純物層及び電極が複
数に分離されており、前記不純物が添加されないか又は
微量にしか添加されない半導体層のうちの前記一方の面
側の層の光学的禁制帯幅が他方の面側の層の光学的禁制
帯幅よりも大きいことを特徴とする光電変換装置、が提
供される。

【００３２】この光電変換装置においては、前記複数に
分離されている高濃度不純物層がＮ型であり、この高濃
度不純物層に隣接する前記不純物が添加されないか又は
微量にしか添加されない半導体層のうちの一方の層が、
伝導帯下端のエネルギーレベルが他方の層とほぼ等し
く、価電子帯上端のエネルギーレベルが前記他方の層よ
り低いものからなるものとすることができ、更に、前記
複数に分離されている高濃度不純物層がＰ型であり、こ
の高濃度不純物層に隣接する前記不純物が添加されない
か又は微量にしか添加されない半導体層のうちの一方の
層が、伝導帯下端のエネルギーレベルが他方の層より高
く、価電子帯上端のエネルギーレベルが前記他方の層と
ほぼ等しいものからなるものとすることができる。ま
た、前記半導体膜としては、前記不純物が添加されない
か又は微量にしか添加されない半導体層のうちの光学的
禁制帯幅の大きい方の層を除いて、水素化非晶質シリコ
ンよりなるものを用いることができる。

【００３３】

【作用】図８は、高濃度不純物層を膜厚１０００Åに形
成した一般的な光導電型センサの１例の概略平面図とそ
のＡ−Ａ’概略断面図を示す。図８において、８０１は
基板であり、８０２は不純物が添加されないか又は微量
にしか添加されない半導体層（ｉ層）であり、８０３は
高濃度不純物層であり、８０４，８０４’は２個１組の
電極層である。また、図９は該光導電型センサにおい
て、印加電圧が１０Ｖのときの暗電流と光電流の経時変
化を示す。不純物濃度を考慮すると、高濃度不純物層膜
厚が数１０Å程度で十分であるように設計してあるが、
実際は出力の経時変化が著しく観察されている。検討の
結果、この原因としては高濃度不純物層の膜中に形成さ
れる結晶粒の粒径が大きすぎることが分かった。

【００３４】図１０はその概念を示すための高濃度不純
物層の膜厚と結晶粒の粒径の関係を示す図であり、図１
１が出力増加のメカニズムを示す概念図である。つまり
本例では、電極層とｉ層の間で、ブロッキングの役割を
果たすべき高濃度不純物層は、結晶粒１つが存在するだ
けであるため、隣接する結晶粒の間では、図１０に×部
に示すように電極層とｉ層が直接接触する部分が発生す
る。即ち、電極からの少数キャリアの注入に対してバリ
アが低下し、暗電流が大きくなるとともに、そこからの
少数キャリアの注入とその光導電層内への蓄積によっ
て、正常なブロッキング部分でも徐々にバリアが低下し
出力の経時変化が発生するわけである。

【００３５】これに対し、本発明では、常に図１２の状
態が実現されるように高濃度不純物層の膜厚ｄと結晶粒
径δの関係を設定し、電極層とｉ層の直接の接触が発生
しないようにして、暗電流の異常な増加や、出力の経時
変化を確実になくすことができる。ここで結晶粒径の決
定は、Ｘ線回折法やＴＥＭなどの直接観察法を用いて行
い、素子を形成する前にはあらかじめ所定の粒径が得ら
れる条件を設定しておく。具体的には膜厚方向に２粒子
以上結晶粒が存在すれば、電極層とｉ層の直接の接触は
発生しないので、膜厚は粒径の２倍以上あれば良い。以
上のような理由で、低コストで信頼性の高い、高感度の
光電変換装置が、本発明の構造を用いることによって実
現できる。

【００３６】次に、図１３はフォトダイオード型センサ
における高濃度不純物層の膜厚に対する暗電流の依存性
の一例を示す図である。これは印加電圧５Ｖの場合のも
のである。不純物濃度、印加電圧、ｉ層膜厚等を考慮す
ると、高濃度不純物層膜厚が１０Å程度で十分であるよ
うに設計してあるが、実際は１００Å未満では暗電流が
異常に増加している。検討の結果、この原因としては高
濃度不純物層の膜中に形成される結晶粒の粒径が大きす
ぎることが分かった。これは上記図１０及び図１２に関
し説明したと同様であり、膜厚１００Å未満では図１０
の様になり、膜厚１００Å以上では図１２の様になる。
従って、本発明では、常に図１２の状態が実現されるよ
うに高濃度不純物層の膜厚ｄと結晶粒径δの関係を設定
し、電極層とｉ層の直接の接触が発生しないようにし
て、暗電流の異常な増加を確実になくすことができる。
ここで結晶粒径の決定は、Ｘ線回折法やＴＥＭなどの直
接観察法を用いて行い、素子を形成する前にはあらかじ
め所定の粒径が得られる条件を設定しておく。具体的に
は膜厚方向に２粒子以上結晶粒が存在すれば、電極層と
ｉ層の直接の接触は発生しないので、膜厚は粒径の２倍
以上あれば良い。以上のような理由で、高光感度及び低
暗電流の光電変換装置が、本発明の構造を用いることに
よって実現できる。尚、高濃度不純層を通して光が入射
する場合、不純物層の膜厚を厚くしすぎると、ｉ層へと
到達する光量が少なくなり光電変換効率が低下するの
で、高濃度不純物層の膜厚は上記範囲内でできるだけ薄
くするのがよい。

【００３７】次に、図１４は本発明によるフォトダイオ
ード型センサにおいて、下部高濃度不純物層がＮ型で、
Ｉ層のうちの光学的禁制帯幅の大きい層の禁制帯が価電
子帯側に延びている場合のエネルギーバンド図を示す。
Ｅｃは下部電極であり、ＩＴＯは上部透明電極である。
前述のように、Ｎ層とＩ層の光学的禁制帯幅の大きい層
との界面ではキャリアの発生中心が多数形成され、ここ
で発生したホールがＩ層中に流れ込むと暗電流が増大す
ることとなる。しかし本発明の構成では、Ｎ層側のＩ層
に禁制帯が価電子帯側に延びている層（ＳｉＮ）が配さ
れているためホールのＩ層への流入に対するエネルギー
障壁となる。そのためホールは行き場がなくなってＮ層
／Ｉ層界面に滞留することとなるが、もともとホールの
寿命の短いＮ層中であるため、ホールが少したまると発
生と再結合が平衡し、Ｉ層中にはホールは流入せず特性
には殆ど影響が無い。これによって、暗電流が低いとい
うＰＩＮ型フォトダイオードの利点を生かしたまま、一
次元または二次元の配列のために必要なアイソレーショ
ン工程が容易に行なえるという光電変換装置の提供が可
能となる。またＰ層側をアイソレーションする場合も、
キャリアを電子に、光学的禁制帯幅の大きいＩ層の禁制
帯の広がりを伝導帯側に置き換えて考えるだけで、同じ
考え方ができる。

【００３８】

【実施態様例１】本発明による光電変換装置の一例で
は、光導電性半導体膜の上部または下部に、対向する２
個１組の電極が基板上に形成された構造、或は上記構成
に該半導体膜面のうち前記対向する２個１組の電極とは
反対側の面に、絶縁性膜を介して前記対向する２個１組
の電極の間隙の位置に電極を配して基板上に形成された
構造よりなり、該光導電性膜が、高濃度不純物添加され
た半導体層と不純物が添加されない或は微量にしか添加
されない半導体層とからなり、前記高濃度不純物添加さ
れた半導体層を前記２個１組の電極側に配しかつ、前記
２個１組の電極とほぼ同じ平面形状に形成した構成より
なる光電変換装置において、前記高濃度不純物層を、多
結晶構造、または非晶質中に微小な結晶粒を含む構造
（微結晶構造）としかつ、該多結晶膜または微結晶膜の
膜厚を、膜中に含まれる結晶粒の粒径の２倍以上とする
ことによって、低いコストで高信頼性、高感度を実現す
るというものである。

【００３９】本発明に用いられる光導電性膜としては、
薄膜形成するという意味で半導体の構造としては、多結
晶、微結晶、非晶質が主対象である。ここで微結晶と
は、非晶質中に数１０〜数１００Åの結晶粒を含み、結
晶化率が数１０〜１００％近くになっている構造のこと
をいう。また高濃度不純物層をもつため、価電子制御の
可能な半導体が対象となる。

【００４０】以上２項目の要件を満たすものとして、主
としてテトラヘドラル系（IV族）の半導体が用いられ、
Ｓｉ，Ｇｅ，Ｃ、及びそれらの複合体であるＳｉＧｅ，
ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，ＳｉＯ，ＳｉＳ
ｎなどがある。

【００４１】価電子制御のために添加される不純物とし
ては、Ｎ型制御にはＶ族の物質、Ｐ型制御にはIII 族の
物質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III
族ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても
良い。

【００４２】多結晶または微結晶構造の高濃度不純物層
の作成は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱
ＣＶＤ法、μＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶ
Ｄ法など種々のＣＶＤ法や、スパッタ法などで行なわれ
るが、その結晶粒径はパワー、基板温度、光量、圧力、
ガスフローレートなどの条件を選んで制御される。尚、
条件を決める際の結晶粒径の評価は、Ｘ線回折法のほか
ＴＥＭなどによる直接観察法で行なわれる。

【００４３】

【実施態様例２】本発明による光電変換装置の一例で
は、基板上に形成された電極膜、光導電性膜、電極膜の
積層構造よりなり、光導電性膜が両側に相反する半導体
型の高濃度不純物層を配したいわゆるＰＩＮ型、又は片
側にのみ高濃度不純物層を配したショットキー型の光電
変換装置において、高濃度不純物層の一方又は両方を多
結晶又は微結晶構造より構成し、その膜厚を膜中に含ま
れる結晶粒の粒径の２倍以上とすることによって、高光
感度、低暗電流を実現しようとするものである。

【００４４】基板としては、絶縁性基板、半導体基板、
金属基板のいずれでもよく、基板上に形成する膜の堆積
温度や処理のための酸、アルカリ、溶剤等に耐性のある
ものであればよい。例えば、絶縁性基板では、ガラス、
石英、セラミックス、及びそれらの上にスイッチ素子、
走査素子等を形成したものが用いられる他、耐熱性樹脂
フィルムなどを用いてもよい。また、半導体基板では、
スイッチ素子、アンプ、走査素子などの信号処理回路を
作り込んだものが使用できるが、信号処理回路の代表的
なものには、ＣＣＤ、ＭＯＳ型、ＢＢＤ、ＢＡＳＩＳな
どがあり、いずれを用いても構わない。

【００４５】次に、電極膜としては、一方の側は光入射
のために透光性電極が使用されるが、その種類として
は、数１０Å〜数１００Åの膜厚の金属膜や、ＳｎＯ
₂ ，ＩＴＯ，ＺｎＯ₂ ，ＩｒＯ_x 等の導電性金属酸化膜
が用いられる。また、もう一方の側の電極膜としては、
主として金属膜が用いられるが、抵抗率、化学的性質等
要求される条件に合わせて選べばよい。但し、ショット
キー電極として用いる場合には、光導電性膜内で電子／
ホールのうちのどちらのキャリアを主に用いるかによ
り、金属の種類が異なる。電子を用いる場合には、ショ
ットキー電極は電子のブロッキングを行うため、仕事関
数の大きい金属が用いられる。具体的にはＮｉ，Ｐｄ，
Ｉｒ，Ｐｔ，Ａｕ，Ｐｂ等が代表的である。逆に、ホー
ルを用いる場合には、仕事関数の小さい金属が用いら
れ、Ｍｇ，Ａｌ，Ｔｉ，Ｃｒ，Ｍｎ，Ｆｅ，Ａｇ，Ｃ
ｄ，Ｉｎ，Ｓｎなどが代表的である。

【００４６】光導電性膜としては、価電子制御の可能な
半導体が用いられ、主としてテトラヘドラル系（IV族）
の半導体か、 III−Ｖ族の化合物半導体が用いられる。
IV族の半導体としては、Ｓｉ，Ｇｅ，Ｃ、及びそれらの
複合体であるＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣと、さらに
ＳｉＮ，ＳｉＯ，ＳｉＳｎなどがある。半導体の構造と
しては、ｉ層部（非ドープ又は微量ドープ層部）に対し
ては、結晶、多結晶、微結晶、非晶質のいずれでもよ
い。ここで微結晶とは、非晶質中に数１０〜数１００Å
の結晶粒を含み、結晶化率が数１０〜１００％近くにな
っている構造のことをいう。

【００４７】価電子制御のために添加される不純物とし
ては、Ｎ型制御にはＶ族の物質、Ｐ型制御にはIII 族の
物質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III
族ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても
良い。

【００４８】多結晶または微結晶構造の高濃度不純物層
の作成は、主としてプラズマＣＶＤ法、光ＣＶＤ法、熱
ＣＶＤ法、μＷ−ＣＶＤ法、ＬＰ−ＣＶＤ法、常圧ＣＶ
Ｄ法など種々のＣＶＤ法や、スパッタ法などで行なわれ
るが、その結晶粒径はパワー、基板温度、光量、圧力、
ガスフローレートなどの条件を選んで制御される。尚、
条件を決める際の結晶粒径の評価は、Ｘ線回折法のほか
ＴＥＭなどによる直接観察法で行なわれる。

【００４９】III−Ｖ族の化合物半導体には、ＡｌＧａ
ＡｓＳｂ，ＩｎＡｓＳｂ，ＩｎＧａＡｓＳｂ，ＩｎＧａ
ＡｌＡｓ，ＩｎＡｓＰＳｂ，ＩｎＧａＡｓＳｂ，ＡｌＧ
ａＰなどがある。価電子制御には、Ｎ型制御にVI族の物
質、Ｐ型制御にII族の物質が用いられる。VI族の物質と
しては、Ｓ，Ｓｅ，Ｔｅ，Ｐｏ、II族の物質としては、
Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｒａ，Ｚｎ，Ｃｄ，Ｈ
ｇのいずれを用いても良い。

【００５０】

【実施態様例３】本発明による光電変換装置の一例で
は、基板上に形成された電極膜、光導電性膜、電極膜の
積層構造よりなり、該光導電性膜が、一方の半導体型を
示すように高濃度不純物添加された半導体層、半導体型
の制御のための不純物が添加されない、或は微量にしか
添加されない半導体層、及び他方の半導体型を示すよう
に高濃度不純物添加された半導体層よりなる光電変換装
置において、上記半導体型の制御のための不純物が添加
されない、或は微量にしか添加されない半導体層の下部
に堆積される高濃度不純物層及び電極層が、各画素毎に
分離され、かつ上記半導体型の制御のための不純物が添
加されない、或は微量にしか添加されない半導体層が、
光学的禁制帯幅の異なる２つの層より形成され、このう
ち光学的禁制帯幅が高濃度不純物層より大きい層が下層
に、ほぼ等しい層が上層に配され、さらに光学的禁制帯
幅の大きい層がＮ層と隣接する場合は禁制帯の拡大が殆
ど価電子帯側に、Ｐ層と隣接する場合は禁制帯の拡大が
殆ど伝導帯側に広げられることによって実現されるもの
である。

【００５１】本発明に用いられる光導電性膜としては、
薄膜形成するという意味で半導体の構造としては、多結
晶、微結晶、非晶質が主対象である。ここで微結晶と
は、非晶質中に数１０〜数１００Åの結晶粒を含み、結
晶化率が数１０〜１００％近くになっている構造のこと
をいう。またＰＩＮ型の構成を前提とするため、価電子
制御の可能な半導体が対象となる。

【００５２】以上２項目の要件を満たすものとして、主
としてテトラヘドラル系（IV族）の半導体が用いられ、
Ｓｉ，Ｇｅ，Ｃ、及びそれらの複合体であるＳｉＧｅ，
ＳｉＣ，ＳｉＧｅＣと、さらにＳｉＮ，ＳｉＯ，ＳｉＳ
ｎなどがある。

【００５３】価電子制御のために添加される不純物とし
ては、Ｎ型制御にはＶ族の物質、Ｐ型制御にはIII 族の
物質が使われる。Ｖ族ではＰ，Ａｓ，Ｓｂ，Ｂｉ、III
族ではＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔａのいずれを用いても
良い。

【００５４】Ｉ層について光学的禁制帯幅の大きい材料
の選別は、上層に配される光学的禁制帯幅の大きくない
方の材料に応じて決められる。但し、光学的禁制帯幅の
大きさだけでなく、伝導帯側／価電子帯側いずれに広が
るかも選ばなくてはならないが、これについてはＸＰＳ
法、内部光電子放出法（ＩＰＥ法）などによって決めれ
ば良い。

【００５５】例えば、水素化非晶質シリコンゲルマニウ
ム（ａ−ＳｉＧｅ：Ｈ）に対しては、水素化非晶質シリ
コン（ａ−Ｓｉ：Ｈ）が通常伝導帯側に禁制帯が広がる
ので、Ｐ層側に配されるＩ層として用いられる。またａ
−Ｓｉ：Ｈに対しては、Ｐ層側に配されるＩ層として製
造ガスにエチレンを用いた水素化非晶質シリコンカーボ
ン（ａ−ＳｉＣ：Ｈ）など、Ｎ層側に配されるＩ層とし
て製造ガスにメタンを用いたａ−ＳｉＣ：Ｈや、水素化
非晶質シリコンナイトライド（ａ−ＳｉＮ：Ｈ）などが
ある。その他、上述のように、ＸＰＳ，ＩＰＥなどによ
り材料の組み合わせを適宜選べば良い。

【００５６】

【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。

【００５７】［実施例１］図１をもとに実施例を説明す
る。

【００５８】まず石英基板１０１上に、通常のプラズマ
ＣＶＤ法により、ガス流量ＳｉＨ₄２．０ＳＣＣＭ，Ｈ₂
１８．０ＳＣＣＭ、基板温度２００℃、ＲＦパワー
５．０Ｗ、内圧０．１５Ｔｏｒｒの条件で３３０分間堆
積を行ない、非ドープの非晶質シリコン（ｉ−ａ−Ｓ
ｉ：Ｈ）層１０２を１００００Å形成し、続けて真空を
破らずにガス流量ＳｉＨ₄ ０．５ＳＣＣＭ，０．０３％
Ｈ₂ 希釈のＰＨ₃ ５０．０ＳＣＣＭ、基板温度２００
℃、ＲＦパワー１８．０Ｗ、内圧２．０Ｔｏｒｒの条件
で３３分間堆積を行ない、ｎ⁺ 型の微結晶シリコン（ｎ
⁺ −μｃ−Ｓｉ：Ｈ）層１０３を１０００Å形成した。

【００５９】その後、スパッタ法によりＣｒ層１０４を
２０００Å、Ａｌ層１０５を１００００Å堆積した。続
いて、Ａｌ層，Ｃｒ層を通常のフォトリソグラフィー工
程により所望の形状にエッチングして１０μｍの間隙を
置いて対向する２個１組で長さ１ｍｍの電極を形成し、
ｎ⁺ −μｃ−Ｓｉ：Ｈ層１０３を通常のフォトリソグラ
フィー工程によりＡｌ／Ｃｒ電極と同じ形状にエッチン
グした。

【００６０】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層１０６を８０００Å形成し
た。このＳｉＮ層１０６を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、上部電極の取
り出し部を開孔して、本発明の光電変換装置の１つを作
成した。

【００６１】上記のプロセスで形成された光電変換装置
は、ｎ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より約３００Å
であったので、膜厚はその約３倍の１０００Åに設定し
た。その結果、結晶粒径が１０００Åの場合は印加電圧
１０Ｖのとき暗電流が３×１０^-9Ａで、図１０にしめす
ような出力変動があったのに対し、本実施例では暗電流
が３×１０^-10 Ａと１桁改善されかつ出力変動も全く観
察されなかった。

【００６２】［実施例２］図２をもとに実施例を説明す
る。

【００６３】まず石英基板２０１上に、通常のスパッタ
法によりＣｒ層を１０００Å堆積した。この後、通常の
フォトリソグラフィー工程により所望の形状にエッチン
グし、電位制御電極２０２を形成した。

【００６４】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で６０分間
堆積を行ない、ＳｉＮ層２０３を３０００Å形成した。

【００６５】続けて真空を破らずに、ガス流量ＳｉＨ₄
２．０ＳＣＣＭ，Ｈ₂ １８．０ＳＣＣＭ、基板温度２０
０℃、ＲＦパワー５．０Ｗ、内圧０．１５Ｔｏｒｒの条
件で２００分間堆積を行ない、非ドープの非晶質シリコ
ン（ｉ−ａ−Ｓｉ：Ｈ）層２０４を６０００Å形成し、
さらに続けて真空を破らずにガス流量ＳｉＨ₄ ０．５Ｓ
ＣＣＭ，０．０３％Ｈ₂ 希釈のＰＨ₃ ５０．０ＳＣＣ
Ｍ、基板温度２００℃、ＲＦパワー１８．０Ｗ、内圧
２．０Ｔｏｒｒの条件で３３分間堆積を行ない、ｎ⁺ 型
の微結晶シリコン（ｎ⁺ −μｃ−Ｓｉ：Ｈ）層２０５を
１０００Å形成した。

【００６６】その後、スパッタ法によりＣｒ層２０６を
２０００Å、Ａｌ層２０７を１００００Å堆積した。続
いて、Ａｌ層，Ｃｒ層を通常のフォトリソグラフィー工
程により所望の形状にエッチングして１０μｍの間隙を
置いて対向する２個１組で長さ１ｍｍの電極を形成し、
ｎ⁺ −μｃ−Ｓｉ：Ｈ層２０５を通常のフォトリソグラ
フィー工程を用いてＡｌ／Ｃｒ電極と同じ形状にエッチ
ングした。

【００６７】さらに、通常のフォトリソグラフィー工程
によりｉ−ａ−Ｓｉ：Ｈ層２０４及びＳｉＮ層２０３を
所望の形状にエッチングし、電位制御電極２０２の取り
出し部を開口した。

【００６８】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層２０８を８０００Å形成し
た。このＳｉＮ層２０８を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、電位制御電
極、及び上部電極の取り出し部を開孔して、本発明の光
電変換装置の１つを作成した。

【００６９】上記のプロセスで形成された光電変換装置
は、ｎ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より約３００Å
であったので、膜厚はその約３倍の１０００Åに設定し
た。その結果、粒径が１０００Åの場合は印加電圧１０
Ｖのとき暗電流が１×１０^-9で、図１０にしめすような
出力変動があったのに対し、本実施例では暗電流が３×
１０^-12 Ａと２桁以上改善されかつ出力変動も殆ど観察
されなかった。

【００７０】［実施例３］図３をもとに実施例を説明す
る。

【００７１】まず石英基板３０１上に、通常のスパッタ
法によりＣｒ層を２０００Å堆積した。この後、通常の
フォトリソグラフィー工程により所望の形状にエッチン
グし、下部電極３０２を形成した。

【００７２】次に、通常のプラズマＣＶＤ法により、ガ
ス流量Ｓｉ₂ Ｈ₆ １．０ＳＣＣＭ，１％Ｈ₂ 希釈のＰＨ
₃ １．０ＳＣＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度３
００℃、ＲＦパワー１．５Ｗ、内圧１．２Ｔｏｒｒの条
件で１０分間堆積を行ない、ｎ⁺ 型の非晶質シリコン
（ｎ⁺ −ａ−Ｓｉ：Ｈ）層３０３を１０００Å形成し、
続けて真空を破らずに、ガス流量Ｓｉ₂ Ｈ₆ １．０ＳＣ
ＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度３００℃、ＲＦ
パワー１．０Ｗ、内圧１．１５Ｔｏｒｒの条件で１４０
分間堆積を行ない、非ドープの非晶質シリコン（ｉ−ａ
−Ｓｉ：Ｈ）層３０４を８０００Å形成し、さらに続け
て真空を破らずに、ガス流量ＳｉＨ₄ ０．１ＳＣＣＭ，
１０％Ｈ₂ 希釈のＢ₂ Ｈ₆ ０．２ＳＣＣＭ，Ｈ₂７４．
５ＳＣＣＭ、基板温度２００℃、ＲＦパワー３３．０
Ｗ、内圧２．０Ｔｏｒｒの条件で５分間堆積を行ない、
ｐ⁺ 型の微結晶シリコン（ｐ⁺ −μｃ−Ｓｉ：Ｈ）層３
０５を２５０Å形成した。

【００７３】その後、スパッタ法によりＩＴＯ層３０６
を７００Å、Ｃｒ層３０７を２０００Å、Ａｌ層３０８
を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通
常のフォトリソグラフィー工程により所望の形状にエッ
チングして端子取り出し電極とした後、ＩＴＯ層３０６
を通常のフォトリソグラフィー工程により所望の形状に
エッチングし、キャリアの収聯電極を形成した。

【００７４】続いて、ｐ⁺ −μｃ−Ｓｉ：Ｈ層３０５、
ｉ−ａ−Ｓｉ：Ｈ層３０４、ｎ⁺ −ａ−Ｓｉ：Ｈ層３０
３を通常のフォトリソグラフィー工程を用いて所望の形
状にエッチングし、素子分離を行った。

【００７５】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層３０９を８０００Å形成し
た。このＳｉＮ層３０９を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、下部電極及び
上部の端子取り出し電極の取り出し部を開孔して、本発
明の光電変換装置の１つを作成した。

【００７６】上記のプロセスで形成された光電変換装置
は、ｐ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より７０〜８０
Åであったので、膜厚はその約３倍の２５０Åに設定し
た。その結果、膜厚が１０００Åの場合と比較したとこ
ろ、暗電流は印加電圧５Ｖで３．０×１０^-10 Ａ／ｃｍ
² と全く変わらないが、光感度の方は波長４００ｎｍの
光に対して、量子効率が０．２から０．７まで改善され
た。即ち、カラーセンサーとして、青色の感度がかなり
保証されることとなった。

【００７７】［実施例４］図３をもとに実施例を説明す
る。

【００７８】まず石英基板３０１上に、通常のスパッタ
法によりＣｒ層を２０００Å堆積した。この後、通常の
フォトリソグラフィー工程により所望の形状にエッチン
グし、下部電極３０２を形成した。

【００７９】次に、通常のプラズマＣＶＤ法により、ガ
ス流量Ｓｉ₂ Ｈ₆ １．０ＳＣＣＭ，１％Ｈ₂ 希釈のＢ₂
Ｈ₆ ０．５ＳＣＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度
３００℃、ＲＦパワー１．５Ｗ、内圧１．２Ｔｏｒｒの
条件で１０分間堆積を行ない、ｐ⁺ 型の非晶質シリコン
（ｐ⁺ −ａ−Ｓｉ：Ｈ）層３０３を１０００Å形成し、
続けて真空を破らずに、ガス流量Ｓｉ₂ Ｈ₆ １．０ＳＣ
ＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度３００℃、ＲＦ
パワー１．０Ｗ、内圧１．１５Ｔｏｒｒの条件で１４０
分間堆積を行ない、非ドープの非晶質シリコン（ｉ−ａ
−Ｓｉ：Ｈ）層３０４を８０００Å形成し、さらに続け
て真空を破らずに、ガス流量ＳｉＨ₄ ０．１ＳＣＣＭ，
１０％Ｈ₂ 希釈のＰＨ₃ ０．４ＳＣＣＭ，Ｈ₂７４．５
ＳＣＣＭ、基板温度２００℃、ＲＦパワー３３．０Ｗ、
内圧２．０Ｔｏｒｒの条件で３分間堆積を行ない、ｎ⁺
型の微結晶シリコン（ｎ⁺ −μｃ−Ｓｉ：Ｈ）層３０５
を２００Å形成した。

【００８０】その後、スパッタ法によりＩＴＯ層３０６
を７００Å、Ｃｒ層３０７を２０００Å、Ａｌ層３０８
を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通
常のフォトリソグラフィー工程により所望の形状にエッ
チングして端子取り出し電極とした後、ＩＴＯ層３０６
を通常のフォトリソグラフィー工程により所望の形状に
エッチングし、キャリアの収聯電極を形成した。

【００８１】続いて、ｎ⁺ −μｃ−Ｓｉ：Ｈ層３０５、
ｉ−ａ−Ｓｉ：Ｈ層３０４、ｐ⁺ −ａ−Ｓｉ：Ｈ層３０
３を通常のフォトリソグラフィー工程を用いて所望の形
状にエッチングし、素子分離を行った。

【００８２】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層３０９を８０００Å形成し
た。このＳｉＮ層３０９を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、下部電極及び
上部の端子取り出し電極の取り出し部を開孔して、本発
明の光電変換装置の１つを作成した。

【００８３】上記のプロセスで形成された光電変換装置
は、ｎ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より７０〜８０
Åであったので、膜厚はその約２．７倍の２００Åに設
定した。その結果、膜厚が１０００Åの場合と比較した
ところ、暗電流は印加電圧５Ｖで４．０×１０^-10 Ａ／
ｃｍ² と全く変わらないが、光感度の方は波長４００ｎ
ｍの光に対して、量子効率が０．２から０．８５まで改
善された。即ち、カラーセンサーとして、青色の感度が
かなり保証されることとなった。

【００８４】［実施例５］図４をもとに実施例を説明す
る。

【００８５】まず石英基板４０１上に、通常のＬＰ−Ｃ
ＶＤ法により、ガス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温
度６２０℃、内圧０．３Ｔｏｒｒの条件で１０分間堆積
を行ない、ポリシリコン層４０２を１０００Å形成し
た。このポリシリコン層を通常のフォトリソグラフィー
工程により所望の形状にエッチングした。

【００８６】その後、９００℃のＯ₂ 雰囲気下で２．５
時間熱酸化を行うことにより、前記ポリシリコン層４０
２の表面に酸化膜４０４を５００Å形成した。

【００８７】続いて、通常のＬＰ−ＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温度６２０℃、内圧
０．３Ｔｏｒｒの条件で３０分間堆積を行ない、ポリシ
リコン層４０５を３０００Å形成した。このポリシリコ
ン層に通常のイオン打ち込みによりドーズ量８×１０¹⁵
ｃｍ^-2，６０ｋｅＶの条件でＢ^- イオンを全面に打ち込
み、その後アニールをＮ₂ 雰囲気８００℃で行うことに
よってＢ^- イオンの拡散を行い、ポリシリコン層４０５
をｐ型とした。この後、通常のフォトリソグラフィー工
程によりポリシリコン層４０５を所望の形状にエッチン
グし、ＭＯＳトランジスタのゲート電極とした。

【００８８】この後、通常のイオン打ち込みによりドー
ズ量５×１０¹⁵ｃｍ^-2，１６０ｋｅＶの条件でＰ⁺ イオ
ンを全面に打ち込み、その後アニールをＮ₂ 雰囲気８０
０℃で行うことによってＰ⁺ イオンの拡散を行って、Ｍ
ＯＳトランジスタのソース電極５０３及びドレイン電極
５０３’を形成した。

【００８９】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層４０６を８０００Å形成し
た。このＳｉＮ層及び酸化膜４０４を、通常のフォトリ
ソグラフィー工程により所望の形状にエッチングし、ソ
ース電極及びドレイン電極の取り出し部を開孔した。

【００９０】この上に、スパッタ法により、Ｃｒ層４０
７を２０００Å、Ａｌ層４０８を１００００Å堆積し
た。この後、通常のフォトリソグラフィー工程により所
望の形状にエッチングし、画素形成部分でＡｌ層を除
き、ＭＯＳトランジスタからの引き出し部の段差で、Ａ
ｌ層が残る様にして、下部電極を形成した。

【００９１】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層４０９を８０００Å形成し
て、ＭＯＳトランジスタなど下地回路のパッシベーショ
ン膜とした。このＳｉＮ層４０９を、通常のフォトリソ
グラフィー工程により所望の形状にエッチングし、Ｃｒ
電極４０７の表面を一部露出させた。

【００９２】次に、通常のプラズマＣＶＤ法により、ガ
ス流量Ｓｉ₂ Ｈ₆ １．０ＳＣＣＭ，１％Ｈ₂ 希釈のＰＨ
₃ １．０ＳＣＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度３
００℃、ＲＦパワー１．５Ｗ、内圧１．２Ｔｏｒｒの条
件で１０分間堆積を行ない、ｎ⁺ 型の非晶質シリコン
（ｎ⁺ −ａ−Ｓｉ：Ｈ）層４１０を１０００Å形成し、
続けて真空を破らずに、ガス流量Ｓｉ₂ Ｈ₆ １．０ＳＣ
ＣＭ，Ｈ₂ ４８．０ＳＣＣＭ、基板温度３００℃、ＲＦ
パワー１．０Ｗ、内圧１．１５Ｔｏｒｒの条件で１４０
分間堆積を行ない、非ドープの非晶質シリコン（ｉ−ａ
−Ｓｉ：Ｈ）層４１１を８０００Å形成し、さらに続け
て真空を破らずに、ガス流量ＳｉＨ₄ ０．１ＳＣＣＭ，
１０％Ｈ₂ 希釈のＢ₂ Ｈ₆ ０．２ＳＣＣＭ，Ｈ₂７４．
５ＳＣＣＭ、基板温度２００℃、ＲＦパワー３３．０
Ｗ、内圧２．０Ｔｏｒｒの条件で５分間堆積を行ない、
ｐ⁺ 型の微結晶シリコン（ｐ⁺ −μｃ−Ｓｉ：Ｈ）層４
１２を２５０Å形成した。

【００９３】その後、スパッタ法によりＩＴＯ層４１３
を７００Å堆積し、通常のフォトリソグラフィー工程に
より所望の形状にエッチングし、フォトダイオードの上
部電極４１３を画素ごとに分離した。

【００９４】続いて、ｐ⁺ −μｃ−Ｓｉ：Ｈ層４１２、
ｉ−ａ−Ｓｉ：Ｈ層４１１、ｎ⁺ −ａ−Ｓｉ：Ｈ層４１
０を通常のフォトリソグラフィー工程を用いて所望の形
状にエッチングし、画素分離を行った。

【００９５】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層４１４を８０００Å形成し
た。このＳｉＮ層４１４を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、上部配線電極
の取り出し部を開孔した。

【００９６】この上に、スパッタ法によりＡｌ層を１０
０００Å堆積し、通常のフォトリソグラフィー工程によ
り所望の形状にエッチングし、上部配線電極４１５を形
成して、本発明の光電変換装置の１つを作成した。

【００９７】上記のプロセスで形成された光電変換装置
は、ｐ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より７０〜８０
Åであったので、膜厚はその約３倍の２５０Åに設定し
た。その結果、膜厚が１０００Åの場合と比較したとこ
ろ、暗電流は印加電圧５Ｖで３．０×１０^-10 Ａ／ｃｍ
² と全く変わらないが、光感度の方は波長４００ｎｍの
光に対して、量子効率が０．２から０．７まで改善され
た。即ち、カラーセンサーとして、青色の感度がかなり
保証されることとなった。

【００９８】［実施例６］図５をもとに実施例を説明す
る。

【００９９】まず石英基板５０１上に、通常のスパッタ
法によりＣｒ層を２０００Å堆積した。この後、通常の
フォトリソグラフィー工程により所望の形状にエッチン
グし、下部電極５０２を形成した。

【０１００】次に、通常のプラズマＣＶＤ法により、ガ
ス流量Ｓｉ₂ Ｈ₆ １．０ＳＣＣＭ，Ｈ₂ ４８．０ＳＣＣ
Ｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１．
１５Ｔｏｒｒの条件で１４０分間堆積を行ない、非ドー
プの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層５０３を８
０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ
Ｈ₄ ０．１ＳＣＣＭ，１０％Ｈ₂ 希釈のＰＨ₃ ０．４Ｓ
ＣＣＭ，Ｈ₂ ７４．５ＳＣＣＭ、基板温度２００℃、Ｒ
Ｆパワー３３．０Ｗ、内圧２．０Ｔｏｒｒの条件で５分
間堆積を行ない、ｎ⁺ 型の微結晶シリコン（ｎ⁺ −μｃ
−Ｓｉ：Ｈ）層５０４を２５０Å形成した。

【０１０１】その後、スパッタ法によりＩＴＯ層５０５
を７００Å、Ｃｒ層５０６を２０００Å、Ａｌ層５０７
を１００００Å堆積した。続いて、Ａｌ層，Ｃｒ層を通
常のフォトリソグラフィー工程により所望の形状にエッ
チングして端子取り出し電極とした後、ＩＴＯ層５０５
を通常のフォトリソグラフィー工程により所望の形状に
エッチングし、キャリアの収聯電極を形成した。

【０１０２】続いて、ｎ⁺ −μｃ−Ｓｉ：Ｈ層５０４を
通常のフォトリソグラフィー工程を用いて所望の形状に
エッチングし、素子分離を行った。

【０１０３】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層５０８を８０００Å形成し
た。このＳｉＮ層５０８を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、下部電極及び
上部の端子取り出し電極の取り出し部を開孔して、本発
明の光電変換装置の１つを作成した。

【０１０４】上記のプロセスで形成された光電変換装置
は、ｎ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より７０〜８０
Åであったので、膜厚はその約３倍の２５０Åに設定し
た。その結果、膜厚が１０００Åの場合と比較したとこ
ろ、暗電流は印加電圧５Ｖで３．０×１０^-9Ａ／ｃｍ²
と全く変わらないが、光感度の方は波長４００ｎｍの光
に対して、量子効率が０．２から０．７まで改善され
た。即ち、カラーセンサーとして、青色の感度がかなり
保証されることとなった。

【０１０５】［実施例７］図６をもとに実施例を説明す
る。

【０１０６】まず石英基板６０１上に、通常のＬＰ−Ｃ
ＶＤ法により、ガス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温
度６２０℃、内圧０．３Ｔｏｒｒの条件で１０分間堆積
を行ない、ポリシリコン層６０２を１０００Å形成し
た。このポリシリコン層を通常のフォトリソグラフィー
工程により所望の形状にエッチングした。

【０１０７】その後、９００℃のＯ₂ 雰囲気下で２．５
時間熱酸化を行うことにより、前記ポリシリコン層６０
２の表面に酸化膜６０４を５００Å形成した。

【０１０８】続いて、通常のＬＰ−ＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温度６２０℃、内圧
０．３Ｔｏｒｒの条件で３０分間堆積を行ない、ポリシ
リコン層６０５を３０００Å形成した。このポリシリコ
ン層に通常のイオン打ち込みによりドーズ量８×１０¹⁵
ｃｍ^-2，６０ｋｅＶの条件でＢ^- イオンを全面に打ち込
み、その後アニールをＮ₂ 雰囲気８００℃で行うことに
よってＢ^- イオンの拡散を行い、ポリシリコン層６０５
をｐ型とした。この後、通常のフォトリソグラフィー工
程によりポリシリコン層６０５を所望の形状にエッチン
グし、ＭＯＳトランジスタのゲート電極とした。

【０１０９】この後、通常のイオン打ち込みによりドー
ズ量５×１０¹⁵ｃｍ^-2，１６０ｋｅＶの条件でＰ⁺ イオ
ンを全面に打ち込み、その後アニールをＮ₂ 雰囲気８０
０℃で行うことによってＰ⁺ イオンの拡散を行って、Ｍ
ＯＳトランジスタのソース電極６０３及びドレイン電極
６０３’を形成した。

【０１１０】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層６０６を８０００Å形成し
た。このＳｉＮ層及び酸化膜６０４を、通常のフォトリ
ソグラフィー工程により所望の形状にエッチングし、ソ
ース電極及びドレイン電極の取り出し部を開孔した。

【０１１１】この上に、スパッタ法により、Ｐｔ層６０
７を２０００Å、Ａｌ層６０８を１００００Å堆積し
た。この後、通常のフォトリソグラフィー工程により所
望の形状にエッチングし、画素形成部分でＡｌ層を除
き、ＭＯＳトランジスタからの引き出し部の段差で、Ａ
ｌ層が残る様にして、下部電極を形成した。

【０１１２】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層６０９を８０００Å形成し
て、ＭＯＳトランジスタなど下地回路のパッシベーショ
ン膜とした。このＳｉＮ層６０９を、通常のフォトリソ
グラフィー工程により所望の形状にエッチングし、Ｐｔ
電極６０７の表面を一部露出させた。

【０１１３】次に、通常のプラズマＣＶＤ法により、ガ
ス流量Ｓｉ₂ Ｈ₆ １．０ＳＣＣＭ，Ｈ₂ ４８．０ＳＣＣ
Ｍ、基板温度３００℃、ＲＦパワー１．０Ｗ、内圧１．
１５Ｔｏｒｒの条件で１４０分間堆積を行ない、非ドー
プの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層６１０を８
０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ
Ｈ₄ ０．１ＳＣＣＭ，１０％Ｈ₂ 希釈のＰＨ₃ ０．４Ｓ
ＣＣＭ，Ｈ₂ ７４．５ＳＣＣＭ、基板温度２００℃、Ｒ
Ｆパワー３３．０Ｗ、内圧２．０Ｔｏｒｒの条件で５分
間堆積を行ない、ｎ⁺ 型の微結晶シリコン（ｎ⁺ −μｃ
−Ｓｉ：Ｈ）層６１１を２５０Å形成した。

【０１１４】その後、スパッタ法によりＩＴＯ層６１２
を７００Å堆積し、通常のフォトリソグラフィー工程に
より所望の形状にエッチングし、画素領域部にフォトダ
イオードの上部電極を残した。

【０１１５】続いて、ｎ⁺ −μｃ−Ｓｉ：Ｈ層６１１を
通常のフォトリソグラフィー工程を用いて所望の形状に
エッチングし、画素領域部分にだけｎ⁺ −μｃ−Ｓｉ：
Ｈ層を残した。

【０１１６】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層６１３を８０００Å形成し
た。このＳｉＮ層６１３を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、上部配線電極
の取り出し部を開孔した。

【０１１７】この上に、スパッタ法によりＡｌ層を１０
０００Å堆積し、通常のフォトリソグラフィー工程によ
り所望の形状にエッチングし、上部配線電極６１４を形
成して、本発明の光電変換装置の１つを作成した。

【０１１８】上記のプロセスで形成された光電変換装置
は、ｎ⁺ −μｃ−Ｓｉ：Ｈ層の部分で本発明の考え方が
用いられており、結晶粒径はＸ線回折法より７０〜８０
Åであったので、膜厚はその約３倍の２５０Åに設定し
た。その結果、膜厚が１０００Åの場合と比較したとこ
ろ、暗電流は印加電圧５Ｖで３．０×１０^-9Ａ／ｃｍ²
と全く変わらないが、光感度の方は波長４００ｎｍの光
に対して、量子効率が０．２から０．７まで改善され
た。即ち、カラーセンサーとして、青色の感度がかなり
保証されることとなった。

【０１１９】［実施例８］図７をもとに実施例を説明す
る。

【０１２０】まず石英基板７０１上に、通常のＬＰ−Ｃ
ＶＤ法により、ガス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温
度６２０℃、内圧０．３Ｔｏｒｒの条件で１０分間堆積
を行ない、ポリシリコン層７０２を１０００Å形成し
た。このポリシリコン層を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングした。

【０１２１】その後９００℃のＯ₂ 雰囲気中で、２．５
時間熱酸化を行なうことにより、前記ポリシリコン層７
０２の表面に酸化膜７０４を５００Å形成した。

【０１２２】続いて、通常のＬＰ−ＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ５０ＳＣＣＭ，基板温度６２０℃、内圧
０．３Ｔｏｒｒの条件で３０分間堆積を行ない、ポリシ
リコン層７０５を３０００Åの厚みで形成した。このポ
リシリコン層に通常のイオン打ち込みにより、ドーズ量
８×１０¹⁵ｃｍ^-2，６０ｋｅＶの条件でＢ^- イオンを全
面に打ち込み、その後アニールをＮ₂ 雰囲気８００℃で
行なうことによって、Ｂ^- イオンの拡散を行なって、ポ
リシリコン層７０５をｐ型とした。この後、通常のフォ
トリソグラフィー工程によりポリシリコン層７０５を所
望の形状にエッチングし、ＭＯＳトランジスタのゲート
電極とした。

【０１２３】この後、通常のイオン打ち込みにより、ド
ーズ量５×１０¹⁵ｃｍ^-2，１６０ｋｅＶの条件でＰ⁺ イ
オンを全面に打ち込み、その後アニールをＮ₂ 雰囲気８
００℃で行なうことによって、Ｐ⁺ イオンの拡散を行な
って、ＭＯＳトランジスタのソースおよびドレイン電極
７０３，７０３’を形成した。

【０１２４】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ，Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７０６を８０００Å形成し
た。このＳｉＮ層及び酸化膜７０４を、通常のフォトリ
ソグラフィー工程により所望の形状にエッチングし、ソ
ース、ドレイン電極の取り出し部を開孔した。

【０１２５】この上に、スパッタ法によりＣｒ層７０７
を２０００Å、Ａｌ層７０８を１００００Å堆積した。
この後、通常のフォトリソグラフィー工程により所望の
形状にエッチングし、画素を形成する部分でＡｌを除
き、ＭＯＳトランジスタからの引き出し部の段差で、Ａ
ｌ層が残るようにして、下部電極を形成した。

【０１２６】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ，Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７０９を８０００Å形成し
て、ＭＯＳトランジスタなど下地回路のパッシベーショ
ン膜とした。このＳｉＮ層を、通常のフォトリソグラフ
ィー工程により所望の形状にエッチングし、Ｃｒ電極７
０７の表面を、一部露出させた。

【０１２７】次に、通常のプラズマＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ０．５ＳＣＣＭ，Ｈ₂ 希釈１００ｐｐｍ
のＰＨ₃ ５０ＳＣＣＭ、基板温度３００℃、ＲＦパワー
１８Ｗ、内圧０．１５Ｔｏｒｒの条件で３０分間堆積を
行ない、ｎ⁺ 型の微結晶シリコン（ｎ⁺ −μｃ−Ｓｉ：
Ｈ）層７１０を１０００Å形成し、続いてｎ⁺ −μｃ−
Ｓｉ：Ｈ層７１０を通常のフォトリソグラフィー工程を
用いて所望の形状にエッチングし、画素分離を行なっ
た。

【０１２８】このあと通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄５ＳＣＣＭ，ＮＨ₃ ５ＳＣＣＭ、Ｈ₂
９０ＳＣＣＭ、基板温度３００℃、ＲＦパワー３０Ｗ、
内圧０．１Ｔｏｒｒの条件で３０分間堆積を行ない、非
ドープの非晶質シリコンナイトライド（ｉ−ａ−Ｓｉ
Ｎ：Ｈ）層７１１を２０００Å形成し、続けて真空を破
らずに、ガス流量ＳｉＨ₄ ５ＳＣＣＭ，Ｈ₂ ５０ＳＣＣ
Ｍ、基板温度３００℃、ＲＦパワー５．０Ｗ、内圧０．
１５Ｔｏｒｒの条件で２８０分間堆積を行ない、非ドー
プの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層７１２を８
０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ
Ｈ₄ ０．５ＳＣＣＭ，Ｈ₂ 希釈１００ｐｐｍのＢ₂ Ｈ₆
２５ＳＣＣＭ、Ｈ₂ ２５ＳＣＣＭ、基板温度２００℃、
ＲＦパワー１８．０Ｗ、内圧０．１５Ｔｏｒｒの条件で
３０分間堆積を行ない、ｐ⁺ 型の微結晶シリコン（ｐ⁺
−μｃ−Ｓｉ：Ｈ）層７１３を１０００Å形成した。

【０１２９】その後、通常のスパッタ法により透明電極
ＩＴＯ層７１４を７００Å形成し、続いて通常のフォト
リソグラフィー工程によりＩＴＯ及びｐ⁺ −μｃ−Ｓ
ｉ：Ｈ層を所望の形状にエッチングして、フォトダイオ
ードの上部の画素領域部を形成した。

【０１３０】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７１５を８０００Å形成し
た。このＳｉＮ層７１５を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、上部配線電極
の取り出し部を開孔した。

【０１３１】この上に、スパッタ法によりＡｌ層を１０
０００Å堆積し、通常のフォトリソグラフィー工程によ
り所望の形状にエッチングし、上部配線電極７１６を形
成して、本発明の光電変換装置の１つを作成した。

【０１３２】上記のプロセスで形成された光電変換装置
は、非ドープのａ−ＳｉＮ：Ｈ層７１１の形成プロセス
が無い以外、上記と全く同じプロセスで作られた光電変
換装置のＳ／Ｎ比が暗電流の増加の影響によって４０ｄ
Ｂしか確保できなかったのに対し、６０ｄＢのＳ／Ｎ比
が確保され、暗電流による特性の低下が無い光電変換装
置の実現ができることがわかった。

【０１３３】［実施例９］図７をもとに実施例を説明す
る。

【０１３４】まず石英基板７０１上に、通常のＬＰ−Ｃ
ＶＤ法により、ガス流量ＳｉＨ₄ ５０ＳＣＣＭ、基板温
度６２０℃、内圧０．３Ｔｏｒｒの条件で１０分間堆積
を行ない、ポリシリコン層７０２を１０００Å形成し
た。このポリシリコン層を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングした。

【０１３５】その後９００℃のＯ₂ 雰囲気中で、２．５
時間熱酸化を行なうことにより、前記ポリシリコン層７
０２の表面に酸化膜７０４を５００Å形成した。

【０１３６】続いて、通常のＬＰ−ＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ５０ＳＣＣＭ，基板温度６２０℃、内圧
０．３Ｔｏｒｒの条件で３０分間堆積を行ない、ポリシ
リコン層７０５を３０００Åの厚みで形成した。このポ
リシリコン層に通常のイオン打ち込みにより、ドーズ量
８×１０¹⁵ｃｍ^-2，６０ｋｅＶの条件でＢ^- イオンを全
面に打ち込み、その後アニールをＮ₂ 雰囲気８００℃で
行なうことによって、Ｂ^- イオンの拡散を行なって、ポ
リシリコン層７０５をｐ型とした。この後、通常のフォ
トリソグラフィー工程によりポリシリコン層７０５を所
望の形状にエッチングし、ＭＯＳトランジスタのゲート
電極とした。

【０１３７】この後、通常のイオン打ち込みにより、ド
ーズ量５×１０¹⁵ｃｍ^-2，１６０ｋｅＶの条件でＰ⁺ イ
オンを全面に打ち込み、その後アニールをＮ₂ 雰囲気８
００℃で行なうことによって、Ｐ⁺ イオンの拡散を行な
って、ＭＯＳトランジスタのソースおよびドレイン電極
７０３，７０３’を形成した。

【０１３８】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ，Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７０６を８０００Å形成し
た。このＳｉＮ層及び酸化膜７０４を、通常のフォトリ
ソグラフィー工程により所望の形状にエッチングし、ソ
ース、ドレイン電極の取り出し部を開孔した。

【０１３９】この上に、スパッタ法によりＣｒ層７０７
を２０００Å、Ａｌ層７０８を１００００Å堆積した。
この後、通常のフォトリソグラフィー工程により所望の
形状にエッチングし、画素を形成する部分でＡｌを除
き、ＭＯＳトランジスタからの引き出し部の段差で、Ａ
ｌ層が残るようにして、下部電極を形成した。

【０１４０】続いて、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ，Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７０９を８０００Å形成し
て、ＭＯＳトランジスタなど下地回路のパッシベーショ
ン膜とした。このＳｉＮ層を、通常のフォトリソグラフ
ィー工程により所望の形状にエッチングし、Ｃｒ電極７
０７の表面を、一部露出させた。

【０１４１】次に、通常のプラズマＣＶＤ法により、ガ
ス流量ＳｉＨ₄ ０．５ＳＣＣＭ，Ｈ ₂ 希釈１００ｐｐｍ
のＢ₂ Ｈ₆ ２５ＳＣＣＭ、Ｈ₂ ２５ＳＣＣＭ、基板温度
２００℃、ＲＦパワー１８．０Ｗ、内圧０．１５Ｔｏｒ
ｒの条件で３０分間堆積を行ない、ｐ⁺ 型の微結晶シリ
コン（ｐ⁺ −μｃ−Ｓｉ：Ｈ）層７１０を１０００Å形
成し、続いてｐ⁺ −μｃ−Ｓｉ：Ｈ層７１０を通常のフ
ォトリソグラフィー工程を用いて所望の形状にエッチン
グし、画素分離を行なった。

【０１４２】このあと通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄６ＳＣＣＭ，Ｃ₂Ｈ₄ ５ＳＣＣＭ、Ｈ₂
１００ＳＣＣＭ、基板温度３００℃、ＲＦパワー３０
Ｗ、内圧０．１Ｔｏｒｒの条件で３０分間堆積を行な
い、非ドープの非晶質シリコンカーボン（ｉ−ａ−Ｓｉ
Ｃ：Ｈ）層７１１を２０００Å形成し、続けて真空を破
らずに、ガス流量ＳｉＨ₄ ５ＳＣＣＭ，Ｈ₂ ５０ＳＣＣ
Ｍ、基板温度３００℃、ＲＦパワー５．０Ｗ、内圧０．
１５Ｔｏｒｒの条件で２８０分間堆積を行ない、非ドー
プの非晶質シリコン（ｉ−ａ−Ｓｉ：Ｈ）層７１２を８
０００Å形成し、続けて真空を破らずに、ガス流量Ｓｉ
Ｈ₄ ０．５ＳＣＣＭ，Ｈ₂ 希釈１００ｐｐｍのＰＨ₃ ５
０ＳＣＣＭ、基板温度３００℃、ＲＦパワー１８Ｗ、内
圧０．１５Ｔｏｒｒの条件で３０分間堆積を行ない、ｎ
⁺ 型の微結晶シリコン（ｎ⁺ −μｃ−Ｓｉ：Ｈ）層７１
３を１０００Å形成した。

【０１４３】その後、通常のスパッタ法により透明電極
ＩＴＯ層７１４を７００Å形成し、続いて通常のフォト
リソグラフィー工程によりＩＴＯ及びｎ⁺ −μｃ−Ｓ
ｉ：Ｈ層を所望の形状にエッチングして、フォトダイオ
ードの上部の画素領域部を形成した。

【０１４４】その後、通常のプラズマＣＶＤ法により、
ガス流量ＳｉＨ₄０．５ＳＣＣＭ，ＮＨ₃ １４．４ＳＣ
ＣＭ、Ｈ₂ ４．５ＳＣＣＭ、基板温度２００℃、ＲＦパ
ワー３．５Ｗ、内圧０．１５Ｔｏｒｒの条件で１６０分
間堆積を行ない、ＳｉＮ層７１５を８０００Å形成し
た。このＳｉＮ層７１５を、通常のフォトリソグラフィ
ー工程により所望の形状にエッチングし、上部配線電極
の取り出し部を開孔した。

【０１４５】この上に、スパッタ法によりＡｌ層を１０
０００Å堆積し、通常のフォトリソグラフィー工程によ
り所望の形状にエッチングし、上部配線電極７１６を形
成して、本発明の光電変換装置の１つを作成した。

【０１４６】上記のプロセスで形成された光電変換装置
は、非ドープのａ−ＳｉＣ：Ｈ層７１１の形成プロセス
が無い以外、上記と全く同じプロセスで作られた光電変
換装置のＳ／Ｎ比が暗電流の増加の影響によって４０ｄ
Ｂしか確保できなかったのに対し、６０ｄＢのＳ／Ｎ比
が確保され、暗電流による特性の低下が無い光電変換装
置の実現ができることがわかった。

【０１４７】

【発明の効果】以上の様に、本発明によれば、低コスト
で信頼性の高い高感度の光電変換装置が提供される。ま
た、本発明によれば、光感度を低下させずに暗電流の低
減された光電変換装置が提供される。更に、本発明によ
れば、暗電流を増加させずにアイソレーション可能な高
信頼性の光電変換装置が提供される。

【図面の簡単な説明】

【図１】本発明の光電変換装置の模式的断面図である。

【図２】本発明の光電変換装置の模式的断面図である。

【図３】本発明の光電変換装置の模式的断面図である。

【図４】本発明の光電変換装置の模式的断面図である。

【図５】本発明の光電変換装置の模式的断面図である。

【図６】本発明の光電変換装置の模式的断面図である。

【図７】本発明の光電変換装置の模式的断面図である。

【図８】光電変換装置の模式的平面図及びそのＡ−Ａ’
断面図である。

【図９】光電変換装置の特性を示す図である。

【図１０】光電変換装置における高濃度不純物層の膜厚
と結晶粒の粒径との関係を示す図である。

【図１１】光電変換装置における暗電流増加のメカニズ
ムを示すエネルギーバンド図である。

【図１２】光電変換装置における高濃度不純物層の膜厚
と結晶粒の粒径との関係を示す図である。

【図１３】光電変換装置の特性を示す図である。

【図１４】本発明の光電変換装置のエネルギーバンド図
である。

【図１５】従来のエリアセンサの模式的断面図である。

【図１６】従来のエリアセンサの模式的断面図である。

【図１７】従来のラインセンサの模式的断面図である。

【図１８】光電変換装置の特性を示す図である。

【図１９】従来の光電変換装置の模式的平面図及びその
Ａ−Ａ’断面図である。

【図２０】図１９の光電変換装置の特性を示すエネルギ
ーバンド図である。

【図２１】従来の光電変換装置の模式的平面図及びその
Ａ−Ａ’断面図である。

【図２２】図２１の光電変換装置の特性を示すエネルギ
ーバンド図である。

【符号の説明】

１０１基板１０２非ドープ半導体層１０３高濃度不純物添加半導体層１０４上部電極Ｃｒ層１０５上部電極Ａｌ層１０６パッシベーションＳｉＮ層

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 31/02 31/108 8422−4ＭＨ０１Ｌ 31/10 Ｃ

Claims

【特許請求の範囲】

【請求項１】半導体膜の一方の面側に間隙をおいて対
向配置された２個１組の電極を有し、且つ前記半導体膜
が高濃度不純物添加され一方の半導体型を示す高濃度不
純物層と、不純物が添加されないか又は微量にしか添加
されない半導体層とからなり、前記高濃度不純物層が半
導体膜の前記電極側の面に配置され該電極とほぼ同じ平
面形状とされている光電変換装置において、前記高濃度
不純物層が多結晶構造または非晶質中に微小な結晶粒を
含む微結晶構造からなり、且つその膜厚が膜中に含まれ
る結晶粒の粒径の２倍以上であることを特徴とする光電
変換装置。
【請求項２】半導体膜の一方の面側に間隙をおいて対
向配置された２個１組の第１の電極と、前記半導体膜の
他方の面側に前記第１の電極の間隙に対応する位置に絶
縁性膜を介して配置された第２の電極とを有し、且つ前
記半導体膜が高濃度不純物添加され一方の半導体型を示
す高濃度不純物層と、不純物が添加されないか又は微量
にしか添加されない半導体層とからなり、前記高濃度不
純物層が半導体膜の前記第１の電極側の面に配置され該
第１の電極とほぼ同じ平面形状とされている光電変換装
置において、前記高濃度不純物層が多結晶構造または非
晶質中に微小な結晶粒を含む微結晶構造からなり、且つ
その膜厚が膜中に含まれる結晶粒の粒径の２倍以上であ
ることを特徴とする光電変換装置。
【請求項３】半導体膜の両方の面側に配置された２個
１組の電極を有し、且つ前記半導体膜が高濃度不純物添
加され一方の半導体型を示す高濃度不純物層と、不純物
が添加されないか又は微量にしか添加されない半導体層
と、高濃度不純物添加され他方の半導体型を示す高濃度
不純物層とからなる光電変換装置において、前記高濃度
不純物層のうちの少なくとも一方が多結晶構造または非
晶質中に微小な結晶粒を含む微結晶構造からなり、且つ
その膜厚が膜中に含まれる結晶粒の粒径の２倍以上であ
ることを特徴とする光電変換装置。
【請求項４】半導体膜の両方の面側に配置された２個
１組の電極を有し、且つ前記半導体膜が高濃度不純物添
加され一方の半導体型を示す高濃度不純物層と、不純物
が添加されないか又は微量にしか添加されない半導体層
とからなる光電変換装置において、前記高濃度不純物層
が多結晶構造または非晶質中に微小な結晶粒を含む微結
晶構造からなり、且つその膜厚が膜中に含まれる結晶粒
の粒径の２倍以上であることを特徴とする光電変換装
置。
【請求項５】前記半導体膜が水素化非晶質シリコンよ
りなる、請求項１〜請求項４のいずれかに記載の光電変
換装置。
【請求項６】半導体膜の両方の面側に配置された２個
１組の電極を有し、且つ前記半導体膜が高濃度不純物添
加され一方の半導体型を示す高濃度不純物層と、不純物
が添加されないか又は微量にしか添加されない半導体層
と、高濃度不純物添加され他方の半導体型を示す高濃度
不純物層とからなる光電変換装置において、前記不純物
が添加されないか又は微量にしか添加されない半導体層
が光学的禁制帯幅の異なる２層から構成されており、前
記半導体膜の一方の面側の高濃度不純物層及び電極が複
数に分離されており、前記不純物が添加されないか又は
微量にしか添加されない半導体層のうちの前記一方の面
側の層の光学的禁制帯幅が他方の面側の層の光学的禁制
帯幅よりも大きいことを特徴とする光電変換装置。
【請求項７】前記複数に分離されている高濃度不純物
層がＮ型であり、この高濃度不純物層に隣接する前記不
純物が添加されないか又は微量にしか添加されない半導
体層のうちの一方の層が、伝導帯下端のエネルギーレベ
ルが他方の層とほぼ等しく、価電子帯上端のエネルギー
レベルが前記他方の層より低いものからなる、請求項６
に記載の光電変換装置。
【請求項８】前記複数に分離されている高濃度不純物
層がＰ型であり、この高濃度不純物層に隣接する前記不
純物が添加されないか又は微量にしか添加されない半導
体層のうちの一方の層が、伝導帯下端のエネルギーレベ
ルが他方の層より高く、価電子帯上端のエネルギーレベ
ルが前記他方の層とほぼ等しいものからなる、請求項６
に記載の光電変換装置。
【請求項９】前記半導体膜が、前記不純物が添加され
ないか又は微量にしか添加されない半導体層のうちの光
学的禁制帯幅の大きい方の層を除いて、水素化非晶質シ
リコンよりなる、請求項６〜請求項８のいずれかに記載
の光電変換装置。