JPH04167469A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH04167469A JPH04167469A JP2293926A JP29392690A JPH04167469A JP H04167469 A JPH04167469 A JP H04167469A JP 2293926 A JP2293926 A JP 2293926A JP 29392690 A JP29392690 A JP 29392690A JP H04167469 A JPH04167469 A JP H04167469A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- type
- imaging device
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 37
- 239000011737 fluorine Substances 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 18
- -1 fluorine ions Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 9
- 150000001793 charged compounds Chemical class 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000001133 acceleration Effects 0.000 abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract description 5
- 125000001153 fluoro group Chemical group F* 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 42
- 108091006146 Channels Proteins 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 241000519995 Stachys sylvatica Species 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電荷変調素子（ＣＭ Ｄ ； Ｃｈａｒｇｅ
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）を用いた固体撮
像装置の製造方法に関する。
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）を用いた固体撮
像装置の製造方法に関する。
［従来の技術と課＠］
従来、ＭＩＳ型受光受光積部を有する受光素子からなる
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光受光積部を有し、かつ内部増幅機能を有す
る受光素子を用いた固体撮像装置がある。その−例とし
て本件発明者が提案したＣＭＤ受光素子を用いた固体撮
像装置があり、特開昭８１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｌｊｎｇ （Ｉ
ＥＤＭ）の予稿集 の第３５３〜３５Ｂ頁の“Ａ ＮＥ
Ｗ ）１０Ｓ ＩＭＡＧＥ ５ＥＮＳＯＲ０ＰＥＩ？Ａ
ＴＩＮＧ ＩＮ Ａ Ｎ０ＩＩＩ−ＤＥＳＴＲＩＩＣＴ
ＩＶＥ ＲＥＡＤＯＵＴ ＭＯＤＥ’という題名の論文
で、その内容について開示がなされている。
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光受光積部を有し、かつ内部増幅機能を有す
る受光素子を用いた固体撮像装置がある。その−例とし
て本件発明者が提案したＣＭＤ受光素子を用いた固体撮
像装置があり、特開昭８１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｌｊｎｇ （Ｉ
ＥＤＭ）の予稿集 の第３５３〜３５Ｂ頁の“Ａ ＮＥ
Ｗ ）１０Ｓ ＩＭＡＧＥ ５ＥＮＳＯＲ０ＰＥＩ？Ａ
ＴＩＮＧ ＩＮ Ａ Ｎ０ＩＩＩ−ＤＥＳＴＲＩＩＣＴ
ＩＶＥ ＲＥＡＤＯＵＴ ＭＯＤＥ’という題名の論文
で、その内容について開示がなされている。
第２図は、かかるＣＭＤ受光素子を用いた固体撮像装置
における単位画素の断面図を示す。
における単位画素の断面図を示す。
図中の１は、ｐ−型の基板である。この基板１上には、
ｎ−型のチャネル層２が形成されている。
ｎ−型のチャネル層２が形成されている。
する。このチャネル層２の表面には、ｎ′″型のソース
・ドレイン領域３，４が形成されている。前記チャネル
層２上には、ゲート絶縁膜５を介して多結晶シリコンか
らなるゲート電極６が形成されている。なお、図中の７
，８は、ソース電極、ドレイン電極である。
・ドレイン領域３，４が形成されている。前記チャネル
層２上には、ゲート絶縁膜５を介して多結晶シリコンか
らなるゲート電極６が形成されている。なお、図中の７
，８は、ソース電極、ドレイン電極である。
次に、こうした構成の固体撮像装置のＣＭＤ受光素子の
受光動作について説明する。
受光動作について説明する。
まず、光９がゲート電極６の上部より入射すると、入射
光９はゲート電極６．ゲート絶縁膜５を通ってチャンル
層２に入り、そこて正孔−電子対を発生させる。そのう
ちの光発生正孔が逆バイアスが印加されているゲート電
極６のゲート絶縁膜５とチャネル層２の界面に蓄積され
、その結果表面電位が上昇する。これにより、ソース領
域３とドレイン領域４間に存在する電子に対する電子障
壁が低下し、チャネル層２中を電子電流が流れる。
光９はゲート電極６．ゲート絶縁膜５を通ってチャンル
層２に入り、そこて正孔−電子対を発生させる。そのう
ちの光発生正孔が逆バイアスが印加されているゲート電
極６のゲート絶縁膜５とチャネル層２の界面に蓄積され
、その結果表面電位が上昇する。これにより、ソース領
域３とドレイン領域４間に存在する電子に対する電子障
壁が低下し、チャネル層２中を電子電流が流れる。
この電流を読み取ることにより増幅された光信号が得ら
れるようになっている。
れるようになっている。
［発明か解決しようとする課題］
ところで、固体撮像装置においては、光が入射しない時
に、半導体基板及び半導体絶縁膜界面で発生するキャリ
ヤーが受光部に蓄積時間中にたまるが、これによる暗電
流は固体パターン雑音、ランダム雑音の源となるため、
できるだけ暗電流を抑制することが望まれる。
に、半導体基板及び半導体絶縁膜界面で発生するキャリ
ヤーが受光部に蓄積時間中にたまるが、これによる暗電
流は固体パターン雑音、ランダム雑音の源となるため、
できるだけ暗電流を抑制することが望まれる。
現状における暗電流の低減策としては、ゲート絶縁膜形
成時に、ＨＣｌ１酸化、トリクレン酸化等が行われ、ま
た各種ゲッタリング法、例えばイントリンシックゲッタ
リング、エクストリンシックゲッタリングなどが用いら
れ、またソース・ドレイン形成時のイオン注入の際の加
速電圧の低減、アニール条件の改善等が行なわれている
が、従来のプロセス工程では、いずれも効果的ではなく
、さらに暗電流の低減対策が望まれている。
成時に、ＨＣｌ１酸化、トリクレン酸化等が行われ、ま
た各種ゲッタリング法、例えばイントリンシックゲッタ
リング、エクストリンシックゲッタリングなどが用いら
れ、またソース・ドレイン形成時のイオン注入の際の加
速電圧の低減、アニール条件の改善等が行なわれている
が、従来のプロセス工程では、いずれも効果的ではなく
、さらに暗電流の低減対策が望まれている。
更に、ＣＣＤなどのＰＮ接合受光部を使った素子及びＭ
Ｏ５容量受光部を用いた撮像素子においては、例えば電
子をキャリヤーとして使う場合、基板・ゲート絶縁膜界
面に反対導電型のｐ＋型の拡散層を用いて表面発生電流
を抑えている。しかしながら、ＣＭＤ受光素子において
、例えば正孔を蓄積するｎ型チャネルＣＭＤ受光素子を
考えた場合、表面にｎ＋拡散層を形成した場合、ゲート
電位では、チャネルをオフできなくなり、上記方法は使
用できない。
Ｏ５容量受光部を用いた撮像素子においては、例えば電
子をキャリヤーとして使う場合、基板・ゲート絶縁膜界
面に反対導電型のｐ＋型の拡散層を用いて表面発生電流
を抑えている。しかしながら、ＣＭＤ受光素子において
、例えば正孔を蓄積するｎ型チャネルＣＭＤ受光素子を
考えた場合、表面にｎ＋拡散層を形成した場合、ゲート
電位では、チャネルをオフできなくなり、上記方法は使
用できない。
最近、半導体デバイスのシリコーン・シリコン酸化膜界
面の暗電流の原因である砺電子−伝導帯間界面準位、及
びバルク中の暗電流の原因である生成−再結合中心を減
少させる方法として、フッ素イオン（原子）を利用する
方法が注目をあびている。
面の暗電流の原因である砺電子−伝導帯間界面準位、及
びバルク中の暗電流の原因である生成−再結合中心を減
少させる方法として、フッ素イオン（原子）を利用する
方法が注目をあびている。
例えば、１９８８年のＥ ｘｔｅｎｄｅｄ Ａｂｓｔｒ
ｕｃｔ ｏｒ ｔｈｅ２０ｔｈ（１９８８） Ｉ ｎ
ｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｅｅ ｏ
ｎＳｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓａｎｄ
Ｍａｔｅｒｉａｌｓｐｐｅｏ７〜６０８には、株式
会社日立製作所より” Ｉ ｍｐｒｏｖｅｉｅｎｔ ｏ
ｆ’ Ｓ ｉ Ｏ２／ Ｓ ｉ Ｉ ｎｔｅｒｆａｃ
ｅＰ ｒｏｐｅｒＮｅｓ ｂｙ Ｆ １ｕｏｒｉｎｅ
Ｉ ａｐｌａｎｔａｔｌｏｎ ’という題で、フッ素を
半導体基板表面にイオン注入した後熱処理を行ったとこ
ろ、界面準位、暗電流が大幅に低下したという報告がさ
れている。更に詳しく述べると、半導体表面にフッ素イ
オンを、〜２ Ｘ １０”ｃｍ−２注入し、９５０℃、
１０分の熱処理を行うことにより、界面準位密度が２
．５ ｘ １０”ｃ■−２ｅＶ−’から〜Ｉ Ｘ １０
’ ｃｍ−２ｅ Ｖ−’に、また暗電流が１／３に減少
されると公表されている。
ｕｃｔ ｏｒ ｔｈｅ２０ｔｈ（１９８８） Ｉ ｎ
ｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｅｅ ｏ
ｎＳｏｌｉｄ ５ｔａｔｅ Ｄｅｖｉｃｅｓａｎｄ
Ｍａｔｅｒｉａｌｓｐｐｅｏ７〜６０８には、株式
会社日立製作所より” Ｉ ｍｐｒｏｖｅｉｅｎｔ ｏ
ｆ’ Ｓ ｉ Ｏ２／ Ｓ ｉ Ｉ ｎｔｅｒｆａｃ
ｅＰ ｒｏｐｅｒＮｅｓ ｂｙ Ｆ １ｕｏｒｉｎｅ
Ｉ ａｐｌａｎｔａｔｌｏｎ ’という題で、フッ素を
半導体基板表面にイオン注入した後熱処理を行ったとこ
ろ、界面準位、暗電流が大幅に低下したという報告がさ
れている。更に詳しく述べると、半導体表面にフッ素イ
オンを、〜２ Ｘ １０”ｃｍ−２注入し、９５０℃、
１０分の熱処理を行うことにより、界面準位密度が２
．５ ｘ １０”ｃ■−２ｅＶ−’から〜Ｉ Ｘ １０
’ ｃｍ−２ｅ Ｖ−’に、また暗電流が１／３に減少
されると公表されている。
ところで、本発明者らは、先にこのフッ素を利用したＣ
ＭＤ受光素子の暗電流を低減する製造方法を出願した（
特願平１−８７０９Ｂ号公報）。この発明では、ＣＭＤ
受光素子のソース・ドレイン領域を形成した後、イオン
注入装置によりＣＭＤ受光素子全面に渡りフッ素をイオ
ン注入するという方法をとっている。この方法では、Ｃ
ＭＤ受光素子の暗電流はフッ素イオンの注入量に依存す
るが、概ね１／２以下にすることが可能である。しかし
、ソース・ドレイン領域に注入されたフッ素イオンのダ
メージにより結晶欠陥が発生し、新な固定ノくターン雑
音（白点）を生じる場合が多々見受けられる。また、こ
のフッ素イオンの注入によりＣＭＤ受光素子の周辺走査
回路を構成するＣＭＯＳトランジスタのスレッショルド
重圧（ＶＴ ）の変化と著しい場合には、界面特性の劣
化をもたらして、オン・オフ特性が悪くなるという現象
を生じている。
ＭＤ受光素子の暗電流を低減する製造方法を出願した（
特願平１−８７０９Ｂ号公報）。この発明では、ＣＭＤ
受光素子のソース・ドレイン領域を形成した後、イオン
注入装置によりＣＭＤ受光素子全面に渡りフッ素をイオ
ン注入するという方法をとっている。この方法では、Ｃ
ＭＤ受光素子の暗電流はフッ素イオンの注入量に依存す
るが、概ね１／２以下にすることが可能である。しかし
、ソース・ドレイン領域に注入されたフッ素イオンのダ
メージにより結晶欠陥が発生し、新な固定ノくターン雑
音（白点）を生じる場合が多々見受けられる。また、こ
のフッ素イオンの注入によりＣＭＤ受光素子の周辺走査
回路を構成するＣＭＯＳトランジスタのスレッショルド
重圧（ＶＴ ）の変化と著しい場合には、界面特性の劣
化をもたらして、オン・オフ特性が悪くなるという現象
を生じている。
本発明は上記事情に鑑みてなされたもので、フッ素イオ
ン注入法の欠点である白点及び周辺ＣＭＯＳトランジス
タの特性劣化がなく、かつ工程数が少ない固体撮像装置
の製造方法を提供することを目的とする。
ン注入法の欠点である白点及び周辺ＣＭＯＳトランジス
タの特性劣化がなく、かつ工程数が少ない固体撮像装置
の製造方法を提供することを目的とする。
［課題を解決するための手段］
本発明は、半導体基板上に形成された第１導電型の半導
体層と、この半導体層表面に形成された第１導電型又は
第２導電型のソース領域及びドレイン領域と、前記ソー
ス・ドレイン領域間の前記半導体層上にゲート絶縁膜を
介して形成され、光が入射されるゲート電極と、前記ソ
ース領域、ドレイン領域に夫々接続されるソース電極及
びドレイン電極とからなる電荷変調素子、及びこの電荷
変調素子を走査する相補型ＭＯＳｌ−ランジスタとを具
備した固体撮像装置の製造方法において、ゲート電極の
材料である多結晶シリコン層をパターニングしてゲート
電極を形成する前に、フッ素元素をその飛程が多結晶シ
リコン層にとどまるようにイオン注入すること工程を含
むことを特徴とする固体撮像装置の製造方法である。
体層と、この半導体層表面に形成された第１導電型又は
第２導電型のソース領域及びドレイン領域と、前記ソー
ス・ドレイン領域間の前記半導体層上にゲート絶縁膜を
介して形成され、光が入射されるゲート電極と、前記ソ
ース領域、ドレイン領域に夫々接続されるソース電極及
びドレイン電極とからなる電荷変調素子、及びこの電荷
変調素子を走査する相補型ＭＯＳｌ−ランジスタとを具
備した固体撮像装置の製造方法において、ゲート電極の
材料である多結晶シリコン層をパターニングしてゲート
電極を形成する前に、フッ素元素をその飛程が多結晶シ
リコン層にとどまるようにイオン注入すること工程を含
むことを特徴とする固体撮像装置の製造方法である。
本発明において、前記イオン注入量は、１×１０”ｃｍ
−２〜２ ｘ １０”ｃｍ−２が望ましい。この理由は
、Ｉ Ｘ １０”ｃｍ−２未満ではＣＭＤ受光素子の暗
電流低減効果が小さく、２ ｘ １０”ｃｍ−２を越え
る場合は暗電流に変化がないからである。
−２〜２ ｘ １０”ｃｍ−２が望ましい。この理由は
、Ｉ Ｘ １０”ｃｍ−２未満ではＣＭＤ受光素子の暗
電流低減効果が小さく、２ ｘ １０”ｃｍ−２を越え
る場合は暗電流に変化がないからである。
また、加速エネルギーは多結晶シリコン層にフッ素原子
がとどまる条件で行う。第３図及び第４図は夫々加速エ
ネルギーのデバイス特性の影響例を示す図で、第３図は
ＣＭＤ受光素子の周辺走査回路を構成するｎチャネルＭ
Ｏ３トランジスタの電流特性を示す。第３図より、フッ
素イオンがシリコン−シリコン酸化膜界面に到達する条
件の場合（曲線（イ）、（ロ））、フッ素注入を全く行
なっていないＭＯＳトランジスタのＩＶ特性（曲線（ハ
））と比較すると、■、のシフトとサブスレッションル
ド特性の劣化が生じていることが明らかである。一方、
フッ素イオンが多結晶シリコン層中にとどまる条件でイ
オン注入を行った場合は、正常な特性を示している。同
様なフッ素元素の影響は、第４図のＣＭＤ受光素子の場
合にも認められる。フッ素元素か界面に到達した時のＣ
ＭＤ受光素子のｌ５−Ｖ、特性（曲線（イ）。
がとどまる条件で行う。第３図及び第４図は夫々加速エ
ネルギーのデバイス特性の影響例を示す図で、第３図は
ＣＭＤ受光素子の周辺走査回路を構成するｎチャネルＭ
Ｏ３トランジスタの電流特性を示す。第３図より、フッ
素イオンがシリコン−シリコン酸化膜界面に到達する条
件の場合（曲線（イ）、（ロ））、フッ素注入を全く行
なっていないＭＯＳトランジスタのＩＶ特性（曲線（ハ
））と比較すると、■、のシフトとサブスレッションル
ド特性の劣化が生じていることが明らかである。一方、
フッ素イオンが多結晶シリコン層中にとどまる条件でイ
オン注入を行った場合は、正常な特性を示している。同
様なフッ素元素の影響は、第４図のＣＭＤ受光素子の場
合にも認められる。フッ素元素か界面に到達した時のＣ
ＭＤ受光素子のｌ５−Ｖ、特性（曲線（イ）。
（ロ））は、界面に正の固定電荷が生じる場合に見られ
る様に変化する。この様な！■特性の変化がフッ素元素
の導入によって生じる条件では、フッ素元素導入量のゆ
らぎがＩＶ特性のゆらぎとなり、新たな固定雑音の原因
となる。従って、ＣＭＤ受光素子においても、ＩＶ特性
が変化しない様にフッ素イオンが多結晶シリコン層中に
とどまる条件でイオン注入を行なう必要がある。例えば
、多結晶シリコン層の膜厚が２０００人の場合、（ＲＰ
十３ＸΔＲｐ）をフッ素の到達位置とすると、加速エネ
ルギー４０Ｋ ｅ Ｖでは、Ｒ，＋３ＸΔＲ。
る様に変化する。この様な！■特性の変化がフッ素元素
の導入によって生じる条件では、フッ素元素導入量のゆ
らぎがＩＶ特性のゆらぎとなり、新たな固定雑音の原因
となる。従って、ＣＭＤ受光素子においても、ＩＶ特性
が変化しない様にフッ素イオンが多結晶シリコン層中に
とどまる条件でイオン注入を行なう必要がある。例えば
、多結晶シリコン層の膜厚が２０００人の場合、（ＲＰ
十３ＸΔＲｐ）をフッ素の到達位置とすると、加速エネ
ルギー４０Ｋ ｅ Ｖでは、Ｒ，＋３ＸΔＲ。
２３００人となり、多結晶シリコン層を通過し、一部は
酸化膜界面に到達し、上記のようにデバイス特性の劣化
をきたすことになる。本発明者らが実験したところ、多
結晶シリコン層の膜厚が２０００人の場合、フッ素イオ
ンの注入加速エネルギーは３２ＫｅＶ以下にする必要が
ある。
酸化膜界面に到達し、上記のようにデバイス特性の劣化
をきたすことになる。本発明者らが実験したところ、多
結晶シリコン層の膜厚が２０００人の場合、フッ素イオ
ンの注入加速エネルギーは３２ＫｅＶ以下にする必要が
ある。
本発明によれば、フッ素イオン注入法の欠点である白点
及び周辺ＣＭＯＳトランジスタの特性劣化がなく、かつ
工程数を少なくできる。
及び周辺ＣＭＯＳトランジスタの特性劣化がなく、かつ
工程数を少なくできる。
以下、本発明の実施例について図を参照して説明する。
なお、簡略のため、電荷変調素子を走査する相補型ＭＯ
Ｓトランジスタの製造方法については省略した。
Ｓトランジスタの製造方法については省略した。
［実施例１］
第１図（Ａ）〜（Ｄ）を参照する。
（１）まず、ｐ−型のシリコン基板１１上にｎ−型のエ
ピタキシャル層１２を形成した後、このエピタキシャル
層１２上に厚さ２００〜５００人のゲート酸化膜１３を
形成した（第１図（Ａ）図示）。つづいて、前記ゲート
酸化ＷＡ１３上に、厚さＩ［ｌ［ｌ［１〜５０００人の
多結晶シリコン層１４をＬＰＣＶＤ法により堆積した。
ピタキシャル層１２を形成した後、このエピタキシャル
層１２上に厚さ２００〜５００人のゲート酸化膜１３を
形成した（第１図（Ａ）図示）。つづいて、前記ゲート
酸化ＷＡ１３上に、厚さＩ［ｌ［ｌ［１〜５０００人の
多結晶シリコン層１４をＬＰＣＶＤ法により堆積した。
次いて、前記多結晶シリコン層］４の全面にフッ素イオ
ン（Ｆ“）２３をイオン注入法により導入した（第１図
（Ｂ）ＩＺ示）。この際、イオン注入量は、１ ｘ １
０”ｃｍ−２〜２ Ｘ １０”ａｍ−２とした。また、
加速エネルギーは多結晶シリコン層にフッ素原子がとど
まる条件で行った。
ン（Ｆ“）２３をイオン注入法により導入した（第１図
（Ｂ）ＩＺ示）。この際、イオン注入量は、１ ｘ １
０”ｃｍ−２〜２ Ｘ １０”ａｍ−２とした。また、
加速エネルギーは多結晶シリコン層にフッ素原子がとど
まる条件で行った。
（２〉次に、電極となる前記多結晶シリコン層１４の抵
抗を下げるために、この多結晶シリコン層１４にｎ型不
純物を熱拡散法またはイオン注入法によって導入した。
抗を下げるために、この多結晶シリコン層１４にｎ型不
純物を熱拡散法またはイオン注入法によって導入した。
つづいて、前記多結晶シリコン層１４上にフォトリソグ
ラフィーによってレジストパターン１５を形成した。次
いで、このレジストパターン１５をマスクとして前記多
結晶シリコン層１４を選択的に除去し、ゲート電極１６
を形成した（第１図（Ｃ）図示）。更に、前記ゲート電
極１８をマスクとして前記エピタキシャル層１２にｎ型
不純物を導入し、ｎ４型のソース領域１７．ドレイン領
域１８を形成した。ひきつづき、層間絶縁Ｈ１９を形成
し、前記ソース・ドレイン領域１７． Ｉｌｌに対応す
る層間絶縁膜１９を選択的に除去して開口部２０を形成
した後、これらの開口部２０にソース電極２１． ド
レイン電極２２を形成して固体撮像装置を製造した（第
１図（Ｄ）図示）。
ラフィーによってレジストパターン１５を形成した。次
いで、このレジストパターン１５をマスクとして前記多
結晶シリコン層１４を選択的に除去し、ゲート電極１６
を形成した（第１図（Ｃ）図示）。更に、前記ゲート電
極１８をマスクとして前記エピタキシャル層１２にｎ型
不純物を導入し、ｎ４型のソース領域１７．ドレイン領
域１８を形成した。ひきつづき、層間絶縁Ｈ１９を形成
し、前記ソース・ドレイン領域１７． Ｉｌｌに対応す
る層間絶縁膜１９を選択的に除去して開口部２０を形成
した後、これらの開口部２０にソース電極２１． ド
レイン電極２２を形成して固体撮像装置を製造した（第
１図（Ｄ）図示）。
しかして、上記実施例１によれば、フッ素イオンをエピ
タキシャル層１２に直接到達しないように多結晶シリコ
ン層１４に注入されるため、イオン注入によるダメージ
による欠陥を回避できる。従って、ダメージ回復のため
の熱処理も必要がないので、工程数も少なくできる。
タキシャル層１２に直接到達しないように多結晶シリコ
ン層１４に注入されるため、イオン注入によるダメージ
による欠陥を回避できる。従って、ダメージ回復のため
の熱処理も必要がないので、工程数も少なくできる。
なお、上記実施例１では、多結晶シリコン層の抵抗を下
げるための不純物導入の前にフッ素イオンを注入を行な
っているが、この工程順は逆にしても同様な効果が期待
できる。
げるための不純物導入の前にフッ素イオンを注入を行な
っているが、この工程順は逆にしても同様な効果が期待
できる。
［実施例２コ
まず、実施例１と同様に、ゲート絶縁膜、多結晶シリコ
ン層を堆積した後、ＢＦ２４をイオン注入した。この時
のイオン注入量は、電気抵抗を下げるために５ Ｘ １
−０”ｃｍ−２以上必要である。この場合のフッ素元素
の導入量は、２倍のＩ Ｘ ｌＯ”ｃｍ−２必要となる
。加速エネルギーは−、フッ素元素が多結晶シリコン層
性にとどまる条件で行なう。この場合、フッ素イオン単
独のイオン注入加速エネルギーの約１．９倍に、加速エ
ネルギーを高くしてもフッ素元素の到達位置は変わらな
い。以後、実施例１と同様にして、ゲート電極、ソース
・ドレイン領域等を形成して固体撮像装置を製造した。
ン層を堆積した後、ＢＦ２４をイオン注入した。この時
のイオン注入量は、電気抵抗を下げるために５ Ｘ １
−０”ｃｍ−２以上必要である。この場合のフッ素元素
の導入量は、２倍のＩ Ｘ ｌＯ”ｃｍ−２必要となる
。加速エネルギーは−、フッ素元素が多結晶シリコン層
性にとどまる条件で行なう。この場合、フッ素イオン単
独のイオン注入加速エネルギーの約１．９倍に、加速エ
ネルギーを高くしてもフッ素元素の到達位置は変わらな
い。以後、実施例１と同様にして、ゲート電極、ソース
・ドレイン領域等を形成して固体撮像装置を製造した。
実施例２によれば、多結晶シリコン層へのフッ素イオン
注入と抵抗を下げるための不純物の注入を兼ねるため、
工程数を少な（することができる。
注入と抵抗を下げるための不純物の注入を兼ねるため、
工程数を少な（することができる。
また、フッ素を分子イオンという形態でイオン注入でき
るため、多結晶シリコン層中におけるフッ素の飛程を浅
くすることか容易であり、受光特性の改善のために多結
晶シリコン層の薄膜化にも適用可能である。
るため、多結晶シリコン層中におけるフッ素の飛程を浅
くすることか容易であり、受光特性の改善のために多結
晶シリコン層の薄膜化にも適用可能である。
なお、上記実施例２においては、多結晶シリコンからな
る電極の抵抗を下げるためにＰＦ２分子イオン注入後、
多結晶シリコン層への不純物導入工程を追加しても良い
。この場合、多結晶シリコン導電型にとられれず、ＢＦ
２ 、ＮＦ２等の分子イオンをフッ素導入のためのイオ
ン種として用い、抵抗とフッ素濃度を別々に制御できる
という利点を有する。
る電極の抵抗を下げるためにＰＦ２分子イオン注入後、
多結晶シリコン層への不純物導入工程を追加しても良い
。この場合、多結晶シリコン導電型にとられれず、ＢＦ
２ 、ＮＦ２等の分子イオンをフッ素導入のためのイオ
ン種として用い、抵抗とフッ素濃度を別々に制御できる
という利点を有する。
なお、上記実施例１．２では、ｎチャネルＣＭＤ受光素
子について説明したか、ｐチャネルＣＭＤ受光素子につ
いても同様である。
子について説明したか、ｐチャネルＣＭＤ受光素子につ
いても同様である。
［発明の効果］
以上詳述したように本発明によれば、フッ素イオン注入
法の欠点である白点及び周辺ＣＭＯ５トランジスタの特
性劣化がなく、かつ工程数が少なく、暗電流が小さい固
体撮像装置の製造方法を提供できる。
法の欠点である白点及び周辺ＣＭＯ５トランジスタの特
性劣化がなく、かつ工程数が少なく、暗電流が小さい固
体撮像装置の製造方法を提供できる。
第１図（Ａ）〜（Ｄ）は本発明の実施例１に係る固体撮
像装置の製造方法を工程順に示す断面図、第２図は従来
の固体撮像装置の断面図、第３図及び第４図は夫々加速
エネルギーのデバイス特性の影響例を示す特性図である
。 １】・・・基板、１２・・エビキンヤル層、１３・・・
ゲート絶縁膜、１４・・・多結晶ンリコン層、１５・・
・レジストパターン、１Ｇ・・・ゲート電極、１７・・
・ソース領域、１８・・・ソース領域、１９・・・層間
絶縁膜、２０・・・開口部、２１・・・ソース電極、２
２・・・ドレイン電極。 出願人代理人 弁理士 坪井 浮 彫１図 第２図 γ−ト電圧（ｖ） 第３図
像装置の製造方法を工程順に示す断面図、第２図は従来
の固体撮像装置の断面図、第３図及び第４図は夫々加速
エネルギーのデバイス特性の影響例を示す特性図である
。 １】・・・基板、１２・・エビキンヤル層、１３・・・
ゲート絶縁膜、１４・・・多結晶ンリコン層、１５・・
・レジストパターン、１Ｇ・・・ゲート電極、１７・・
・ソース領域、１８・・・ソース領域、１９・・・層間
絶縁膜、２０・・・開口部、２１・・・ソース電極、２
２・・・ドレイン電極。 出願人代理人 弁理士 坪井 浮 彫１図 第２図 γ−ト電圧（ｖ） 第３図
Claims (6)
- （１）半導体基板上に形成された第１導電型の半導体層
と、この半導体層表面に形成された第１導電型又は第２
導電型のソース領域及びドレイン領域と、前記ソース・
ドレイン領域間の前記半導体層上にゲート絶縁膜を介し
て形成され、光が入射されるゲート電極と、前記ソース
領域、ドレイン領域に夫々接続されるソース電極及びド
レイン電極とからなる電荷変調素子、及びこの電荷変調
素子を走査する相補型ＭＯＳトランジスタとを具備した
固体撮像装置の製造方法において、ゲート電極の材料で
ある多結晶シリコン層をパターニングしてゲート電極を
形成する前に、フッ素元素をその飛程が多結晶シリコン
層にとどまるようにイオン注入する工程を含むことを特
徴とする固体撮像装置の製造方法。 - （２）前記多結晶シリコン層中にフッ素イオンを２×１
０＾１＾６ｃｍ＾−＾２イオン注入した後、ｎ型又はｐ
型の不純物を導入する請求項１記載の固体撮像装置の製
造方法。 - （３）前記多結晶シリコン層中にｎ型又はｐ型の不純物
を導入した後、フッ素イオンを１×１０＾１＾５〜２×
１０＾１＾６ｃｍ＾−＾２導入する請求項１記載の固体
撮像装置の製造方法。 - （４）前記多結晶シリコン層中にｎ型又はｐ型の不純物
とフッ素元素との分子イオンを導入する請求項１記載の
固体撮像装置の製造方法。 - （５）前記分子イオンの注入量は１×１０＾１＾５〜１
×１０＾１＾６ｃｍ＾−＾２である請求項４記載の固体
撮像装置の製造方法。 - （６）フッ素元素を含む分子イオンを１×１０＾１＾５
〜１×１０＾１＾６ｍ＾−＾２の注入量で多結晶シリコ
ン層にイオン注入する工程と、前記多結晶シリコン層に
ｎ型又はｐ型不純物を導入する工程とを具備する請求項
１記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293926A JPH04167469A (ja) | 1990-10-31 | 1990-10-31 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293926A JPH04167469A (ja) | 1990-10-31 | 1990-10-31 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167469A true JPH04167469A (ja) | 1992-06-15 |
Family
ID=17800953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293926A Pending JPH04167469A (ja) | 1990-10-31 | 1990-10-31 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167469A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183510A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置の製造方法 |
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| US10504950B2 (en) | 2017-06-08 | 2019-12-10 | Renesas Electronics Corporation | Solid-state imaging device and its manufacturing method |
-
1990
- 1990-10-31 JP JP2293926A patent/JPH04167469A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466612A (en) * | 1992-03-11 | 1995-11-14 | Matsushita Electronics Corp. | Method of manufacturing a solid-state image pickup device |
| JPH07183510A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置の製造方法 |
| US10504950B2 (en) | 2017-06-08 | 2019-12-10 | Renesas Electronics Corporation | Solid-state imaging device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138528B2 (en) | Solid state image pickup device and manufacturing method therefor | |
| US8354631B2 (en) | Solid-state image device manufacturing method thereof, and image capturing apparatus with first and second stress liner films | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US7408211B2 (en) | Transfer transistor of CMOS image sensor | |
| JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
| JP2004014911A (ja) | 半導体装置およびその製造方法 | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| TWI707386B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR20040058697A (ko) | 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법 | |
| KR100813800B1 (ko) | 암전류 특성과 전하저장능력을 향상시킨 이미지센서 및 그제조방법 | |
| JP4016192B2 (ja) | 固体撮像装置とその製造方法 | |
| JP2004273913A (ja) | 固体撮像装置およびその製造方法 | |
| JPH08153866A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| KR100700266B1 (ko) | 이미지센서 제조 방법 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JP2007201087A (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
| KR100247478B1 (ko) | 씨모스 트랜지스터 제조 방법 | |
| JP3026834B2 (ja) | 固体撮像装置 |