KR100738575B1 - 반도체소자 제조를 위한 고온 건식산화방법 - Google Patents

반도체소자 제조를 위한 고온 건식산화방법 Download PDF

Info

Publication number
KR100738575B1
KR100738575B1 KR1020000037361A KR20000037361A KR100738575B1 KR 100738575 B1 KR100738575 B1 KR 100738575B1 KR 1020000037361 A KR1020000037361 A KR 1020000037361A KR 20000037361 A KR20000037361 A KR 20000037361A KR 100738575 B1 KR100738575 B1 KR 100738575B1
Authority
KR
South Korea
Prior art keywords
oxidation
gas
temperature
high temperature
main
Prior art date
Application number
KR1020000037361A
Other languages
English (en)
Other versions
KR20020002981A (ko
Inventor
이창진
권오정
김수호
이우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000037361A priority Critical patent/KR100738575B1/ko
Publication of KR20020002981A publication Critical patent/KR20020002981A/ko
Application granted granted Critical
Publication of KR100738575B1 publication Critical patent/KR100738575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고온 건식산화방법에 있어서, 초기의 저온 램프업단계까지만 O2를 미량 넣어주어 저온에서의 산화막의 성장을 최대한 억제시킴과 동시에 질화막의 성장을 방지하고, 주 산화공정온도까지 온도를 상승시킨 후에 공정안정화단계를 나누어 O2량을 점진적으로 늘려주며, 주 산화단계에서 희석된 O2를 사용함으로써 고온의 산화공정을 가능하게 하게 공정 균일도 개선 및 소자의 특성 향상을 도모한다.
STI, 건식산화, 측벽산화막, 측벽희생산화막

Description

반도체소자 제조를 위한 고온 건식산화방법{Method of high-temperature dry oxidation for semiconductor fabrication}
도 1은 종래의 고온 건식산화과정을 도시한 도면,
도 2는 본 발명에 의한 고온 건식산화과정을 도시한 도면.
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자 제조를 위한 고온 건식산화방법에 관한 것이며, 더 자세히는 트렌치 소자분리(STI, Shallow Trench Isolation) 공정에 있어서 측벽 희생산화막/측벽산화막/Vt 스크린산화막 형성시 고온에서 희석된 건식산화방식을 사용하여 STI 프로파일을 개선하고 소자 특성을 향상시키며 산화공정의 균일도를 향상시키는 방법에 관한 것이다.
STI 공정중 트렌치 식각공정으로 인한 식각손상의 제거와 트렌치 상부를 완만하게 하기 위해 고온의 측벽 희생산화막과 측벽산화막을 이용하고 있으며, 웰 이온주입의 스크린을 위한 Vt 스크린산화막에도 고온 건식산화막을 적용하고 있다. 이러한 고온 산화공정은 산화로(Furnace)에서 진행하며 보트의 장착(750∼800℃)에서부터 램프 상승(950℃)까지 질화막 형성방지 및 공정 균일도 확보를 위해 미량의 O2 가스를 넣어주고 있다. 이 경우, 주 산화공정전까지 성장되는 산화막의 두께가 30∼40Å 정도로 저온에서의 산화부분이 많아져 STI 상부의 프로파일을 나쁘게 하는 요인이 된다. 또한, 주 건식산화단계 (1000℃)에서 O2를 10ℓ 흘리면서 산화를 시키고 있는데, 고온에서의 산화이므로 50∼100Å 정도의 얇은 산화막을 성장시키기 위해서는 쏘크시간(Soak time)이 5분 이내로 조절되어야 한다. 이와 같은 종래의 고온 산화방식에서는 산화로 내에서의 영역별 균일도도 2% 정도로 양호하지 못해 양산성이 부족하였다.
도 1은 STI 공정에 사용하는 측벽 희생산화막/측벽산화막을 형성하기 위하여 산화로에서 산화를 실행하기 위한 공정흐름을 나타낸 것이다.
로드(load) 단계는 웨이퍼가 탑재된 보트를 고온의 산화로에 100∼150mm/min의 속도로 넣는 공정이다. 이후에 복구단계(Recovery step)는 각 웨이퍼의 온도를 일정하게 해주기 위해 보트의 로딩온도에서 대기하는 공정이고, 램프업(Ramp-up) 단계는 필요한 공정온도로 상승시키기 위하여 일반적으로 약 5℃/min의 온도상승율로 가열시키는 단계이다. 온도안정화 단계(Temp-stab step)는 모든 웨이퍼들이 같은 온도를 유지하도록 하고 온도 상승시 발생할 수 있는 오버슈트를 방지하기 위한 단계이다.
산화(Oxidation)단계는 필요한 산화막의 두께를 얻기 위하여 주 산화과정을 진행하는 단계로, 주로 100%의 산소분위기에서 진행한다. N2-퍼지(purge) 단계는 주 산화공정이 끝난 뒤 남아 있는 산소를 제거하고 어닐링 효과를 주기 위한 단계이며, 램프다운(Ramp-down)단계는 웨이퍼들을 산화로에서 꺼내기 위하여 필요한 낮은 온도로 낮추는 단계이고, 언로드(Unload)단계는 산화로에 들어 있는 웨이퍼가 탑재된 보트를 산화로 밖으로 꺼내는 단계이다.
상기와 같은 일반적인 산화과정에서는 초기 산화공정중 하부의 실리콘과 반응하여 질화막(Si3N4)을 형성하거나, 균일한 산화막을 형성하기 위하여 로드, 대기, 램프업 및 온도안정화까지 각 단계에 LO2를 약 1∼5%, 즉, 0.12∼0.5SLM 정도를 산화로내에 흘려주는 것이 일반적이었다.
그러나 이러한 일반적인 공정을 사용하면, 주 산화공정인 산화단계전까지의 산화막이 약 30∼35Å정도 성장하게 된다. 현재 차세대 256M SDRAM의 측벽희생산화막과 측벽산화막은 타겟이 100Å이고 Vt 스크린산화막의 경우는 50Å인 것을 고려하면, 고온에서의 공정마진이 부족하며, 저온(주 산화공정온도인 1000℃보다 낮은 온도)에서의 산화부분이 많아지게 되면 STI구조의 상부 프로파일이 나빠져 리프레쉬특성 및 신뢰성 면에서 좋지 않은 영향을 미치게 된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 주 산화단계전까지 성장되는 산화막부분을 줄이고 공정의 균일도를 개선시키기 위한 고온 건식산화방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체소자 제조공정중 트렌치 소자분리 공정에 사용되는 산화막을 형성하기 위한 고온 건식산화방법에 있어서, N2 가스와 함께 O2 가스를 흘려주면서 온도를 상승시키는 제1램프업단계; 상기 O2 가스의 흐름을 차단한 상태에서 상기 N2만을 흘려주면서 주 산화공정에 필요한 산화온도까지 온도를 상승시키는 제2램프업단계; 상기 O2 가스의 유량을 점진적으로 증가시키면서 상기 주산화공정의 산화온도를 일정시간 유지하는 공정안정화 단계; 및 희석된 상기 O2 가스를 흘리면서 산화를 수행하는 주 산화단계를 포함하며, 상기 공정안정화단계에 주입하는 산소 가스는 상기 주 산화 단계에서 주입되는 산소가스보다 농도가 더 낮은 것을 특징으로 하는 고온 건식산화방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2에 본 발명에 의한 고온 건식산화방법의 공정흐름을 나타내었다. 이것은 고온에서 산화공정을 진행하되, LO2에 의해 성장되는 산화막의 두께를 최소화하면서 초기의 산화과정에 의해 형성되는 질화막의 성장을 막기 위해 새롭게 제작한 흐름도이다.
도 2에 도시한 바와 같이 초기의 850℃±25℃까지의 램프업 단계까지만 LO2를 1%(0.12SLM, N2에 대한 O2량)정도 흘려주고, 1000℃까지의 램프업 단계까지는 일체의 LO2를 사용하지 않고 N2만 흘려준다. 이후, 1000℃±50℃의 온도 안정화단계에서는 LO2량을 점진적으로 증가시켜 O2의 양을 N2의 2∼5% 이내에서 점진적으로 늘려 웨이퍼 내에서의 균일도를 개선시킨다. 이 경우, 질화막 성장은 관찰되지 않았다. 또한, 고온에서의 공정 제어성을 확보하기 위하여 주 산화단계에서는 N2를 넣어주고 산소의 양은 약 20∼50%로 한다. 상기 주산화단계 온도까지의 온도 상승 및 하강 율는 2.5∼5℃/min으로 한다.
상기와 같은 고온 산화공정에서 차세대 256M SDRAM의 측벽 희생산화막과 측벽산화막에서 요구하는 타겟인 100Å을 만족시키기 위한 산화시간은 약 11분이 필요하였다.
상기한 바와 같이 본 발명은 초기의 저온 램프업단계까지만 O2를 미량 넣어주어 저온에서의 산화막의 성장을 최대한 억제시킴과 동시에 질화막의 성장을 방지하고, 주 산화공정온도까지 온도를 상승시킨 후에 공정안정화단계를 나누어 O2량을 점진적으로 늘려주며, 주 산화단계에서 희석된 O2를 사용함으로써 고온의 산화공정을 가능하게 하게 공정 균일도 개선 및 소자의 특성 향상을 도모한다.
이렇듯 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 저온에서의 산화부분을 최소화시킴과 동시에 질화막 형성을 방지함으로써 고온 산화의 공정마진을 확보하고 소자의 특성을 개선시킬 수 있다.

Claims (7)

  1. 반도체소자 제조공정중 트렌치 소자분리 공정에 사용되는 산화막을 형성하기 위한 고온 건식산화방법에 있어서,
    N2 가스와 함께 O2 가스를 흘려주면서 온도를 상승시키는 제1램프업단계;
    상기 O2 가스의 흐름을 차단한 상태에서 상기 N2만을 흘려주면서 주 산화공정에 필요한 산화온도까지 온도를 상승시키는 제2램프업단계;
    상기 O2 가스의 유량을 점진적으로 증가시켜, 상기 주산화공정의 산화온도를 일정시간 유지하는 공정안정화 단계; 및
    N2 가스에 의해 희석된 상기 O2 가스를 흘리면서 산화를 수행하는 주 산화단계를 포함하며, 상기 공정안정화단계에 주입하는 산소 가스는 상기 주 산화 단계에서 주입되는 산소가스보다 농도가 더 낮은 것을 특징으로 하는 고온 건식산화방법.
  2. 제1항에 있어서,
    상기 제1램프업단계에서 850±25℃까지 온도를 상승시키는 것을 특징으로 하는 고온 건식산화방법.
  3. 제1항에 있어서,
    상기 제1램프업단계에서 상기 O2 가스의 유량은 N2 가스 유량의 1% 이내로 제한하는 것을 특징으로 하는 고온 건식산화방법.
  4. 제1항에 있어서,
    상기 주산화공정의 산화온도는 1000±50℃로 하는 것을 특징으로 하는 고온 건식산화방법.
  5. 제1항에 있어서,
    상기 공정안정화 단계에서의 상기 O2 가스의 유량은 상기 N2 가스 유량의 2∼5% 범위에서 점진적으로 증가시키는 것을 특징으로 하는 고온 건식산화방법.
  6. 제1항에 있어서,
    상기 주 산화단계에서 상기 O2 가스의 유량은 상기 N2 가스 유량의 20∼50%로 하는 것을 특징으로 하는 고온 건식산화방법.
  7. 제1항에 있어서,
    상기 주산화단계 온도까지의 온도 상승 및 하강율은 2.5∼5℃/분으로 하는 것을 특징으로 하는 고온 건식산화방법.
KR1020000037361A 2000-06-30 2000-06-30 반도체소자 제조를 위한 고온 건식산화방법 KR100738575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037361A KR100738575B1 (ko) 2000-06-30 2000-06-30 반도체소자 제조를 위한 고온 건식산화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037361A KR100738575B1 (ko) 2000-06-30 2000-06-30 반도체소자 제조를 위한 고온 건식산화방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029913A Division KR20070037740A (ko) 2007-03-27 2007-03-27 반도체소자 제조를 위한 고온 건식산화방법

Publications (2)

Publication Number Publication Date
KR20020002981A KR20020002981A (ko) 2002-01-10
KR100738575B1 true KR100738575B1 (ko) 2007-07-11

Family

ID=19675592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037361A KR100738575B1 (ko) 2000-06-30 2000-06-30 반도체소자 제조를 위한 고온 건식산화방법

Country Status (1)

Country Link
KR (1) KR100738575B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432896B1 (ko) * 2001-12-27 2004-05-22 동부전자 주식회사 에스티아이 공정의 실리콘 질화막 생성 억제방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052494A (ko) * 1996-12-24 1998-09-25 김영환 플래쉬 메모리의 산화막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052494A (ko) * 1996-12-24 1998-09-25 김영환 플래쉬 메모리의 산화막 형성방법

Also Published As

Publication number Publication date
KR20020002981A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US7977216B2 (en) Silicon wafer and fabrication method thereof
KR100738575B1 (ko) 반도체소자 제조를 위한 고온 건식산화방법
JP4563918B2 (ja) 単結晶ＳｉＣ基板の製造方法
KR20070037740A (ko) 반도체소자 제조를 위한 고온 건식산화방법
US6387777B1 (en) Variable temperature LOCOS process
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
US6291365B1 (en) Method for manufacturing thin gate silicon oxide layer
US6939771B2 (en) Discontinuous dielectric interface for bipolar transistors
US7575986B2 (en) Gate interface relaxation anneal method for wafer processing with post-implant dynamic surface annealing
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR100379136B1 (ko) 반도체 소자 형성 방법과 반도체 소자
KR100357304B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050118477A (ko) 플래쉬 메모리 소자의 제조 방법
US20230215737A1 (en) Method of annealing out silicon defectivity
KR100687410B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR950005272B1 (ko) 반도체 장치의 소자분리방법
KR100602109B1 (ko) 반도체 소자의 게이트산화막 형성 방법
KR100197117B1 (ko) 반도체 소자의 웰 형성 방법
KR20030021198A (ko) 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20060030173A (ko) 플래쉬 메모리 소자의 제조 방법
KR19990005904A (ko) 반도체 소자의 필드 산화막 형성 방법
KR100309646B1 (ko) 반도체 기판 특성 개선방법
KR100390909B1 (ko) 반도체소자의 게더링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110627

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee