KR100197117B1 - 반도체 소자의 웰 형성 방법 - Google Patents

반도체 소자의 웰 형성 방법 Download PDF

Info

Publication number
KR100197117B1
KR100197117B1 KR1019950047096A KR19950047096A KR100197117B1 KR 100197117 B1 KR100197117 B1 KR 100197117B1 KR 1019950047096 A KR1019950047096 A KR 1019950047096A KR 19950047096 A KR19950047096 A KR 19950047096A KR 100197117 B1 KR100197117 B1 KR 100197117B1
Authority
KR
South Korea
Prior art keywords
temperature
gas
wafer
chamber
boat
Prior art date
Application number
KR1019950047096A
Other languages
English (en)
Other versions
KR970053374A (ko
Inventor
염상현
김성철
오태원
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950047096A priority Critical patent/KR100197117B1/ko
Publication of KR970053374A publication Critical patent/KR970053374A/ko
Application granted granted Critical
Publication of KR100197117B1 publication Critical patent/KR100197117B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자 제조를 위한 웰 형성 공정시, 이온 확산을 위한 드라이브-인 공정을 실시하기 위한 높은 온도까지의 온도 상승 및 하강 비율을 5℃/MIN 로 하면, 근래에 주로 사용되는 8인치 웨이퍼와 같이 크기가 큰 웨이퍼에서는 종종 슬립(Slip) 현상이 발생하며 심한 경우 웨이퍼가 깨지는 현상이 발생할 수도 있다. 그리고 SiC 재질의 보트를 사용할때 보트의 아웃 개싱(Out Gasing) 현상에 의해 웨이퍼에 결함이 발생할 가능성이 높다는 문제점이 있었음.
3. 발명의 해결방법의 요지
웰 형성을 위한 확산 공정을 실시하기 전에 웨이퍼 보트의 베이킹을 실시하고, 공정 쳄버에 웨이퍼가 담긴 보트를 넣은 후 소정 온도에서의 안정화 단계를 실시하여 웨이퍼의 실제온도를 충분히 상승시킨 다음, 이온 확산을 위해 온도로 상승시키므로써 웨이퍼의 결함을 방지할 수 있는 웰 형성 방법을 제공하고자 함.
4. 발명의 중요한 용도
고집적 반도체 소자의 웰 형성 공정에 이용됨.

Description

반도체 소자의 웰 형성 방법
제1a도 내지 제1c도는 본 발명이 적용되는 반도체 소자의 웰 형성 공정을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2, 3 : 포토레지스터
본 발명은 일반적으로 고집적 반도체 소자 제조 방법에 관한 것으로서, 특히 반도체 기판의 결함을 방지하고 파티클 발생을 억제할 수 있는 반도체 소자의 웰 형성 방법에 관한 것이다.
반도체 소자 제조 공정 중 웰 형성 공정을 보면, 제1a도에 도시된 바와 같이, 반도체 기판상(1)에 N- 웰 형성을 위한 포토레지스트 패턴(2)을 형성하고 N- 이온 주입을 실시한다. 다음에 제1b도에 도시된 바와 같이 상기 포토레지스트 패턴(2)을 제거한 다음, 다시 P- 웰 형성을 위한 포토레지스트 패턴(3)을 형성하고 P- 이온 주입을 실시한다. 다음에, 고온에서의 확산 공정을 실시하여 제1c도에 도시된 바와 같이 N- 웰 및 P- 웰을 형성하게 된다. 그런데 종래의 확산 공정에 있어서는, 1150℃ 의 고온에서 이루어지고 있으며, 대기상태의 온도인 750℃ 에서 공정 온도인 1150℃ 까지 분당 약 5℃의 온도 비율로 상승시킨 후, 1150℃ 의 온도에서 장시간 확산 공정을 수행한 후 다시 750℃ 의 온도까지 온도를 하강시켜 웰을 형성시키게 된다. 그런데 근래에는 주로 8인치 웨이퍼를 사용함에 따라 온도 상승 비율을 5℃/min 로 하면 종종 슬립(Slip) 현상이 발생하며 심한 경우 웨이퍼가 깨지는 현상이 발생할 수도 있다. 그리고 SiC 재질의 보트를 사용할때 보트의 아웃 개싱(Out Gasing) 현상에 의해 웨이퍼에 결함이 발생할 가능성이 높다는 문제점이 있었다.
따라서 전술한 문제점을 해결하기 위해 안출된 본 발명은, 웰 형성을 위한 확산 공정을 실시하기 전에 웨이퍼 보트의 베이킹을 실시하고, 공정 쳄버에 웨이퍼가 담긴 보트를 넣은 후 소정 온도에서의 안정화 단계를 실시하여 웨이퍼의 실제온도를 충분히 상승시킨 다음, 이온 확산을 위해 온도로 상승시키므로써 웨이퍼의 결함을 방지할 수 있는 웰 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 웰 형성 방법은, 반도체 웨이퍼에 N- 웰 및 P- 웰을 형성하기 위한 이온 주입을 실시하는 단계와, 공정쳄버에 O2가스와 TCA 가스를 불어 넣으면서 소정의 온도에서 웨이퍼 적재용 보트의 베이킹 공정을 수행하는 단계와, 상기 보트에 웰 형성을 위한 이온이 주입된 웨이퍼를 적재하고 웰 형성을 위한 이온 확산 공정을 실시하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 반도체 소자의 웰 형성 방법에 대하여 첨부 도면을 참조하여 보다 상세하게 설명하게 된다. 먼저, 제1a도 및 제1b도에 도시된 바와 같이, 통상적인 방식으로 반도체 기판상에 N- 웰 및 P- 웰을 형성하기 위한 이온 주입을 실시한다. 다음에 제1c도에 도시된 바와 같이 N- 웰 및 P- 웰을 형성하기 위해 확산 공정을 실시하게 되는데, 본 발명에 있어서는 확산공정을 위해 웨이퍼가 담긴 보트를 공정 쳄버에 적재하기 전에, SiC 재질의 보트에서 발생하는 아웃 개싱 현상을 방지하기 위해 산소(O2) 와 TCA 가스를 이용하여 베이킹 공정을 실시한다. 베이킹 공정은 다음의 표 1에 도시된 바와 같이 실시된다.
먼저, 공정 쳄버에 보트를 적재하고, N가스를 불어 넣으면서 약 750℃의 온도에서 약 30분 동안 온도 안정화를 실시한다. 다음에, N가스와 O가스를 불어 넣으면서 분당 약 5℃의 온도로 약 90분 동안 온도를 상승시킨다. 이때의 온도는 약 1200℃의 온도가 된다. 다음에, 공정 쳄버의 온도를 그대로 유지하면서 O가스를 이용하여 약 12시간 동안 산화 공정을 실시한다. 다음에 O가스와 TCA 가스를 불어 넣으면서 약 20분 동안 약 1150℃ 의 온도까지 온도를 하강시킨다. 다음에는 O가스와 TCA 가스를 이용하여 약 8시간 동안 산화 공정을 실시한다. 다음에는 N가스를 불어 넣으면서 약 2시간 40분 동안 서서히 온도를 하강시켜 쳄버의 온도를 약 750℃로 만든 다음 이 온도에서 보트를 대기시킨다. 다음으로 웰 형성을 위한 확산 공정을 실시하게 되는데, 이 공정은 다음의 표 2에 도시된 바와 같이 실시된다.
먼저, 전술한 바와 같이 베이킹 공정이 실시된 보트를 하강시켜 웨이퍼 적재를 위한 위치로 이동시키게 되는데, 이때 N가스를 불어 넣으면서 약 750℃의 온도에서 약 30분 동안 서서히 이동시킨다. 다음에는 N가스를 불어 넣으면서 약 30분 동안에 걸쳐 보트에 웨이퍼를 적재한다. 다음에 다시 N가스와 O가스를 불어 넣으면서 약 10분에 동안에 걸쳐 온도 안정화를 실시한 다음에, 분당 약 3℃의 온도로 약 67분 동안 온도를 상승시켜, 쳄버내의 온도를 약 950℃로 만든다. 이때 온도 상승 비율이 분당 약 5℃ 이상이 되면 웨이퍼의 뒤틀림 현상이 발생할 가능성이 높으므로 온도 상승 비율을 적절히 조절하는 것이 바람직하다. 다음에, 공정 쳄버의 온도를 그대로 유지하면서 N가스를 불어 넣으면서 약 20분 동안 온도 안정화 단계를 실시한다. 다음에 O가스를 이용하여 약 55분 동안 산화 공정을 실시한 다음, N2 가스로 약 15분 퍼지(Purge) 공정을 실시한다. 다음에는 N가스를 불어 넣으면서 분당 약 5℃의 온도로 약 1150℃ 까지 온도를 상승시킨다. 다음에 이 온도에서 약 8시간 동안 이온 확산을 위한 드라이브-인(DRIVE-IN) 공정을 실시한 다음, 분당 약 2.5℃의 온도로 약 160분 동안 온도를 하강시켜 쳄버 온도를 약 750℃의 온도로 만든다. 이때에도 온도 상승 비율이 분당 약 5℃ 이상이 되면 웨이퍼의 뒤틀림 현상이 발생할 가능성이 높으므로 온도 상승 비율을 적절히 조절하는 것이 바람직하다. 다음에 약 30분 동안에 걸쳐 보트를 하강시키고 약 10분 동안 웨이퍼를 냉각시킨 다음, 약 30분에 걸쳐 웨이퍼를 빼내고, 다시 보트를 공정 위치로 상승시킨다. 이때, N가스를 분당 약 45ℓ정도를 불어 넣으면서 보트 상승 공정을 실시하게 되면, 후속 공정시 파티클 발생을 억제할 수 있다.
고집적 반도체 소자의 제조시, 전술한 바와같은 본 발명에 따라 웰 형성 공정을 실시하므로써 웨이퍼의 슬립현상 및 뒤틀림(Warpage) 현상을 방지하고 파티클 발생을 억제할 수 있는 효과가 있다.

Claims (8)

  1. 반도체 소자의 웰을 형성 방법에 있어서, 반도체 웨이퍼에 N- 웰 및 P- 웰을 형성하기 위한 이온 주입을 실시하는 단계와, 공정쳄버에 O2가스와 TCA 가스를 불어 넣으면서 소정의 온도에서 웨이퍼 적재용 보트의 베이킹 공정을 수행하는 단계와, 상기 보트에 웰 형성을 위한 이온이 주입된 웨이퍼를 적재하고 웰 형성을 위한 이온 확산 공정을 실시하는 단계를 포함해서 이루어진 반도체 소자의 웰 형성 방법.
  2. 제1항에 있어서, 상기 베이킹 공정은, 공정 쳄버에 웨이퍼 적재용 보트를 적재하고, N2가스를 불어 넣으면서 소정의 온도에서 소정의 시간 동안 온도 안정화를 실시하는 단계와, N2가스와 O2가스를 불어 넣으면서 소정의 온도 상승 비율로 약 소정의 온도까지 온도를 상승시키는 단계와, 공정 쳄버의 온도를 그대로 유지하면서 O2가스를 이용하여 소정의 시간 동안 산화 공정을 실시하는 단계와, O2가스와 TCA 가스를 불어 넣으면서 쳄버의 온도를 소정의 온도까지 하강시키는 단계와, O2가스와 TCA 가스를 이용하여 소정의 시간동안 산화 공정을 실시하는 단계 및 N2가스를 불어 넣으면서 쳄버의 온도를 대기 온도까지 하강시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
  3. 제2항에 있어서, 상기 O2가스를 이용한 산화 공정은 약 1200℃의 온도에서 수행되고, 상기 O2가스와 TCA 가스를 이용한 산화 공정은 약 1150℃의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
  4. 제1항 또는 제2항에 있어서, 상기 이온 확산 공정은, 웨이퍼가 적재된 보트를 공정쳄버내의 공정 수행 위치로 이동시킨 다음 소정의 시간 동안 온도를 안정화 시키는 단계와, 산화막 형성을 위한 소정의 온도까지 쳄버의 온도를 상승 시키는 단계와, 소정의 시간 동안 다시 온도 안정화를 실시하는 단계와, 웨이퍼에 산화막을 형성하기 위한 산화 공정을 실시하는 단계와, 소정의 온도까지 온도를 더 상승시킨 후, 이온 확산을 드라이브-인 공정을 실시하는 단계 및 쳄버의 온도를 소정의 온도까지 하강 시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
  5. 제4항에 있어서, 상기 온도 하강 단계는 분당 약 3℃의 이하의 하강 비율로 실시되는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
  6. 반도체 소자의 웰을 형성하는 방법에 있어서, 반도체 웨이퍼에 N- 웰 및 P- 웰을 형성하기 위한 이온 주입을 실시하는 단계와, 공정 쳄버에 웨이퍼 적재용 보트를 적재하고, N2가스를 불어 넣으면서 소정의 온도에서 소정의 시간 동안 온도 안정화를 실시하는 단계와, N2가스와 O2가스를 불어 넣으면서 소정의 온도 상승 비율로 약 소정의 온도 까지 온도를 상승시키는 단계와, 공정 쳄버의 온도를 그대로 유지하면서 O2가스를 이용하여 소정의 시간 동안 산화 공정을 실시하는 단계와, O2가스와 TCA 가스를 불어 넣으면서 쳄버의 온도를 소정의 온도까지 하강시키는 단계와, O2가스와 TCA 가스를 이용하여 소정의 시간동안 산화 공정을 실시하는 단계와, N2가스를 불어 넣으면서 쳄버의 온도를 대기 온도까지 하강시키는 단계와, 상기 보트를 웨이퍼 적재를 위한 위치로 이동시킨 다음 웨이퍼를 적재하는 단계와, 상기 웨이퍼가 적재된 보트를 공정 쳄버내의 공정 수행위치로 이동시키는 단계와, 소정의 시간 동안 온도를 안정화 시키는 단계와, 산화막 형성을 위한 소정의 온도까지 쳄버의 온도를 상승시키는 제1온도 상승 단계와, 상기 상승된 온도에서 소정의 시간 동안 다시 온도 안정화를 실시하는 단계와, 웨이퍼에 산화막을 형성하기 위한 산화 공정을 실시하는 단계와, N2가스를 이용하여 소정의 시간 동안 퍼지 공정을 실시하는 단계와, 소정의 온도까지 온도를 더 상승시키는 제2온도 상승 단계와, 이온 확산을 드라이브-인 공정을 실시하는 단계와, 쳄버의 온도를 소정의 온도까지 하강 시키는 단계 및 웨이퍼를 꺼내기 위한 위치로 상기 보트를 이동시키는 단계를 포함해서 이루어진 반도체 소자의 웰 형성 방법.
  7. 제6항에 있어서, 상기 제 1 온도 상승 단계는 분당 약 3℃ 이하의 온도 상승 비율로 수행되고, 상기 제2 온도 상승 단계는 분당 약 5℃ 이하의 온도 상승 비율로 수행되고 상기 온도 하강 단계는 분당 약 3℃ 이하의 온도 하강 비율로 수행되는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
  8. 제6항 또는 제7항에 있어서, 상기 웨이퍼 적재 위치 및 공정 수행 위치로 보트를 이동시키는 단계는 각각 분당 약 45ℓ의 양으로 N2가스를 불어 넣으면서 수행되는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
KR1019950047096A 1995-12-06 1995-12-06 반도체 소자의 웰 형성 방법 KR100197117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047096A KR100197117B1 (ko) 1995-12-06 1995-12-06 반도체 소자의 웰 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047096A KR100197117B1 (ko) 1995-12-06 1995-12-06 반도체 소자의 웰 형성 방법

Publications (2)

Publication Number Publication Date
KR970053374A KR970053374A (ko) 1997-07-31
KR100197117B1 true KR100197117B1 (ko) 1999-06-15

Family

ID=19438065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047096A KR100197117B1 (ko) 1995-12-06 1995-12-06 반도체 소자의 웰 형성 방법

Country Status (1)

Country Link
KR (1) KR100197117B1 (ko)

Also Published As

Publication number Publication date
KR970053374A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US20040173315A1 (en) Apparatus and method for reducing impurities in a semiconductor material
US6841450B2 (en) Annealed wafer manufacturing method and annealed wafer
US6004868A (en) Method for CMOS well drive in a non-inert ambient
KR100537554B1 (ko) 반도체 소자의 산화막 형성 방법
US4666532A (en) Denuding silicon substrates with oxygen and halogen
KR100197117B1 (ko) 반도체 소자의 웰 형성 방법
US6268298B1 (en) Method of manufacturing semiconductor device
KR100398505B1 (ko) 단결정 실리콘 웨이퍼의 cop 제거방법
KR100296135B1 (ko) 반도체소자의산화막형성방법
KR0137550B1 (ko) 게이트 산화막 형성 방법
KR970006216B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100738575B1 (ko) 반도체소자 제조를 위한 고온 건식산화방법
JP5558200B2 (ja) プラズマアッシング方法及びプラズマアッシング装置
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
KR100671629B1 (ko) 반도체 소자의 산화막 형성 방법
JP2005026652A (ja) 半導体素子の製造方法
KR19990002895A (ko) 반도체 소자의 산화막 형성 방법
KR19990002894A (ko) 반도체 소자의 산화막 형성 방법
KR950011989B1 (ko) 게이트 산화막 형성방법
KR20130069935A (ko) 웨이퍼 제조 방법
KR100243902B1 (ko) 반도체소자의 게이트절연막 형성방법
KR100312380B1 (ko) 반도체소자의 평탄화 방법
KR100529610B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR19980057084A (ko) 반도체 장치의 게이트 산화막 형성방법
KR20000044899A (ko) 텅스텐 실리사이드의 블로잉 업 방지 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee