KR0172045B1 - 산화막 형성방법 - Google Patents

산화막 형성방법 Download PDF

Info

Publication number
KR0172045B1
KR0172045B1 KR1019950065641A KR19950065641A KR0172045B1 KR 0172045 B1 KR0172045 B1 KR 0172045B1 KR 1019950065641 A KR1019950065641 A KR 1019950065641A KR 19950065641 A KR19950065641 A KR 19950065641A KR 0172045 B1 KR0172045 B1 KR 0172045B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon substrate
forming
forming method
wet etching
Prior art date
Application number
KR1019950065641A
Other languages
English (en)
Other versions
KR970051628A (ko
Inventor
우상호
김재옥
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950065641A priority Critical patent/KR0172045B1/ko
Publication of KR970051628A publication Critical patent/KR970051628A/ko
Application granted granted Critical
Publication of KR0172045B1 publication Critical patent/KR0172045B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 산화막 형성방법을 제공하는 것으로, 실리콘기판상에 자연적으로 형성된 자연산화막을 제거한 후 패시베이션 처리를 하고, 그 위에 산화막을 형성하므로써 소자의 수율을 향상시킬 수 있는 탁월한 효과가 있다.

Description

산화막 형성방법
제1a 내지 1d도는 본 발명에 따른 산화막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 자연산화막
3 : 터널산화막
본 발명은 산화막 형성방법에 관한 것으로, 특히 반도체 플래쉬 메모리 소자의 터널산화막의 형성에 대한 산화막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에 있어서, 플래쉬 메모리의 터널 산화막으로 이용되는 N2O산화막은 핫케리어(Hot Carrier) 스트레스, 고전하 브레이크다운, 보론 침투방지 등의 우수한 특성을 지닌다. 그런데 이들 N2O산화막을 일반적인 배치형(Batch Type)의 튜브(Tube)를 이용할 경우, 자연산화막의 제어가 아주 큰 문제로 대두된다. 현재 개발중인 고집적소자에서는 터널산화막의 두께가 40Å 이하로 요구되고, 이 경우 자연산화막은 상대적으로 매우 큰 비중을 차지하게 되기 때문에 게이트특성에 미치는 영향도 증가된다. 또한 N2O산화막은 850℃이상이 고온 및 400Torr 이하의 저압에서 진행되기 때문에 실리콘 웨이퍼 내부에서의 불순물의 외부확산에 의한 산화막 특성이 저하되는 문제점이 있다.
따라서 본 발명은 실리콘기판상에 자연적으로 형성된 자연산화막을 제거한 후 패시베이션 처리를 하고, 그 위에 산화막을 형성하므로써 상기한 단점을 해소할 수 있는 산화막 형성방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 상기 실리콘기판상에 형성된 자연산화막을 습식 식각공정으로 제거하는 단계와, 상기 단계로부터 상기 실리콘기판의 표면을 패시베이션 처리하는 단계와, 상기 단계로부터 상기 실리콘기판상에 터널산화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a 내지 1d도는 본 발명에 따른 산화막 형성방법을 설명하기 위한 소자의 단면도이다.
제1a도는 실리콘기판(1)상에 자연산화막(2)이 형성된 상태의 단면도이다. 상기 실리콘기판(1)은 대기에 의해 공기중에 노출되므로써 그 위에 자연산화막(2)이 성장된다.
제1b도는 상기 실리콘기판(1)상에 형성된 자연산화막(2)을 습식 식각공정으로 제거한 상태의 단면도이다. 상기 습식 식각공정은 BOE 또는 HF액을 사용하여 실시한다.
그리고, 상기 자연산화막(2)이 제거된 상기 실리콘기판(1)을 배치형 튜브로 로딩시 상기 실리콘기판(1)상에 자연산화막(2)이 성장되지 않도록 한다.
제1c도는 상기 실리콘기판(1)상에 질소(N) 패시베이션(Passivation) 처리를 실시한 상태의 단면도이다. 상기 패시베이션 처리는 1 내지 100torr의 압력에서 온도를 증가시키면서 NH3가스를 플로우(Flow)시켜준다. 상기 온도 상승비율은 1분에 15 내지 25℃의 빠른속도로 하여 공정시간을 최소화 시킨다. 이때 상기 NH3가스는 분해되면서 생성된 질소에 의해 실리콘기판(1)의 표면에 자연산화막을 억제하면서 상기 실리콘기판(1)내로 불순물의 외부확산 현상을 방지한다.
제1d도는 상기 실리콘기판(1)상에 터널산화막(3)을 형성한 상태의 단면도이다. 상기 터널산화막(3)은 N2O가스 분위기하에서 850내지 1100℃의 온도 및 10 내지 400Torr의 압력으로 실시하여 형성한다.
상술한 바와 같이 본 발명에 의하면 실리콘기판상에 자연적으로 형성된 자연산화막을 제거한 후 패시베이션 처리를 하고, 그 위에 산화막을 형성하므로써 상기한 단점을 해소할 수 있는 산화막 형성방법을 제공하는 데 그 목적이 있다.

Claims (6)

  1. 상기 실리콘 기판상에 형성된 자연산화막을 습식 식각공정으로 제거하는 단계와, 상기 단계로부터 상기 실리콘기판의 표면을 패시베이션 처리하는 단계와, 상기 단계로부터 상기 실리콘기판상에 터널산화막을 형성하는 단계로 이루어지는 것을 특징으로하는 산화막 형성방법.
  2. 제1항에 있어서, 상기 습식 식각공정은 BOE액을 사용하여 실시하는 것을 특징으로 하는 산화막 형성방법.
  3. 제1항에 있어서, 상기 습식 식각공정은 HF액을 사용하여 실시하는 것을 특징으로하는 산화막 형성방법.
  4. 제1항에 있어서,상기 패시베이션 처리는 1 내지 100Torr의 압력에서 온도를 증가시키면서 NH3가스를 플로우시켜주는 것을 특징으로 하는 산화막 형성방법.
  5. 제4항에 있어서, 상기 온도의 증가속도는 15 내지 25℃/min으로 하여 공정시간을 최소화 시키는 것을 특징으로 하는 산화막 형성방법.
  6. 제1항에 있어서, 상기 터널산화막은 N2O가스 분위기하에서 850 내지 1100℃의 온도 및 10 내지 400Torr의 압력으로 실시하여 형성하는 것을 특징으로 하는 산화막 형성방법.
KR1019950065641A 1995-12-29 1995-12-29 산화막 형성방법 KR0172045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065641A KR0172045B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065641A KR0172045B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970051628A KR970051628A (ko) 1997-07-29
KR0172045B1 true KR0172045B1 (ko) 1999-03-30

Family

ID=19447116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065641A KR0172045B1 (ko) 1995-12-29 1995-12-29 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0172045B1 (ko)

Also Published As

Publication number Publication date
KR970051628A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP1051744B1 (en) Method of forming a semiconductor device
US4764248A (en) Rapid thermal nitridized oxide locos process
US6023093A (en) Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
US4626450A (en) Process for producing semiconductor devices
JPH04226017A (ja) 低欠陥ポリシリコン集積回路の製造方法
KR100232664B1 (ko) 반도체장치의 제조방법 및 반도체 제조장치
US4666532A (en) Denuding silicon substrates with oxygen and halogen
US3541676A (en) Method of forming field-effect transistors utilizing doped insulators as activator source
US6362059B2 (en) Production of a semiconductor device having a P-well
US5098866A (en) Method for reducing hot-electron-induced degradation of device characteristics
US4125427A (en) Method of processing a semiconductor
KR0172045B1 (ko) 산화막 형성방법
JP3288675B2 (ja) 半導体基板上に窒化された界面を形成するための方法
US9601333B2 (en) Etching process
KR970053379A (ko) 소자 격리영역의 형성방법
JP3270187B2 (ja) 半導体集積回路装置における素子分離膜の形成方法
KR100233293B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100256266B1 (ko) 반도체 장치의 게이트 산화막 성장방법
KR0166812B1 (ko) 반도체소자의 격리형성방법
KR970013095A (ko) 반도체 소자의 보호막 형성 방법
JPH0374842A (ja) 半導体装置の製造方法
KR970052858A (ko) 반도체 소자의 산화막 형성방법
JPH02129914A (ja) 化合物半導体ウェーハーの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee