KR970013095A - 반도체 소자의 보호막 형성 방법 - Google Patents
반도체 소자의 보호막 형성 방법 Download PDFInfo
- Publication number
- KR970013095A KR970013095A KR1019950025421A KR19950025421A KR970013095A KR 970013095 A KR970013095 A KR 970013095A KR 1019950025421 A KR1019950025421 A KR 1019950025421A KR 19950025421 A KR19950025421 A KR 19950025421A KR 970013095 A KR970013095 A KR 970013095A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- oxide
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000001681 protective effect Effects 0.000 title claims abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract 8
- 229910000077 silane Inorganic materials 0.000 claims abstract 8
- 239000007789 gas Substances 0.000 claims abstract 4
- -1 Hydrogen ions Chemical class 0.000 claims abstract 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract 3
- 239000011574 phosphorus Substances 0.000 claims abstract 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 15
- 150000004767 nitrides Chemical class 0.000 claims 6
- 239000011521 glass Substances 0.000 claims 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000010926 purge Methods 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 230000009977 dual effect Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract 2
- 239000001257 hydrogen Substances 0.000 abstract 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야 : 반도체 소자의 제조 방법. 2. 발명이 해결하려고 하는 기술적 과제 : 반도체 소자의 보호막 형성시 사용되는 실란 가스 또는 암모니아가스에서 발생하는 수소 이온(H+)이 RF전력에 의하여 상기 반도체 소자의 내부로 침투되어 확산 영역에서의 반전 또는 문턱 전압의 쉬프트 현상을 유발시키는 문제점을 해결하고자 함. 3. 발명의 해결방법의 요지 : 실리콘 댕글링 본드 또는 포스포러스 댕글링 본드를 많이 함유하는 보호막을 형성하여 상기 결합에 참여하지 않는 댕글링 본드가 절화막의 형성 수행시 발생하는 수소 이온을 포획하므로써 반도체 소자의 전기적 특성을 안정화 시킬 수 있는 반도체 소자의 보호막 형성 방법을 제공하는자 함. 4. 발명의 중요한 용도 : 반도체 소자의 제조, 특히 반도체 소자의 보호막 형성에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도,
제2도는 본 발명의 제2 실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도.
Claims (9)
- 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법에 있어서, 상기 금속층 위에 산화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제1 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 가스를 츨려준 후 차단시키는 단계와, 산화질소를 흘려준 후 소정의 압력에 도달하게 되면 제1 RF전원을 인가하는 단계와, 상기 산화질소를 차단시키고, 상기 제1 RF 전원을 어프시킨 후에 제2 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 퍼지를 실시하는 단계와, 제3 펌프 다운을 실시하여 산화막을 형성하는 단계와, 상기 산화막 위에 질화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제4 펌프 다운을 실시하고, 소정의 시간동안 실란 가스를 흘려준 후 차단시키는 단계와, 암모늄, 질소 가스를 흘려준후 소정의 압력에 도달하게 되면, 제2 RF 전원을 인가하는 단계와, 상기 암모늄, 질소 가스를 차단시키고, 상기 제2 RF전원을 어프 시킨 후에 제5 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 퍼지를 실시하는 단계 및 제6 펌프 다은을 실시하여 질화막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제1항에 있어서, 상기 산화막의 형성 단계는 약 350°C 내지 430°C의 온도에서 이루어지고, 질화막의 형성 단계는 약 380°C 내지 430°C의 온도에서 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법에 있어서, 전체 구조 상부에 소정의 공정 조건 하에서 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 소정의 두께로 산화막을 형성하는 단계와, 상기 산화막 위에 스핀 온 글래스막을 소정의 두께로 형성하는 단계와, 상기 스핀 온 글래스막을 경화시키기 위하여 어닐링을 실시하는 단계 및, 상기 스핀 온 글래스막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 소정의 온도에서 소정의 두께로 질화막을 증착하는 단계를 포함해서 이루어진 반도체 소자의 보호막 형성 방법.
- 제3항에 있어서, 상기 스핀 온 글래스막을 경화시키는 단계를 수행한 후 포스포러스 이온 주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제3항 또는 제4항에 있어서, 상기 산화막, 스핀 온 글래스막, 질화막의 형성되는 두께는 각각 1,000Å 내지 3,000Å, 2,000Å 내지 4,000Å, 4,000Å 내지 9,000Å 인 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제3항에 있어서, 상기 산화막은 350°C 내지 430°C의 온도에서 1.48 내지 1.7의 굴절율과 0.5 내지 2.0dyne/㎠의 스트레스 특성을 갖도록 하는 공정조건 하에서 수행되는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법에 있어서, 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마화학 시강 증착법을 이용하여 소정의 두께로 산화막을 형성하는 단계와, 상기 산화막에 포스포러스 이온을 주입하는 단계 및 상기 산화막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 소정의 온도에서 소정의 두께로 질화막을 증착하는 단계를 포함해서 이루어진 반도체 소자의 보호막 형성 방법.
- 제7항에 있어서, 상기 산화막의 두께는 약 3,000Å 내지 5,000Å인 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제7항에 있어서, 상기 산화막의 형성 단계는 동일한 비율의 고전력과 저전력의 이중 RF 전원을 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950025421A KR100222897B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체 소자의 보호막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950025421A KR100222897B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체 소자의 보호막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970013095A true KR970013095A (ko) | 1997-03-29 |
KR100222897B1 KR100222897B1 (ko) | 1999-10-01 |
Family
ID=19423735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950025421A KR100222897B1 (ko) | 1995-08-18 | 1995-08-18 | 반도체 소자의 보호막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100222897B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100310103B1 (ko) * | 1999-01-05 | 2001-10-17 | 윤종용 | 반도체 장치의 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101985936B1 (ko) | 2012-08-29 | 2019-06-05 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자와 그 제조방법 |
-
1995
- 1995-08-18 KR KR1019950025421A patent/KR100222897B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100310103B1 (ko) * | 1999-01-05 | 2001-10-17 | 윤종용 | 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100222897B1 (ko) | 1999-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6033998A (en) | Method of forming variable thickness gate dielectrics | |
US5895274A (en) | High-pressure anneal process for integrated circuits | |
Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
Bernstein et al. | Hydrogenation of polycrystalline silicon thin film transistors by plasma ion implantation | |
JPH07235502A (ja) | 半導体装置の製造方法 | |
Devine | Radiation induced structural changes in amorphous SiO2: I. Point defects | |
Chen et al. | Photo‐CVD for VLSI Isolation | |
US5567658A (en) | Method for minimizing peeling at the surface of spin-on glasses | |
EP0469824A1 (en) | Method of depositing fluorinated silicon nitride | |
Mukhopadhyay et al. | Properties of SiGe oxides grown in a microwave oxygen plasma | |
KR970013095A (ko) | 반도체 소자의 보호막 형성 방법 | |
CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
JPS6146069A (ja) | 半導体装置の製造方法 | |
CN104882367A (zh) | 一种改善SiC MOSFET器件沟道迁移率的方法 | |
Su et al. | Low-temperature growth of SiO2/InP structure prepared by photo-CVD | |
CN106356337B (zh) | 一种半导体器件的制造方法 | |
Kassabov et al. | Plasma processing effects on O2-HCl grown Si-SiO2 structures | |
KR101386135B1 (ko) | SiC와 SiO2 계면의 계면 준위가 감소된 SiC 소자의 제조방법 | |
KR100324822B1 (ko) | 반도체소자의 게이트 산화막 제조방법 | |
Claassen | Plasma-enhanced deposition of amorphous silicon at temperatures between 300 and 500° C | |
EP0023925B1 (en) | Method of producing insulating film for semiconductor surfaces and semiconductor device with such film | |
KR20010004969A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
JPH01157437A (ja) | ガラスの表面改質法 | |
Lai et al. | Mobility improvement of n-MOSFET's with nitrided gate oxide by backsurface Ar/sup+/bombardment | |
JPH033330A (ja) | 半導体結晶基体上への絶縁膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |