KR100222897B1 - 반도체 소자의 보호막 형성방법 - Google Patents

반도체 소자의 보호막 형성방법 Download PDF

Info

Publication number
KR100222897B1
KR100222897B1 KR1019950025421A KR19950025421A KR100222897B1 KR 100222897 B1 KR100222897 B1 KR 100222897B1 KR 1019950025421 A KR1019950025421 A KR 1019950025421A KR 19950025421 A KR19950025421 A KR 19950025421A KR 100222897 B1 KR100222897 B1 KR 100222897B1
Authority
KR
South Korea
Prior art keywords
film
forming
semiconductor device
oxide film
silane
Prior art date
Application number
KR1019950025421A
Other languages
English (en)
Other versions
KR970013095A (ko
Inventor
이상선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950025421A priority Critical patent/KR100222897B1/ko
Publication of KR970013095A publication Critical patent/KR970013095A/ko
Application granted granted Critical
Publication of KR100222897B1 publication Critical patent/KR100222897B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자의 보호막 형성시 사용되는 실란 가스 또는 암모니아 가스에서 발생하는 수소 이온(H+)이 RF전력에 의하여 상기 반도체 소자의 내부로 침투되어 확산 영역에서의 반전 또는 문턱 전압의 쉬프트 현상을 유발시키는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
실리콘 댕글링 본드 또는 포스포러스 댕글링 본드를 많이 함유하는 보호막을 형성하여 상기 결합에 참여하지 않는 댕글링 본드가 질화막의 형성 수행시 발생하는 수소 이온을 포획하므로써 반도체 소자의 전기적 특성을 안정화 시킬 수 있는 반도체 소자의 보호막 형성 방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 소자의 제조, 특히 반도체 소자의 보호막 형성에 이용됨.

Description

반도체 소자의 보호막 형성방법
제1도는 본 발명의 제1실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도.
제2도는 본 발명의 제2실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도.
제3도는 본 발명의 제3실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도.
제4도는 본 발명의 제4실시예에 따른 반도체 소자의 보호막 형성 방법의 공정도.
* 도면의 주요부분에 대한 부호의 설명
11,21,31,41 : 반도체 기판 13,22,32,42 : 산화막
14,24,33,44 : 질화막 23,43 : SOG막
본 발명은 일반적으로 반도체 소자의 제조 방법에 관한 것으로서, 특히 전기적 특성이 안정된 반도체 소자의 보호막 형성 방법에 관한 것이다.
종래의 반도체 소자에 사용되는 보호막에는 실란(SiH4) 가스의 분위기에서 실리콘과 산소의 비율이 1:2로 결합하여 형성되는 산화막(SiO2)과 후속 공정인 암모니아(NH3) 가스의 분위기에서 형성되는 질화막(Si3N4)이 있는데, 이때 실란 가스 또는 암모니아 가스에서 발생하는 수소 이온(H+)이 RF전원(Radio Frequncy Power)에 의하여 상기 모스 트랜지스터의 내부로 침투되어 확산 영역에서의 반전(Inversion) 또는 문턱전압(Threshold Voltage)의 쉬프트(Shift) 현상을 유발시키는 문제점을 발생시킨다.
따라서, 이러한 문제점을 해결하기 위하여 안출된 본 발명은, 실리콘 댕글링 본드 또는 포스포러스 댕글링 본드를 많이 함유하는 보호막을 형성하여 상기 결합에 참여하지 않는 댕클링 본드가 질화막의 형성 수행시 발생하는 수소 이온을 포획하므로써 반도체 소자의 전기적 특성을 안정화 시킬 수 있는 반도체 소자의 보호막 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 보호막 형성 방법은, 를 포함하는 것을 특징으로 한다.
본 발명의 한 실시예에 따른 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법은, 상기 금속층 위에 산화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제1 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 가스를 흘려준후 차단시키는 단계와, 산화질소를 흘려준 후 소정의 압력에 도달하게 되면 제1 RF 전원을 인가하는 단계와, 상기 산화질소를 차단시키고, 상기 제1 RF 전원을 어프시킨 후에 제2 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 퍼지를 실시하는 단계와, 제3 펌프 다운을 실시하여 산화막을 형성하는 단계와, 상기 산화막 위에 질화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제4 펌프 다운을 실시하고, 소정의 시간동안 실란 가스를 흘려준후 차단시키는 단계와, 암모늄, 질소 가스를 흘려준후 소정의 압력에 도달하게 되면 제2 RF 전원을 인가하는 단계와, 상기 암모늄, 질소가스를 파단시키고, 상기 제2 RF 전원을 어프 시킨 후에 제5 펌프 다운을 실시하는 단계와, 소정의 시간동안 실란 퍼지를 실시하는 단계 및, 제6 펌프 다운을 실시하여 질화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법은, 전체 구조 상부에 소정의 공정 조건 하에서 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 소정의 두께로 산화막을 형성하는 단계와, 상기 산화막 위에 스핀 온 글래스막을 소정의 두께로 형성하는 단계와, 상기 스핀 온 글래스막을 경화시키기 위하여 어닐링을 실시하는 단계 및 상기 스핀 온 글래스막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 소정의 온도에서 소정의 두께로 질화막을 증착하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성 방법은, 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 소정의 두께로 산화막을 형성하는 단계와, 상기 산화막에 포스포러스 이온을 주입하는 단계 및, 상기 산화막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 소정의 온도에서 소정의 두께로 질화막을 증착하는 단계를 포함하는 것을 특징으로 한다.
이제 본 발명의 첨부된 도면인 제1도 내지 제4도를 참조하여 보다 상세하게 설명하게 된다. 본 발명의 제1 실시예에 따른 반도체 소자의 보호막 형성 방법을 살펴보면, 먼저 제1도에 도시한 바와 같이 반도체 기판(11) 상에 모스(MOS) 트랜지스터 및 금속층(12)이 형성된 전체 구조 상부에 실란과 산화질소(N2O)의 분위기로 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 소정의 두께로 산화막(13)을 형성하는데, 상기 플라즈마를 발생시키기 위한 RF 전원은 고전력과 저전력의 이중 RF 전원을 사용하고, 반응로의 온도는 약 350내지 430로 유지하게 되는데, 우선 반응로 내의 잔류 가스를 제거하기 위한 펌프 다운(Pump Down)을 실시하고, 다음에 실란 가스를 약 10초 내지 30초 정도 흘려준후 차단시키고, 산화질소를 흘려주면서 일정한 압력에 도달하게 되면 RF 전원을 인가하여 가스 반응을 일으키고, 상기 산화질소를 차단시키고, 상기 RF 전원을 어프(Off)시킨 후에 펌프 다운, 실란 퍼지(Purge), 펌프 다운 순서로 공정을 진행하여 산화막을 형성하게 된다. 다음에, 상기 산화막(13) 위에 실란, 질소(N2), 암모늄(NH4)분위기의 플라즈마 화학 기상 증착법을 이용하여 약 380내지 430의 온도에서 소정의 두께로 질화막(14)을 증착하게 되는데, 우선 반응로 내의 잔류 가스를 제거하기 위한 펌프 단운을 실시하고, 다음에 실란 가스를 약 10초 내지 30초 정도로 흘려준후 차단시키고, 암모늄, 질소 가스를 흘려주면서 일정한 압력의 도달하게 되면 RF 전원을 인가하여 가스 반응을 일으키고, 상기 암모늄, 질소 가스를 차단시키고, 상기 RF 전원을 어프시킨 후에 펌프 다운, 실란 퍼지, 펌프 다운 순으로 공정을 진행하여 질화막을 형성하게 된다. 이때, 각 층의 실리콘 댕글링 본드가 형성되는 밀도를 살펴보면 제1도에 도시한 바와 같이 금속층(12)과 산화막(13) 사이의 계면, 상기 산화막(13)과 질화막(14) 사이의 계면, 상기 질화막(14)의 상부에서 실리콘 댕글링 본드의 밀도가 증가하여 상기 질화막의 형성 수행시 발생하는 수소 이온을 상기 실리콘 댕글링 본드가 포획하게 됨으로써 상기 수소 이온이 반도체 소자 내부로 침투하는 것을 방지할 수 있다.
제2실시예에 따른 본발명의 보호막 형성 방법은 제2도에 도시한 바와 같이 모스 트랜지스터 및 금속층이 형성된 반도체 기판(21) 상에 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하는 1,000내지 3,000의 두께로 산화막(22)을 형성하는데, 상기 플라즈마를 발생시키기 위한 RF 전원은 비율이 다른 고전력과 저전력의 이중 RF 전원을 사용하고, 반응로의 온도는 약 350내지 430로 상기 실란과 산화질소의 비율을 변화시켜 굴절율이 약 1.48 내지 1.7 정도가 되도록 하고, 스트레스는 약 0.5 내지 2.0 dyne/가 가해지도록 한다. 다음에, 상기 산화막(22) 위에 스핀 온 글래스막(SOG ; Spin On Glass)(23)을 약 2,000내지 4,000의 두께로 증착하게 되는데, 약 1,000내지 2,000의 두께로 두번에 걸쳐 증착하게 된다. 다음에는, 상기 스핀은 글래스막(23)을 경화(Curing)시키고, 스핀 온 글래스막의 내부에 있는 불순물을 배출(Outgassing) 시키기 위하여 약 400내지 470의 온도로 질소 분위기에서 약 30분 내지 120분 정도 어닐링(Anneal)을 실시한다. 다음에, 상기 SOG막(23)에 포스포러스(Phosphorous) 이온을 주입하게 되는데, 주입량은 약 1012내지 1015이온/이고, 주입에너지는 약 60 KeV 내지 180 KeV로 한다. 이때, 가전자수가 5가인 상기 포스포러스의 댕글링 본드가 후속 공정인 질화막의 형성시 사용되는 암모니아 가스로 인하여 발생되는 수소 이온을 포획하므로써 수소 이온이 반도체 기판 속으로 침입하는 것을 방지할 수 있으며, 상기 스핀 온 글래스막(23)의 안정화를 도모하는 역할을 하게 된다. 다음에는, 상기 SOG막(23) 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 약 380내지 430의 온도에서 약 4,000내지 9,000의 두께로 질화막(24)을 증착한다. 이때, 상기 질화막(24)에 가해지는 스트레스는 약 0 dyne/내지 4 dyne/가 되도록 한다.
제3 실시예에 따른 본 발명의 보호막 형성 방법은, 먼저 제3도에 도시한 바와 같이 반도체 기판(31) 상에 모스 트랜지스터 및 금속층이 형성된 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 약 3,000내지 5,000의 두께로 산화막(32)을 형성하는데, 상기 플라즈마를 발생시키기 위한 비율이 서로 다른 고전력과 저전력의 이중 RF 전원을 사용하고, 반응로의 온도는 약 350내지 430로 상기 실란과 산화질소의 비율을 변화시켜 굴절율이 약 1.48 내지 1.7 정도가 되도록 하고, 스트레스는 약 0.5 내지 2.0 dyne/가 가해지도록 한다. 이때, 형성되는 산화막은 산소의 비율보다 실리콘의 비율이 증가하여 결합에 참여하지 않는 잉여 실리콘이 댕글링 본드를 이루어 실란 가스에서 이탈되는 수소 이온을 상기 실리콘의 댕글링 본드가 포획하는 역할을 하게 되어 수소 이온이 반도체 기판 속으로 침입하는 것을 방지하는 역할과 후공정이 이온 주입에 의한 채널링 효과(Channeling Effect)를 방지하는 역할을 수행하게 된다. 다음에, 상기 산화막(32)에 포스포러스 이온을 주입하게 되는데, 주입량은 약 1012내지 1015이온/이고, 주입에너지는 약 60 KeV 내지 180 KeV로 한다. 이때, 가전자수가 5가인 상기 포스포러스의 댕글링 본드가 후속 공정인 질화막의 형성시 사용되는 암모니아 가스로 인하여 발생되는 수소 이온을 포획하므로서 수소 이온이 반도체 기판 속으로 침입하는 것을 방지할 수 있다. 다음에는, 상기 산화막(32) 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 약 380내지 430의 온도에서 4,000내지 9,000의 두께로 질화막(33)을 증착한다. 이때, 스트레스는 약 1 dyne/내지 4 dyne/가 가해지도록 한다.
제4실시예에 따른 본발명의 보호막 형성 방법은 제4도에 도시한 바와 같이 반도체 기판(41) 상에 모스 트랜지스터 및 금속층이 형성된 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 1,000내지 3,000의 두께로 산화막(42)을 형성하는데, 상기 플라즈마를 발생시키기 위한 RF 전원은 고전력과 저전력의 비율이 1 : 1로 동일한 이중 RF 전원을 사용하고, 반응로의 온도는 약 350내지 430로 상기 실란과 산화질소의 비율을 변화시켜 굴절율이 약 1.48 내지 1.7 정도가 되도록 하고, 스트레스는 약 0 dyne/내지 2.0 dyne/가 가해지도록 한다. 이때, 형성되는 산화막은 산소의 비율보다 실리콘의 비율이 증가하여 결합에 참여하지 않는 잉여 실리콘이 댕글링 본드를 이루어 실란 가스에서 이탈되는 수소 이온을 상기 실리콘의 댕글링 본드가 포획하는 역할을 하게 되어 수소 이온이 반도체 기판 속으로 침입하는 것을 방지할 수 있다. 다음에, 상기 산화막(42) 위에 스핀 온 글래스막(43)을 약 2,000내지 4,000의 두께로 증착하게 되는데, 약 1,000내지 2,000의 두께로 두번에 걸쳐 증착하게 된다. 다음에는, 상기 스핀 온 글래스막(43)을 경화시키기 위하여 약 400내지 470의 온도로 질소 분위기에서 약 30분 내지 120분 정도 어닐링을 실시한다. 다음에, 상기 SOG막(43) 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 약 380내지 430의 온도에서 약 4,000내지 9,000의 두께로 질화막(44)을 증착한다. 이때, 상기 질화막(44)에 가해지는 스트레스는 약 0 dyne/내지 4 dyne/가 되도록 한다.
이와같이 구성된 본 발명에 따른 반도체 소자의 보호막 형성 방법을 이용하므로써, 제1실시예에 따른 효과는 산화막과 질화막의 형성수행시 실란 퍼지를 실시하여 특히 산화막과 질화막의 계면, 질화막의 표면에 잉여 실리콘의 형성을 촉진시켜 상기 잉여 실리콘의 댕글링 본드을 이용하여 반도체 소자의 확산 영역에서의 반전 또는 문턱 전압의 쉬프트 현상을 유발시키는 수소 이온을 포획하므로써 상기 반도체 소자의 내부로 수소 이온이 침투되는 것을 방지하여 소자의 전기적 특성을 안정화 시킬 수 있다는 장점이 있다. 또한, 제2실시예에 따른 효과는 산화막과 SOG막에 형성되는 잉여 실리콘의 댕글링 본드를 이용하여 수소 이온을 포획하므로써 반도체 소자의 전기적 특성을 안정화 시킬 수 있을 뿐만 아니라 상기 SOG막을 이용하므로써 반도체 소자의 금속 패턴과 확산 영역과의 콘택 부분의 보호막 보이드 현상을 감소시켜 반도체 소자의 신뢰성을 향상 시킬 수 있다. 다음에는, 제3실시예에 따른 효과는 산화막 내에 잉여 실리콘 댕글링 본드와 상기 산화막 내에 이온주입된 가전자 수가 5가인 포스포러스 이온의 댕글링 본드를 이용하여 질화막 형성수행시 발생하는 수소 이온을 포획하여 반도체 소자의 전기적 특성을 안정화 시킬 수 있다는 장점이 있다. 다음에, 제4실시예에 따른 효과는 산화막의 잉여 실리콘 댕글링 본드가 수소 이온을 포획하고, 또한 SOG막이 수소 이온의 침투를 막는 버퍼 역할을 하게 되어 반도체 소자의 신뢰성 및 전기적 특성을 안정화 시킬 수 있다는 장점이 있다.

Claims (9)

  1. 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성방법에 있어서, 상기 금속층 위에 산화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제1펌프다운을 실시하는 단계와, 상기 반응로 내에 실란가스를 흘려준 후 차단시키는 단계와, 상기 반응로 내에 산화질소를 흘려준후 제1압력에 도달하게 되면 제1 RF 전원을 인가하는 단계와, 상기 산화질소를 차단시키고, 상기 제1 RF 전원을 어프시킨 후에 제2 펌프다운을 실시하는 단계와, 실란 퍼지를 실시하는 단계와, 제3 펌프 다운을 실시하여 상기 금속층 위에 산화막을 형성하는 단계와, 상기 산화막 위에 질화막을 형성하기 위하여 반응로 내의 잔류 가스를 제거하기 위한 제4 펌프 다운을 실시하고, 상기 반응로 내에 실란 가스를 흘려준 후 차단시키는 단계와, 상기 반응로 내에 암모늄, 질소 가스를 흘려준 후 제2압력에 도달하게 되면 제2 RF 전원을 인가하는 단계와, 상기 암모늄, 질소 가스를 차단시키고, 상기 제2 RF 전원을 어프시킨 후에 제5 펌프 다운을 실시하는 단계와, 실란 퍼지를 실시하는 단계 및, 제6 펌프 다운을 실시하여 상기 산화막 위에 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  2. 제1항에 있어서, 상기 산화막의 형성단계는 약 350내지 430의 온도에서 이루어지고, 질화막의 형성 단계는 약 380내지 430의 온도에서 이루어지는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  3. 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성방법에 있어서, 전체 구조 상부에 실란과 산화 질소의 분위기에서 플라즈마 화학 기상 증착법을 이용하여 산화막을 형성하는 단계와, 상기 산화막 위에 스핀 온 글래스막을 형성하는 단계와, 상기 스핀 온 글래스막을 경화시키기 위하여 어닐링을 실시하는 단계 및 상기 스핀 온 글래스막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 질화막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  4. 제3항에 있어서, 상기 스핀 온 글래스막을 경화시키는 단계를 수행한 후 포스포러스 이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  5. 제3항 또는 제4항에 있어서, 상기 산화막, 스핀 온 글래스막, 질화막이 형성되는 두께는 각각 1,000내지 3,000, 2,000내지 4,000, 4,000내지 9,000인 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  6. 제3항에 있어서, 상기 산화막은 350내지 430의 온도에서 1.48 내지 1.7의 굴절율과 0.5 내지 2.0 dyne/의 스트레스 특성을 갖도록 하는 공정조건 하에서 수행되는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  7. 모스 트랜지스터 및 금속층이 형성된 반도체 소자의 보호막 형성방법에 있어서, 전체 구조 상부에 실란과 산화질소의 분위기로 플라즈마 화학 기상 증착법을 이용하여 산화막을 형성하는 단계와, 상기 산화막에 포스포러스 이온을 주입하는 단계 및, 상기 산화막 위에 실란, 암모늄, 질소 가스 분위기의 플라즈마 화학 기상 증착법을 이용하여 질화막을 증착하는 단계를 포함해서 이루어진 반도체 소자의 보호막 형성방법.
  8. 제7항에 있어서, 상기 산화막의 두께는 약 3,000내지 5,000인 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
  9. 제7항에 있어서, 상기 산화막의 형성단계는 동일한 비율의 고전력과 저전력의 이중 RF 전원을 사용하여 수행되는 것을 특징으로 하는 반도체 소자의 보호막 형성방법.
KR1019950025421A 1995-08-18 1995-08-18 반도체 소자의 보호막 형성방법 KR100222897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025421A KR100222897B1 (ko) 1995-08-18 1995-08-18 반도체 소자의 보호막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025421A KR100222897B1 (ko) 1995-08-18 1995-08-18 반도체 소자의 보호막 형성방법

Publications (2)

Publication Number Publication Date
KR970013095A KR970013095A (ko) 1997-03-29
KR100222897B1 true KR100222897B1 (ko) 1999-10-01

Family

ID=19423735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025421A KR100222897B1 (ko) 1995-08-18 1995-08-18 반도체 소자의 보호막 형성방법

Country Status (1)

Country Link
KR (1) KR100222897B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806185B2 (en) 2012-08-29 2017-10-31 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310103B1 (ko) * 1999-01-05 2001-10-17 윤종용 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806185B2 (en) 2012-08-29 2017-10-31 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR970013095A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6033998A (en) Method of forming variable thickness gate dielectrics
KR100350815B1 (ko) 유전체 형성방법
KR100204856B1 (ko) 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치
JP3737277B2 (ja) 半導体デバイスを製造する方法
KR100277005B1 (ko) 반도체 디바이스용 중수소 함유 막 형성방법,금속 산화막 반도체 전계효과 트랜지스터 디바이스 제조방법과 반도체 디바이스 형성방법
EP0690487B1 (en) Methods for forming oxide films
US3849204A (en) Process for the elimination of interface states in mios structures
JP4703277B2 (ja) 半導体装置の製造方法
KR19980063857A (ko) 박막 실리콘 질화물 또는 실리콘 옥시니트라이드 게이트 유전체형성 방법
Hsieh et al. Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2
JPS63132434A (ja) 半導体装置の製法
KR100222897B1 (ko) 반도체 소자의 보호막 형성방법
JP2000228522A (ja) 半導体装置の製造方法
US5290717A (en) Method of manufacturing semiconductor devices having a resist patern coincident with gate electrode
JP3406811B2 (ja) 半導体装置及びその製造方法
JP3457533B2 (ja) プログラマブル半導体デバイス及びその製造方法
KR100219102B1 (ko) 신뢰성있는 반도체 소자를 제조하기 위한 방법
JPH02159069A (ja) 半導体装置の製造方法
KR20020073236A (ko) 반도체 장치 및 그 제조 방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
JPS603159A (ja) 不揮発性記憶装置の製造方法
KR0179562B1 (ko) 반도체 소자의 보호막 제조방법
KR101116727B1 (ko) 반도체소자의 절연막 형성방법
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR19990006074A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee