JP3457533B2 - プログラマブル半導体デバイス及びその製造方法 - Google Patents
プログラマブル半導体デバイス及びその製造方法Info
- Publication number
- JP3457533B2 JP3457533B2 JP10638298A JP10638298A JP3457533B2 JP 3457533 B2 JP3457533 B2 JP 3457533B2 JP 10638298 A JP10638298 A JP 10638298A JP 10638298 A JP10638298 A JP 10638298A JP 3457533 B2 JP3457533 B2 JP 3457533B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- concentration
- deuterium
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 70
- 239000001257 hydrogen Substances 0.000 claims description 70
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 31
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 26
- 229910052805 deuterium Inorganic materials 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 230000006866 deterioration Effects 0.000 claims description 9
- 150000004756 silanes Chemical class 0.000 claims description 9
- 230000005527 interface trap Effects 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 7
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical class O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 239000000203 mixture Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000032683 aging Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical class Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001245510 Lambia <signal fly> Species 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- CNZOFNMWZBNPLL-OSKRVHINSA-L flot regimen Chemical compound [Pt+4].[O-]C(=O)C([O-])=O.[NH-][C@H]1CCCC[C@@H]1[NH-].FC1=CNC(=O)NC1=O.O([C@H]1[C@H]2[C@@](C([C@H](O)C3=C(C)[C@@H](OC(=O)C(O)[C@@H](NC(=O)OC(C)(C)C)C=4C=CC=CC=4)C[C@]1(O)C3(C)C)=O)(C)[C@@H](O)C[C@H]1OC[C@]12OC(=O)C)C(=O)C1=CC=CC=C1 CNZOFNMWZBNPLL-OSKRVHINSA-L 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスに
関し、特に、相当量の重水素を含有するフラッシュＥＥ
ＰＲＯＭ構造を有する半導体デバイスに関する。
関し、特に、相当量の重水素を含有するフラッシュＥＥ
ＰＲＯＭ構造を有する半導体デバイスに関する。
【０００２】
【従来の技術】フローティングゲートのアバランシェイ
ンジェクションＭＯＳトランジスタ（Floating-Gate Av
alanche-injection MOS transistors （ＦＡＭＯＳ））
およびフローティングゲートトネル酸化物トランジスタ
（Floating-Gate tunnel-oxidetransistor （ＦＬＯＴ
ＯＸ））のような半導体デバイスでシリコンを使用する
ことは公知である。同時にこれらデバイスの経年劣化
は、ホットキャリア劣化効果と称し公知である。通常Ｆ
ＡＭＯＳとＦＬＯＴＯＸ構造は、多くの問題に耐え、少
なくとも１０4 回の消去動作にも耐えなければならな
い。多くのプログラム動作および消去動作の後は、しき
い値電圧ウィンドウ（即ち、プログラム動作と消去動作
の後の差分）が減少するが、その理由は界面トラップ注
入効率の観点から酸化物の品質の劣化に起因している。
ンジェクションＭＯＳトランジスタ（Floating-Gate Av
alanche-injection MOS transistors （ＦＡＭＯＳ））
およびフローティングゲートトネル酸化物トランジスタ
（Floating-Gate tunnel-oxidetransistor （ＦＬＯＴ
ＯＸ））のような半導体デバイスでシリコンを使用する
ことは公知である。同時にこれらデバイスの経年劣化
は、ホットキャリア劣化効果と称し公知である。通常Ｆ
ＡＭＯＳとＦＬＯＴＯＸ構造は、多くの問題に耐え、少
なくとも１０4 回の消去動作にも耐えなければならな
い。多くのプログラム動作および消去動作の後は、しき
い値電圧ウィンドウ（即ち、プログラム動作と消去動作
の後の差分）が減少するが、その理由は界面トラップ注
入効率の観点から酸化物の品質の劣化に起因している。
【０００３】この界面トラップは、半導体デバイス内の
電流フローにより生成される欠陥が原因であると考えら
れている。これらの欠陥状態は、キャリアの移動性と寿
命を低減させ、半導体デバイスの性能を劣化させる。多
くの場合、基板はシリコンを含有し、これらの欠陥は、
エネルギギャップ内に印加されたバイアスに一部依存し
て半導体デバイス内の電荷キャリアを除去したり、不要
な電荷キャリアを付加するような状態を導入するダング
リングボンド（dangling bonds 即ち、ぶら下がり結
合）により引き起こされると考えられている。
電流フローにより生成される欠陥が原因であると考えら
れている。これらの欠陥状態は、キャリアの移動性と寿
命を低減させ、半導体デバイスの性能を劣化させる。多
くの場合、基板はシリコンを含有し、これらの欠陥は、
エネルギギャップ内に印加されたバイアスに一部依存し
て半導体デバイス内の電荷キャリアを除去したり、不要
な電荷キャリアを付加するような状態を導入するダング
リングボンド（dangling bonds 即ち、ぶら下がり結
合）により引き起こされると考えられている。
【０００４】ダングリングボンドは、半導体デバイスの
表面あるいは界面で主に発生するが、空隙，ミクロ細
孔，転位のある場所でも発生し、また不純物とも関係す
ると見られている。このようなダングリングボンドによ
り引き起こされる問題を解決するために、水素不動態化
プロセスを用いるが、これは半導体デバイスの製造にお
ける一般的に確立した処理である。
表面あるいは界面で主に発生するが、空隙，ミクロ細
孔，転位のある場所でも発生し、また不純物とも関係す
ると見られている。このようなダングリングボンドによ
り引き起こされる問題を解決するために、水素不動態化
プロセスを用いるが、これは半導体デバイスの製造にお
ける一般的に確立した処理である。
【０００５】水素不動態化プロセスにおいては、半導体
デバイスの動作に影響を及ぼすような欠陥は、水素がダ
ングリングボンドサイトでシリコンと結合すると、除去
できると考えられる。一方、水素不動態化処理は、これ
らのダングリングボンドに関連する問題については解決
することができるが、経年劣化の問題を永久的に解決で
きるものではない。理由は、不動態化プロセスにより付
加された水素原子は、ホットキャリア効果により、ダン
グリングボンドサイトから「脱着」即ち除去されてしま
うからである。
デバイスの動作に影響を及ぼすような欠陥は、水素がダ
ングリングボンドサイトでシリコンと結合すると、除去
できると考えられる。一方、水素不動態化処理は、これ
らのダングリングボンドに関連する問題については解決
することができるが、経年劣化の問題を永久的に解決で
きるものではない。理由は、不動態化プロセスにより付
加された水素原子は、ホットキャリア効果により、ダン
グリングボンドサイトから「脱着」即ち除去されてしま
うからである。
【０００６】ホットキャリアは、電圧が半導体デバイス
の電極に加えられた時に付加される高運動エネルギを有
する電子またはホールである。このような動作状態にお
いては、水素不動態化プロセスにより付加された水素原
子は、ホットエレクトロンによって追い出されてしま
う。この水素脱着（追い出されること）は、半導体デバ
イスの性能の劣化あるいは経年劣化の原因となる。
の電極に加えられた時に付加される高運動エネルギを有
する電子またはホールである。このような動作状態にお
いては、水素不動態化プロセスにより付加された水素原
子は、ホットエレクトロンによって追い出されてしま
う。この水素脱着（追い出されること）は、半導体デバ
イスの性能の劣化あるいは経年劣化の原因となる。
【０００７】確立された理論によると、この経年劣化プ
ロセスは、水素をシリコン製基板の表面あるいは二酸化
シリコンの界面から脱着を促すようなホットキャリアの
結果として発生する。このホットキャリア効果は、特に
小型の半導体デバイスの際には問題となる。
ロセスは、水素をシリコン製基板の表面あるいは二酸化
シリコンの界面から脱着を促すようなホットキャリアの
結果として発生する。このホットキャリア効果は、特に
小型の半導体デバイスの際には問題となる。
【０００８】
【発明が解決しようとする課題】したがって本発明の目
的は、従来のプロセスにより不動態化されたデバイスが
有する効率の経年劣化を有さない新規の素子の製造方法
およびその方法により製造された素子を提供することで
ある。
的は、従来のプロセスにより不動態化されたデバイスが
有する効率の経年劣化を有さない新規の素子の製造方法
およびその方法により製造された素子を提供することで
ある。
【０００９】
【課題を解決するための手段】本発明は従来技術の欠点
を解決するために、請求項１に記載した特徴を有する。
本発明の一実施例においては、この基板は少なくとも１
つのドープ領域を有する。さらに本発明は複数のドープ
領域を有する半導体デバイスの形成にも適用できる。本
発明は、プログラマブル半導体デバイスの誘電体層を不
動態化処理するために通常の水素の代わりに水素同位元
素を用いる。本発明においては、「相当量」とは、水素
同位元素を少なくとも１０16ｃｍ-3の濃度を意味する。
を解決するために、請求項１に記載した特徴を有する。
本発明の一実施例においては、この基板は少なくとも１
つのドープ領域を有する。さらに本発明は複数のドープ
領域を有する半導体デバイスの形成にも適用できる。本
発明は、プログラマブル半導体デバイスの誘電体層を不
動態化処理するために通常の水素の代わりに水素同位元
素を用いる。本発明においては、「相当量」とは、水素
同位元素を少なくとも１０16ｃｍ-3の濃度を意味する。
【００１０】本発明の一実施例においては、この水素同
位元素は重水素であるが、しかし、本発明の原理はより
重い水素同位元素にも適用できる。本発明の一実施例
は、さらに請求項３に記載した特徴を有する。さらに本
発明の一実施例においては、請求項４または５に記載し
た特徴を有する。本発明は他の公知のあるいは今後発見
されるであろうプログラマブル半導体デバイスにも適用
可能である。さらに本発明の一実施例においては、請求
項６または７に記載した特徴を有する。
位元素は重水素であるが、しかし、本発明の原理はより
重い水素同位元素にも適用できる。本発明の一実施例
は、さらに請求項３に記載した特徴を有する。さらに本
発明の一実施例においては、請求項４または５に記載し
た特徴を有する。本発明は他の公知のあるいは今後発見
されるであろうプログラマブル半導体デバイスにも適用
可能である。さらに本発明の一実施例においては、請求
項６または７に記載した特徴を有する。
【００１１】本発明の一実施例においては、本発明はさ
らに請求項８に記載した特徴を有する。さらにまた水素
同位元素が存在する場合にはこの水素同位元素は、基板
と誘電体層との間の界面トラップおよびポリシリコン，
制御ゲート，フローティングゲートの間の界面トラップ
を減少させる。これらの界面トラップは、時間とともに
成長し、ついには半導体デバイスをプログラムをするの
を困難にしてしまう。しかし、誘電体層内に水素同位元
素が存在することにより界面トラップを減少させ、これ
によりプログラムしたり消去したりするデバイスのサイ
クル数を増加させる。本発明はさらに請求項９に記載し
た特徴を有する。
らに請求項８に記載した特徴を有する。さらにまた水素
同位元素が存在する場合にはこの水素同位元素は、基板
と誘電体層との間の界面トラップおよびポリシリコン，
制御ゲート，フローティングゲートの間の界面トラップ
を減少させる。これらの界面トラップは、時間とともに
成長し、ついには半導体デバイスをプログラムをするの
を困難にしてしまう。しかし、誘電体層内に水素同位元
素が存在することにより界面トラップを減少させ、これ
によりプログラムしたり消去したりするデバイスのサイ
クル数を増加させる。本発明はさらに請求項９に記載し
た特徴を有する。
【００１２】
【発明の実施の形態】図１において、本発明の半導体デ
バイス１０は積層型ゲートを有するフラッシュＥＥＰＲ
ＯＭ構造を有する。一実施例においては、半導体デバイ
ス１０は基板１２を有し、この基板１２内に従来方法に
よりソース領域１４とドレイン領域１６が形成されてい
る。この基板１２は、Ｓｉ，Ｇｅ，ＧａＡｓあるいは他
の公知の、あるいは後で発見されるこのような半導体デ
バイスを製造するのに適した材料製である。好ましい実
施例においては、基板１２は少なくとも一部にはＳｉを
含む。
バイス１０は積層型ゲートを有するフラッシュＥＥＰＲ
ＯＭ構造を有する。一実施例においては、半導体デバイ
ス１０は基板１２を有し、この基板１２内に従来方法に
よりソース領域１４とドレイン領域１６が形成されてい
る。この基板１２は、Ｓｉ，Ｇｅ，ＧａＡｓあるいは他
の公知の、あるいは後で発見されるこのような半導体デ
バイスを製造するのに適した材料製である。好ましい実
施例においては、基板１２は少なくとも一部にはＳｉを
含む。
【００１３】本発明の半導体デバイス１０はさらに相当
濃度の水素同位元素を含有する酸化物層１８を有する。
ここで「相当濃度」とは、水素同位元素の少なくとも１
０16ｃｍ-3の濃度を意味する。この実施例においては、
酸化物層１８は水素同位元素の蒸気の存在下で熱成長さ
れて形成される。水素同位元素の蒸気は、水素同位元素
のできるだけ高い濃度を有しなければならない。しか
し、通常の水素は、蒸気内に１ｐｐｍを超えてはならな
い。一実施例においては、この水素同位元素の蒸気は、
重水素蒸気（Ｄ2Ｏ） であるが、本発明は様々な種類の
水素同位元素のイオン形態を含むより重い水素同位元素
にも適応できる。
濃度の水素同位元素を含有する酸化物層１８を有する。
ここで「相当濃度」とは、水素同位元素の少なくとも１
０16ｃｍ-3の濃度を意味する。この実施例においては、
酸化物層１８は水素同位元素の蒸気の存在下で熱成長さ
れて形成される。水素同位元素の蒸気は、水素同位元素
のできるだけ高い濃度を有しなければならない。しか
し、通常の水素は、蒸気内に１ｐｐｍを超えてはならな
い。一実施例においては、この水素同位元素の蒸気は、
重水素蒸気（Ｄ2Ｏ） であるが、本発明は様々な種類の
水素同位元素のイオン形態を含むより重い水素同位元素
にも適応できる。
【００１４】別法として酸化物層１８は、相当濃度の水
素同位元素（例、重水素）を含む混合ガスから化学的に
堆積して形成することもできる。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素（ＳｉＤ4
＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2
Ｏ）， 重水素化テトラエチルオートシラン（ＴＥＯ
Ｓ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化シラン（ＳｉＤ
4 ）あるいは重水素化ディクロロシランと酸化窒素（Ｓ
ｉＣｌ2Ｄ2 ＋Ｎ2Ｏ）を含む。他の混合ガスを用いて半
導体デバイス１０内に酸化物層を形成することもできる
が、但し、このガス混合物は相当濃度の水素同位元素を
含有している。但し、通常の水素は、混合ガス中に１ｐ
ｐｍを超えてはならない。
素同位元素（例、重水素）を含む混合ガスから化学的に
堆積して形成することもできる。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素（ＳｉＤ4
＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2
Ｏ）， 重水素化テトラエチルオートシラン（ＴＥＯ
Ｓ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化シラン（ＳｉＤ
4 ）あるいは重水素化ディクロロシランと酸化窒素（Ｓ
ｉＣｌ2Ｄ2 ＋Ｎ2Ｏ）を含む。他の混合ガスを用いて半
導体デバイス１０内に酸化物層を形成することもできる
が、但し、このガス混合物は相当濃度の水素同位元素を
含有している。但し、通常の水素は、混合ガス中に１ｐ
ｐｍを超えてはならない。
【００１５】水素同位元素は従来の処理条件で構造体内
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、１分あたり０．０１ｎ
ｍから１０．０ｎｍの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり０．５ｎｍから
３ｎｍである。
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、１分あたり０．０１ｎ
ｍから１０．０ｎｍの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり０．５ｎｍから
３ｎｍである。
【００１６】酸化物層１８を水素同位元素で不動態化処
理すると、酸化物層１８内のダングリングボンドサイト
が水素同位元素で占有されると考えられる。この不動態
化処理がフラッシュＥＥＰＲＯＭ内の劣化を大幅に低減
させる。理由はダングリングボンドサイトは、デバイス
内の電荷キャリアを除去したり、不要な電荷キャリアを
付加することにもはや利用できないからである。
理すると、酸化物層１８内のダングリングボンドサイト
が水素同位元素で占有されると考えられる。この不動態
化処理がフラッシュＥＥＰＲＯＭ内の劣化を大幅に低減
させる。理由はダングリングボンドサイトは、デバイス
内の電荷キャリアを除去したり、不要な電荷キャリアを
付加することにもはや利用できないからである。
【００１７】さらにまた水素同位元素は、基板１２内で
破壊するのが難しい結合を形成し、その結果より信頼性
のある光学デバイスあるいは電気デバイスを提供でき
る。ダングリングボンドが破壊しづらいことの説明は、
水素同位元素は通常の水素よりも質量が大きく、そのた
め水素同位元素を除去するのが困難なためのと思われ
る。かくして酸化物層１８内の水素同位元素の存在によ
り従来技術よりも優れた利点を提供する。
破壊するのが難しい結合を形成し、その結果より信頼性
のある光学デバイスあるいは電気デバイスを提供でき
る。ダングリングボンドが破壊しづらいことの説明は、
水素同位元素は通常の水素よりも質量が大きく、そのた
め水素同位元素を除去するのが困難なためのと思われ
る。かくして酸化物層１８内の水素同位元素の存在によ
り従来技術よりも優れた利点を提供する。
【００１８】ゲート２０を形成するために、ポリシリコ
ン層２２が酸化物層１８の上に堆積され、ドーピングさ
れ、エッチングされる。水素同位元素がポリシリコン層
２２内に通常の技術を用いて導入されるが、但し、ポリ
シリコン層２２を堆積するのに用いられるガスは相当濃
度の水素同位元素を含有する。このガスの代表例は、重
水素化シラン（ＳｉＤ4 ）である。他の混合ガスを用い
て様々な種類のポリシリコン構造体を半導体デバイス１
０内に構成することもできるが、但し、それらのガスは
相当濃度の水素同位元素を含有していなければならな
い。
ン層２２が酸化物層１８の上に堆積され、ドーピングさ
れ、エッチングされる。水素同位元素がポリシリコン層
２２内に通常の技術を用いて導入されるが、但し、ポリ
シリコン層２２を堆積するのに用いられるガスは相当濃
度の水素同位元素を含有する。このガスの代表例は、重
水素化シラン（ＳｉＤ4 ）である。他の混合ガスを用い
て様々な種類のポリシリコン構造体を半導体デバイス１
０内に構成することもできるが、但し、それらのガスは
相当濃度の水素同位元素を含有していなければならな
い。
【００１９】従来のプロセスは材料を堆積するが、但
し、ガスは相当濃度の水素同位元素を含有しなければな
らない。不動態化が行われる圧力は、大気圧以上または
大気圧より遥か下の圧力のいずれでもよく、ガス状材料
の流速は、堆積に使用される装置によって決まる。好ま
しい形成速度を与えるための条件は、１分あたり０．０
１ｎｍから１０．０ｎｍの範囲である。しかし、好まし
い実施例では形成速度は、層によって異なり０．５ｎｍ
から３ｎｍである。
し、ガスは相当濃度の水素同位元素を含有しなければな
らない。不動態化が行われる圧力は、大気圧以上または
大気圧より遥か下の圧力のいずれでもよく、ガス状材料
の流速は、堆積に使用される装置によって決まる。好ま
しい形成速度を与えるための条件は、１分あたり０．０
１ｎｍから１０．０ｎｍの範囲である。しかし、好まし
い実施例では形成速度は、層によって異なり０．５ｎｍ
から３ｎｍである。
【００２０】ポリシリコン層２２の上に誘電体層２６が
形成される。但し、形成するのに使用される混合ガス
は、重水素のような相当濃度の水素同位元素（例、重水
素）を含有しなければならない。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素（ＳｉＤ4
＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2
Ｏ）， 重水素化テトラエチルオートシラン（ＴＥＯ
Ｓ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化シラン（Ｓｉ
Ｄ4）あるいは重水素化ディクロロシランと酸化窒素
（ＳｉＣｌ2Ｄ2 ＋Ｎ2Ｏ） を含む。他の混合ガスを用
いて半導体デバイス１０内に酸化物層を形成することも
できるが、但し、このガス混合物は相当濃度の水素同位
元素を含有している。但し、通常の水素は、混合ガス中
に１ｐｐｍを超えてはならない。
形成される。但し、形成するのに使用される混合ガス
は、重水素のような相当濃度の水素同位元素（例、重水
素）を含有しなければならない。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素（ＳｉＤ4
＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2
Ｏ）， 重水素化テトラエチルオートシラン（ＴＥＯ
Ｓ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化シラン（Ｓｉ
Ｄ4）あるいは重水素化ディクロロシランと酸化窒素
（ＳｉＣｌ2Ｄ2 ＋Ｎ2Ｏ） を含む。他の混合ガスを用
いて半導体デバイス１０内に酸化物層を形成することも
できるが、但し、このガス混合物は相当濃度の水素同位
元素を含有している。但し、通常の水素は、混合ガス中
に１ｐｐｍを超えてはならない。
【００２１】水素同位元素は従来の処理条件で構造体内
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、１分あたり０．０１ｎ
ｍから１０．０ｎｍの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり０．５ｎｍから
３ｎｍである。しかし、堆積速度は層の所望の厚さおよ
び均一性に依存して上記の値から変わることもある。
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、１分あたり０．０１ｎ
ｍから１０．０ｎｍの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり０．５ｎｍから
３ｎｍである。しかし、堆積速度は層の所望の厚さおよ
び均一性に依存して上記の値から変わることもある。
【００２２】誘電体層２６が水素同位元素で不動態化処
理されると、誘電体層２６内のダングリングボンドサイ
トは、前述したように水素同位元素により占有される。
この強くなった水素同位元素／シリコン間の結合が劣化
速度を遅くするような頑強さを誘電体層に与える。
理されると、誘電体層２６内のダングリングボンドサイ
トは、前述したように水素同位元素により占有される。
この強くなった水素同位元素／シリコン間の結合が劣化
速度を遅くするような頑強さを誘電体層に与える。
【００２３】さらに図１においては、制御ゲート２８が
誘電体層２６の上に形成される。この制御ゲート２８
は、例えばポリシリコンのような従来のプロセスと材料
により形成される。しかし、一実施例においては、制御
ゲート２８は相当濃度の水素同位元素を含有するドープ
ポリシリコンを含有する。この実施例においては、制御
ゲート２８は従来のプロセスにより形成されるが、但
し、制御ゲート２８を形成するのに用いられるガスは、
例えば重水素化シラン（ＳｉＤ4 ）のような水素同位元
素を相当濃度含有する。
誘電体層２６の上に形成される。この制御ゲート２８
は、例えばポリシリコンのような従来のプロセスと材料
により形成される。しかし、一実施例においては、制御
ゲート２８は相当濃度の水素同位元素を含有するドープ
ポリシリコンを含有する。この実施例においては、制御
ゲート２８は従来のプロセスにより形成されるが、但
し、制御ゲート２８を形成するのに用いられるガスは、
例えば重水素化シラン（ＳｉＤ4 ）のような水素同位元
素を相当濃度含有する。
【００２４】水素同位元素がポリシリコン層２２，誘電
体層２６または制御ゲート２８内に導入されると、界面
トラップ，注入効率，リークの観点から酸化物品質に劣
化を与えることなく、プログラムのサイクルおよび消去
サイクルが大幅に増えてもそれに耐えられるスタック状
のゲートを有するフラッシュＥＥＰＲＯＭ構造が得られ
る。
体層２６または制御ゲート２８内に導入されると、界面
トラップ，注入効率，リークの観点から酸化物品質に劣
化を与えることなく、プログラムのサイクルおよび消去
サイクルが大幅に増えてもそれに耐えられるスタック状
のゲートを有するフラッシュＥＥＰＲＯＭ構造が得られ
る。
【００２５】図２には、半導体デバイスに用いられる分
離型ゲートのフラッシュＥＥＰＯＲＭデバイス３０が示
されている。この実施例においては、分離型ゲートのフ
ラッシュＥＥＰＯＲＭデバイス３０は従来のプロセスに
より形成され、ドーピングされた半導体基板３２の上に
形成される。分離型ゲート酸化物３４即ちトンネル化酸
化物が従来プロセスにより半導体基板３２の上に形成さ
れる。しかし、必要によっては水素同位元素を図１の積
層型ゲート構造と同様に分離型ゲート酸化物３４に導入
することもできる。
離型ゲートのフラッシュＥＥＰＯＲＭデバイス３０が示
されている。この実施例においては、分離型ゲートのフ
ラッシュＥＥＰＯＲＭデバイス３０は従来のプロセスに
より形成され、ドーピングされた半導体基板３２の上に
形成される。分離型ゲート酸化物３４即ちトンネル化酸
化物が従来プロセスにより半導体基板３２の上に形成さ
れる。しかし、必要によっては水素同位元素を図１の積
層型ゲート構造と同様に分離型ゲート酸化物３４に導入
することもできる。
【００２６】分離型ゲートのフラッシュＥＥＰＯＲＭデ
バイス３０はさらにフローティングゲート３６を有す
る。積層型ゲートを有するＥＥＰＲＯＭデバイスのフロ
ーティングゲートと同様に、フローティングゲート３６
は従来プロセスにより好ましくはポリシリコン材料製で
ある。しかし、別法として相当濃度の水素同位元素を図
１の積層型構造体のフローティングゲートと同様なプロ
セスにより導入してもよい。
バイス３０はさらにフローティングゲート３６を有す
る。積層型ゲートを有するＥＥＰＲＯＭデバイスのフロ
ーティングゲートと同様に、フローティングゲート３６
は従来プロセスにより好ましくはポリシリコン材料製で
ある。しかし、別法として相当濃度の水素同位元素を図
１の積層型構造体のフローティングゲートと同様なプロ
セスにより導入してもよい。
【００２７】フローティングゲート３６の上に誘電体層
３８が形成される。この誘電体層３８は相当濃度の水素
同位元素を含み、これは図１の積層型ゲート構造体の誘
電体層におけるのと同様である。
３８が形成される。この誘電体層３８は相当濃度の水素
同位元素を含み、これは図１の積層型ゲート構造体の誘
電体層におけるのと同様である。
【００２８】分離型ゲートのフラッシュＥＥＰＯＲＭデ
バイス３０は、さらに制御ゲート４０を有する。この制
御ゲート４０は従来プロセスで形成される。別法として
図１の積層ゲート構造の制御ゲートと同様な材料同様な
方法を用いて、その中に相当濃度の水素同位元素を導入
することもできる。
バイス３０は、さらに制御ゲート４０を有する。この制
御ゲート４０は従来プロセスで形成される。別法として
図１の積層ゲート構造の制御ゲートと同様な材料同様な
方法を用いて、その中に相当濃度の水素同位元素を導入
することもできる。
【００２９】水素同位元素が分離型ゲート酸化物３４，
フローティングゲート３６，誘電体層３８または制御ゲ
ート４０内に導入されると、界面トラップ，注入効率，
リークの観点から酸化物品質に劣化を与えることなく、
プログラムのサイクルおよび消去サイクルが大幅に増え
てもそれに耐えられる分離ゲート型のフラッシュＥＥＰ
ＲＯＭ構造が得られる。
フローティングゲート３６，誘電体層３８または制御ゲ
ート４０内に導入されると、界面トラップ，注入効率，
リークの観点から酸化物品質に劣化を与えることなく、
プログラムのサイクルおよび消去サイクルが大幅に増え
てもそれに耐えられる分離ゲート型のフラッシュＥＥＰ
ＲＯＭ構造が得られる。
【００３０】別法として、あるいは上記のプロセスに加
えて水素同位元素の半導体デバイスへの導入時期は、製
造プロセス中のいつでもよく、例えばプロセスの終了
時、デバイスを封入する直前でもよい。このような場合
においては、水素同位元素は、１０分から２時間もしく
はそれ以上の範囲の時間間隔に亘る形成ガスアニールス
テップの際に、２００℃から１０００℃の範囲の温度で
導入する。この形成ガスは、例えば窒素と水素同位元素
の混合物、あるいは通常水素と水素同位元素の混合物で
もよい。このアニールステップは、相当濃度の水素同位
元素がガス混合中に存在すること以外は公知である。
えて水素同位元素の半導体デバイスへの導入時期は、製
造プロセス中のいつでもよく、例えばプロセスの終了
時、デバイスを封入する直前でもよい。このような場合
においては、水素同位元素は、１０分から２時間もしく
はそれ以上の範囲の時間間隔に亘る形成ガスアニールス
テップの際に、２００℃から１０００℃の範囲の温度で
導入する。この形成ガスは、例えば窒素と水素同位元素
の混合物、あるいは通常水素と水素同位元素の混合物で
もよい。このアニールステップは、相当濃度の水素同位
元素がガス混合中に存在すること以外は公知である。
【００３１】図３は、ピーク基板電流状態においてトラ
ンジスタ上で実行されたホットキャリアストレスの実験
結果を表すグラフである。ホットキャリアに起因する界
面損傷は、ＮＭＯＳトランジスタの線形トランスコンダ
クタンス（ｇm） としきい値電圧（Ｖth）の変化をモニ
タすることにより観測できる。図３はまたＶthの劣化と
ストレス時間との関係を示す。
ンジスタ上で実行されたホットキャリアストレスの実験
結果を表すグラフである。ホットキャリアに起因する界
面損傷は、ＮＭＯＳトランジスタの線形トランスコンダ
クタンス（ｇm） としきい値電圧（Ｖth）の変化をモニ
タすることにより観測できる。図３はまたＶthの劣化と
ストレス時間との関係を示す。
【００３２】同グラフに示すように通常の水素で不動態
化処理されたトランジスタの劣化（○印）は、重水素で
不動態化処理されたトランジスタで観測される劣化（□
印）よりもはるかに高い。重水素で不動態化処理したデ
バイスのしきい値電圧は、１０4 分の期間の間、わずか
１．０５Ｖに上昇するだけであるのに対し、同一期間水
素で不動態化処理したデバイスのしきい値電圧は、１．
３Ｖに増加する。
化処理されたトランジスタの劣化（○印）は、重水素で
不動態化処理されたトランジスタで観測される劣化（□
印）よりもはるかに高い。重水素で不動態化処理したデ
バイスのしきい値電圧は、１０4 分の期間の間、わずか
１．０５Ｖに上昇するだけであるのに対し、同一期間水
素で不動態化処理したデバイスのしきい値電圧は、１．
３Ｖに増加する。
【００３３】図４はトランジスタの寿命と基板電流との
関係を表すグラフである。このデータから水素同位元素
（例えば、重水素）でアニール処理されたデバイスは、
チャネルホットエレクトロンのストレスのもとでも、は
るかに頑強である。外挿されたトランジスタの寿命は、
様々な劣化限界を用いて示されている。水素アニールと
重水素アニールのプロセスの間の差は明白である。
関係を表すグラフである。このデータから水素同位元素
（例えば、重水素）でアニール処理されたデバイスは、
チャネルホットエレクトロンのストレスのもとでも、は
るかに頑強である。外挿されたトランジスタの寿命は、
様々な劣化限界を用いて示されている。水素アニールと
重水素アニールのプロセスの間の差は明白である。
【００３４】本発明における基板電流は、重水素がポス
ト金属アニールプロセスにおいて水素の代わりに用いら
れた時には、等しいホットエレクトロン劣化寿命を達成
する場合は２倍に増加する。本発明によりＮＭＯＳデバ
イスと半導体デバイスの間の構造が類似の場合には、同
様の結果が半導体デバイスとＮＭＯＳデバイスで得られ
る。
ト金属アニールプロセスにおいて水素の代わりに用いら
れた時には、等しいホットエレクトロン劣化寿命を達成
する場合は２倍に増加する。本発明によりＮＭＯＳデバ
イスと半導体デバイスの間の構造が類似の場合には、同
様の結果が半導体デバイスとＮＭＯＳデバイスで得られ
る。
【図１】積層型ゲートを有するフラッシュＥＥＰＲＯＭ
デバイスの断面図
デバイスの断面図
【図２】分離型ゲートを有するフラッシュＥＥＰＲＯＭ
デバイスの断面図
デバイスの断面図
【図３】ピーク基板電流状態において、水素処理したト
ランジスタと重水素処理したトランジスタ上で実行され
たホットキャリアストレスの実験結果を表すグラフ
ランジスタと重水素処理したトランジスタ上で実行され
たホットキャリアストレスの実験結果を表すグラフ
【図４】水素処理したトランジスタと重水素処理したト
ランジスタの寿命と基板電流との関係を表すグラフ
ランジスタの寿命と基板電流との関係を表すグラフ
１０ 本発明の半導体デバイス
１２ 基板
１４ ソース領域
１６ ドレイン領域
１８ 酸化物層
２０ ゲート
２２ ポリシリコン層
２６，３８ 誘電体層
２８，４０ 制御ゲート
３０ 分離型ゲートのフラッシュＥＥＰＲＯＭデバイス
３２ 半導体基板
３４ 分離型ゲート酸化物
３６ フローティングゲート
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 イジック シー．キジルヤリー
アメリカ合衆国，32819 フロリダ，オ
ーランド，ダブルトレイス レイン
6535
(72)発明者 ランビア シン
アメリカ合衆国，37813 フロリダ，オ
ーランド，シュガーヴュー コート
7867
(56)参考文献 特開 平６−85278（ＪＰ，Ａ)
Ｃ．Ｋｉｚｉｌｙａｌｌｉ ｅｔ．ａ
ｌ．，Ｄｅｕｔｅｒｉｕｍ ｐｏｓｔ−
ｍｅｔａｌ ａｎｎｅａｌｉｎｇ ｏｆ
ＭＯＳＦＥＴ’ｓ ｆｏｒ ｉｍｐｒ
ｏｖｅｄ ｈｏｔ ｃａｒｒｉｅｒ ｒ
ｅｌｉａｂｉｌｉｔｙ，ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ
ｅｒｓ，米国，ｖｏｌ．18，ｎｏ．３,
ｐｐ．81−83
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
Claims (18)
- 【請求項１】 プログラマブル半導体デバイスであっ
て、 基板と、 該基板上に配置された誘電体層と、 該誘電体層上に配置された制御ゲートとを含み、 該誘電体層は、少なくとも約１０１６cm−３の濃度の重
水素を含有し、水素の濃度は、該重水素の濃度の１ppm
を超えないようになっており、該重水素の濃度は、ホッ
トキャリアストレスと関連する劣化を実質的に低減させ
るものであることを特徴とするプログラマブル半導体デ
バイス。 - 【請求項２】 請求項１に記載の半導体デバイスにおい
て、 前記制御ゲートに近接して形成されたフローティングゲ
ートをさらに含み、前記半導体デバイスが、フローティ
ングゲートアバランシェ注入金属酸化物半導体トランジ
スタ（ＦＡＭＯＳ）と、フローティングゲートトンネル
酸化物半導体トランジスタ（ＦＬＯＴＯＸ）とからなる
グループから選択されたものである半導体デバイス。 - 【請求項３】 請求項２に記載の半導体デバイスにおい
て、 前記フローティングゲートが、少なくとも約１０１６cm
−３の濃度の重水素を含む半導体デバイス。 - 【請求項４】 請求項３に記載の半導体デバイスにおい
て、 前記フローティングゲートが、重水素化ポリシリコン製
である半導体デバイス。 - 【請求項５】 請求項１に記載の半導体デバイスにおい
て、 前記制御ゲートが、少なくとも約１０１６cm−３の濃度
の重水素を含む半導体デバイス。 - 【請求項６】 請求項５に記載の半導体デバイスにおい
て、 前記制御ゲートが、重水素化ポリシリコン製である半導
体デバイス。 - 【請求項７】 請求項１に記載の半導体デバイスにおい
て、 前記重水素が、前記誘電体層と前記制御ゲートの間の界
面トラップを減少させるものである半導体デバイス。 - 【請求項８】 請求項１に記載の半導体デバイスにおい
て、 前記誘電体層が、重水素化水蒸気と、重水素化シラン
と、重水素化テトラエチルオルトシランとからなるグル
ープから選択されたガスソースから形成される半導体デ
バイス。 - 【請求項９】 請求項１に記載の半導体デバイスにおい
て、 前記基板が、シリコンから成り、かつ少なくとも１つの
ドープ領域を含有する半導体デバイス。 - 【請求項１０】 半導体デバイスを製造する方法であっ
て、 少なくとも部分的にシリコンから成る基板の上に誘電体
層を形成するステップと、 前記誘電体層を、少なくとも約１０１６cm−３の濃度の
重水素でもって不動態化処理するステップであって、水
素の濃度が該重水素の濃度の１ppmを超えないようにな
っており、該重水素の濃度がホットキャリアストレスと
関連する劣化を実質的に低減させるものであるステップ
と、 該誘電体層の上に制御ゲートを形成するステップとを含
む方法。 - 【請求項１１】 請求項１０に記載の方法において、 前記制御ゲートに近接して形成されたフローティングゲ
ートを形成するステップをさらに含み、前記半導体デバ
イスが、フローティングゲートアバランシェ注入金属酸
化物半導体トランジスタ（ＦＡＭＯＳ）と、フローティ
ングゲートトンネル酸化物半導体トランジスタ（ＦＬＯ
ＴＯＸ）とからなるグループから選択されたものである
方法。 - 【請求項１２】 請求項１１に記載の方法において、 前記フローティングゲートを形成するステップが、少な
くとも約１０１６cm−３の濃度の重水素を有するフロー
ティングゲートを形成するステップを含む方法。 - 【請求項１３】 請求項１２に記載の方法において、 前記少なくとも約１０１６cm−３の濃度の重水素を有す
るフローティングゲートを形成するステップが、 重水素化ポリシリコンを形成するステップを含む方法。 - 【請求項１４】 請求項１０に記載の方法において、 前記制御ゲートを形成するステップが、少なくとも約１
０１６cm−３の濃度の重水素を有する制御ゲートを形成
するステップを含む方法。 - 【請求項１５】 請求項１４に記載の方法において、 前記少なくとも約１０１６cm−３の濃度の重水素を有す
る制御ゲートを形成するステップが、重水素化ポリシリ
コンを形成するステップを含む方法。 - 【請求項１６】 請求項１０に記載の方法において、 前記誘電体層を形成するステップが、重水素化蒸気と、
重水素化テトラエチルオルトシラン（ＴＥＯＳ）とから
なるグループから選択されたガスから前記誘電体層を形
成するステップを含む方法。 - 【請求項１７】 請求項１０に記載の方法において、さ
らに前記基板中に少なくとも１つのドープ領域を形成す
るステップを含む方法。 - 【請求項１８】 請求項１０に記載の方法において、さ
らに前記基板の上に、少なくとも１つの導体を形成する
ステップを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/848,114 US6252270B1 (en) | 1997-04-28 | 1997-04-28 | Increased cycle specification for floating-gate and method of manufacture thereof |
| US08/848114 | 1997-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303303A JPH10303303A (ja) | 1998-11-13 |
| JP3457533B2 true JP3457533B2 (ja) | 2003-10-20 |
Family
ID=25302390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10638298A Expired - Fee Related JP3457533B2 (ja) | 1997-04-28 | 1998-04-16 | プログラマブル半導体デバイス及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6252270B1 (ja) |
| JP (1) | JP3457533B2 (ja) |
| KR (1) | KR100336230B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750157B1 (en) | 2000-10-12 | 2004-06-15 | Advanced Micro Devices, Inc. | Nonvolatile memory cell with a nitridated oxide layer |
| US20040007733A1 (en) * | 2002-06-26 | 2004-01-15 | Macronix International Co., Ltd. | Floating gate memory cell and forming method |
| JP3723173B2 (ja) | 2002-11-06 | 2005-12-07 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6815343B2 (en) * | 2002-12-30 | 2004-11-09 | International Business Machines Corporation | Gas treatment of thin film structures with catalytic action |
| US7457180B2 (en) * | 2005-05-27 | 2008-11-25 | Agere Systems Inc. | Method and apparatus for storing data in a write-once non-volatile memory |
| KR100851551B1 (ko) * | 2007-03-12 | 2008-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5137147B2 (ja) | 1971-08-20 | 1976-10-14 | ||
| JPS5529116A (en) | 1978-08-23 | 1980-03-01 | Hitachi Ltd | Manufacture of complementary misic |
| US4268951A (en) | 1978-11-13 | 1981-05-26 | Rockwell International Corporation | Submicron semiconductor devices |
| US4620211A (en) | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
| JPS61264350A (ja) | 1985-05-18 | 1986-11-22 | Ricoh Co Ltd | 電子写真感光体 |
| JPS6441211A (en) | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor growth device |
| US4851370A (en) | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| JPH01211970A (ja) | 1988-02-19 | 1989-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 横型バイポーラトランジスタの製造方法 |
| JPH02277269A (ja) | 1989-04-19 | 1990-11-13 | Matsushita Electron Corp | 不揮発性メモリ装置の製造方法 |
| JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH03222321A (ja) | 1990-01-26 | 1991-10-01 | Agency Of Ind Science & Technol | 非晶質半導体薄膜の製造方法 |
| JPH073815B2 (ja) | 1990-05-25 | 1995-01-18 | 株式会社日立製作所 | 薄膜の形成方法 |
| AU632241B2 (en) | 1990-09-06 | 1992-12-17 | Mitsui Toatsu Chemicals Inc. | Amorphous silicon solar cell and method for manufacturing the same |
| JPH04342122A (ja) | 1991-05-17 | 1992-11-27 | Canon Inc | 水素化非晶質シリコン薄膜の製造方法 |
| JPH04342121A (ja) | 1991-05-17 | 1992-11-27 | Canon Inc | 水素化非晶質シリコン薄膜の製造方法 |
| JP3154772B2 (ja) | 1991-06-20 | 2001-04-09 | 株式会社東芝 | シリコン薄膜 |
| US5352636A (en) | 1992-01-16 | 1994-10-04 | Applied Materials, Inc. | In situ method for cleaning silicon surface and forming layer thereon in same chamber |
| JP2825038B2 (ja) | 1992-02-27 | 1998-11-18 | 日本電気株式会社 | 半導体装置 |
| EP0685115A1 (en) | 1993-02-19 | 1995-12-06 | National Semiconductor Corporation | Semiconductor device comprising deuterium atoms |
| CN1135635C (zh) | 1994-03-25 | 2004-01-21 | 阿莫科/恩龙太阳公司 | 增强光电器件和电子器件的光和电特性的等离子淀积工艺 |
| US5595927A (en) | 1995-03-17 | 1997-01-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making self-aligned source/drain mask ROM memory cell using trench etched channel |
| US5642014A (en) | 1995-09-27 | 1997-06-24 | Lucent Technologies Inc. | Self-powered device |
| US5776831A (en) | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| US5872387A (en) | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
| US5830575A (en) * | 1996-09-16 | 1998-11-03 | Sandia National Laboratories | Memory device using movement of protons |
| US5990008A (en) | 1996-09-25 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings |
| US5744202A (en) * | 1996-09-30 | 1998-04-28 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
-
1997
- 1997-04-28 US US08/848,114 patent/US6252270B1/en not_active Expired - Lifetime
-
1998
- 1998-04-16 JP JP10638298A patent/JP3457533B2/ja not_active Expired - Fee Related
- 1998-04-27 KR KR1019980014963A patent/KR100336230B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Ｃ．Ｋｉｚｉｌｙａｌｌｉ ｅｔ．ａｌ．，Ｄｅｕｔｅｒｉｕｍ ｐｏｓｔ−ｍｅｔａｌ ａｎｎｅａｌｉｎｇ ｏｆ ＭＯＳＦＥＴ’ｓ ｆｏｒ ｉｍｐｒｏｖｅｄ ｈｏｔ ｃａｒｒｉｅｒ ｒｅｌｉａｂｉｌｉｔｙ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，米国，ｖｏｌ．１８，ｎｏ．３，ｐｐ．８１−８３ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100336230B1 (ko) | 2002-06-20 |
| KR19980081768A (ko) | 1998-11-25 |
| US6252270B1 (en) | 2001-06-26 |
| JPH10303303A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721733B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| JP3737277B2 (ja) | 半導体デバイスを製造する方法 | |
| US9306025B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| US5861347A (en) | Method for forming a high voltage gate dielectric for use in integrated circuit | |
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| US5591681A (en) | Method for achieving a highly reliable oxide film | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| JP2018041977A (ja) | Оｎｏスタックの形成方法 | |
| US20020000628A1 (en) | Semiconductor device and production method thereof | |
| US6133605A (en) | Semiconductor nonvolatile memory transistor and method of fabricating the same | |
| JP3457533B2 (ja) | プログラマブル半導体デバイス及びその製造方法 | |
| US6057217A (en) | Process for production of semiconductor device with foreign element introduced into silicon dioxide film | |
| JP2691385B2 (ja) | 半導体メモリー装置 | |
| KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JP3239823B2 (ja) | 薄膜形成方法 | |
| JPH0745725A (ja) | 不揮発性半導体記憶装置及びその形成方法 | |
| JPH10125807A (ja) | ゲート酸化膜の形成方法及び半導体記憶装置の製造方法 | |
| JPH07245351A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR19990035266A (ko) | 반도체 산화막 형성방법 | |
| JPH03222481A (ja) | 半導体記憶装置の製造方法 | |
| JPH0750347A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH06125095A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS61263281A (ja) | 不揮発性記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |