JP3154772B2 - シリコン薄膜 - Google Patents

シリコン薄膜

Info

Publication number
JP3154772B2
JP3154772B2 JP31708491A JP31708491A JP3154772B2 JP 3154772 B2 JP3154772 B2 JP 3154772B2 JP 31708491 A JP31708491 A JP 31708491A JP 31708491 A JP31708491 A JP 31708491A JP 3154772 B2 JP3154772 B2 JP 3154772B2
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
silicon
interface
hydrogen content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31708491A
Other languages
English (en)
Other versions
JPH0562918A (ja
Inventor
久典 井原
秀俊 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26478915&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3154772(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31708491A priority Critical patent/JP3154772B2/ja
Priority to US07/899,916 priority patent/US5378541A/en
Priority to KR1019920010537A priority patent/KR960004593B1/ko
Publication of JPH0562918A publication Critical patent/JPH0562918A/ja
Priority to US08/350,144 priority patent/US5484658A/en
Application granted granted Critical
Publication of JP3154772B2 publication Critical patent/JP3154772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/5093—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials with elements other than metals or carbon
    • C04B41/5096—Silicon
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00241—Physical properties of the materials not provided for elsewhere in C04B2111/00
    • C04B2111/00405—Materials with a gradually increasing or decreasing concentration of ingredients or property from one layer to another
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン薄膜に関す
る。
【０００２】
【従来の技術】近年、アモルファスシリコン（ａ‐Ｓ
ｉ）薄膜は、薄膜トランジスタ等の半導体素子の材料と
して多くの関心が寄せられている。このような用途のａ
‐Ｓｉ薄膜は、一般に、シリコン等からなる支持基板上
に、プラズマＣＶＤ法によって形成されている。この場
合、プラズマ形成時に発生する荷電粒子により、支持基
板がダメ−ジを受け、支持基板とａ‐Ｓｉ薄膜との界面
に多くの欠陥が発生する恐れがある。そこで、初期放電
パワ−密度を３２ｍＷ／ｃｍ2より低い値に設定し、こ
のまま放電パワ−密度を変えずにａ‐Ｓｉ薄膜膜を形成
する方法が提案されている（９１年春期応用物理学会予
稿集２８Ｐ−Ｓ−８，Ｐ７５３、９１年春期応用物理学
会予稿集２８Ｐ−Ｓ−４，Ｐ７５２）。
【０００３】しかしながら、本発明者等が先に提案した
ａ‐Ｓｉ薄膜における界面の評価方法（Ｅｘｔｅｎｄｅ
ｄ Ａｂｓｔｒａｃｔ ｏｆ ｔｈｅ ２２ｎｄ（１９
９０Ｉｎｔｅｒｎａｔｉｏｎａｌ）Ｃｏｎｆｅｒｅｎｃ
ｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ ａ
ｎｄ Ｍａｔｅｒｉａｌｓ，１９９０，ｐｐ６８１−６
８４）を用いると、上記プラズマＣＶＤ法によりａ‐Ｓ
ｉ薄膜を形成した場合でも、プラズマによるダメ−ジに
より、ａ‐Ｓｉ薄膜と支持基板との界面に多くの欠陥が
発生していることが明らかになった。
【０００４】このような界面における多数の欠陥は、ａ
‐Ｓｉ薄膜を用いたデバイスの特性劣化の原因となる。
特に、支持基板とａ‐Ｓｉ薄膜との界面を活性層とする
薄膜トランジスタの場合、従来のプラズマＣＶＤ法によ
って、バルクの膜としては欠陥密度が小さいａ‐Ｓｉ薄
膜を、酸化膜（ＳｉＯ2 ）や窒化シリコン膜（Ｓｉ 3Ｎ
4）上に形成しても、そのデバイス特性が界面の存在す
る欠陥密度によって決まるので、致命的な問題となる。
【０００５】
【発明が解決しようとする課題】上述の如く、従来のプ
ラズマＣＶＤ法によって支持基板上にａ‐Ｓｉ薄膜を形
成した場合、支持基板とａ‐Ｓｉ薄膜との界面に多くの
欠陥が生じ、これが薄膜トランジスタ等の半導体素子の
デバイス特性劣化の原因となっていた。
【０００６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、界面欠陥が少ないシリ
コン薄膜を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のシリコン薄膜は、支持基板上に形成され
た水素を含むシリコン薄膜であって、前記支持基板との
界面からの距離が２０ｎｍ以内の領域において水素含有
量の最大値がある第１のシリコン薄膜を有することを特
徴とする。
【０００８】なお、シリコン薄膜が、光ＣＶＤ法により
形成された水素化ａ‐Ｓｉ（ａ‐Ｓｉ：Ｈ）膜からなる
支持基体上のａ‐Ｓｉ：Ｈ薄膜の場合、支持基体との界
面からＴ1 ［ｎｍ］（０＜Ｔ1 ≦２０）離れたところの
ａ‐Ｓｉ：Ｈ薄膜の水素含有量をＨT1とし、支持基体と
の界面からＴ2 ［ｎｍ］（Ｔ1 ＜Ｔ2 ，０＜Ｔ2 ≦５
０）離れたところのａ‐Ｓｉ：Ｈ薄膜の水素含有量をＨ
T2とすると、ＨT1／ＨT2≧１．４であることが望まし
い。更に、水素含有量ＨT2は１×１０22［ａｔｏｍｓ／
ｃｃ］以上であることが望ましい。
【０００９】また、本発明のシリコン薄膜の形成方法
は、放電パワ−密度が所定値以上のプラズマＣＶＤ法に
より、支持基体上にシリコンを堆積する工程と、前記放
電パワ−密度を前記所定値よりも下げて、引き続き、シ
リコンの堆積を行なう工程とを備えたことを特徴とす
る。
【００１０】なお、支持基体として光ＣＶＤ法で形成さ
れたａ‐Ｓｉ：Ｈからなる基板を用い、シリコン薄膜と
してａ‐Ｓｉ：Ｈ薄膜を形成する場合、支持基体からＴ
1 ［ｎｍ］（０＜Ｔ1 ≦２０）離れたところまでは、放
電パワ−密度を１００ｍＷ／ｃｍ2 以上に設定してａ‐
Ｓｉ：Ｈ薄膜を形成することが望ましい。
【００１１】また、支持基体として光ＣＶＤ法で形成さ
れたａ‐Ｓｉ：Ｈからなる基板を用い、シリコン薄膜と
し積層構造のａ‐Ｓｉ：Ｈ膜を形成する場合、放電パワ
−密度を１００ｍＷ／ｃｍ2 以上に設定して第１層のａ
‐Ｓｉ：Ｈ薄膜を形成し、引き続き、放電パワ−密度を
１００ｍＷ／ｃｍ2 未満に設定して第２層以降のａ‐Ｓ
ｉ：Ｈ薄膜を形成することが望ましい。
【００１２】
【作用】本発明者等は、支持基体上に形成されたシリコ
ン薄膜の水素含有量分布が、支持基体とシリコン薄膜と
の界面近傍で山型のピ−クを有する場合に、支持基体と
シリコン薄膜との界面における欠陥密度が十分小さくな
ることを見い出だした。したがって、このような水素含
有量分布を有するシリコン薄膜を用いることにより、素
子特性の変動や信頼性の低下などの問題が起こり難い半
導体装置が得られる。
【００１３】また、本発明のシリコン薄膜の形成方法に
よれば、シリコン薄膜の水素含有量分布を、支持基体と
シリコン薄膜との界面近傍で山型のピ−クとすることが
できるので、素子特性の変動や信頼性の低下などの問題
が起こり難い半導体装置を得ることができる。
【００１４】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【００１５】図１は、本発明の第１の実施例に係わるａ
‐Ｓｉダイオ−ドの製造工程断面図である。
【００１６】まず、図１（ａ）に示す如く、蒸着法を用
いてガラスなどからなる基板１上にＴｉ電極２を形成す
る。次いで図２に示すＣＶＤ装置の光ＣＶＤ室１１内に
基板１を搬入・装着する。
【００１７】次にヒ−タ１２により基板１を２００℃に
昇温した後、水銀溜め１３を通り、水銀蒸気を含んだ流
量７．６ＳＣＣＭのＳｉＨ4 ガスを光ＣＶＤ室１１内に
導入すると共に、光ＣＶＤ室１１内のガス圧力を０．２
Ｔｏｒｒに設定する。
【００１８】次にガス圧力が０．２Ｔｏｒｒになり、基
板１の温度が十分安定した後、低圧水銀ランプ１４を点
灯し、石英窓１５を介して波長１８５ｎｍの光と波長２
５４ｎｍの光とを光ＣＶＤ室１１内に照射する。この結
果、これら光と水銀増感反応とにより、ＳｉＨ4 ガスが
分解される。このような水銀増感光ＣＶＤ法を用いて図
１（ｂ）に示すように、Ｔｉ電極２上に厚さ１μｍのａ
‐Ｓｉ：Ｈ膜からなる支持基体３を形成する。
【００１９】次に基板１をベルトコンベア１８により移
動させ、第１のプラズマＣＶＤ室１６ａ内に真空状態で
搬入・装着する。次いでヒ−タ１２ａにより基板１の温
度を２００℃に昇温すると共に、流量７５ＳＣＣＭのＳ
ｉＨ4 ガスと流量７５ＳＣＣＭのＨ2 ガスとの混合ガス
をプラズマＣＶＤ室１６ａ内に導入する。
【００２０】基板１の温度が２００℃になり、プラズマ
ＣＶＤ室１６ａ内のガス圧力が０．４Ｔｏｒｒと十分安
定した後、高周波発生源１７ａにより１３．５６ＭＨｚ
の高周波を発生させ、これによってＳｉＨ4 ガスとＨ2
ガスとの混合ガスを分解し、図１（ｃ）に示すように、
支持基体３上に、厚さ１５ｎｍの第１のａ‐Ｓｉ：Ｈ薄
膜４ａ，厚さ５ｎｍの第２のａ‐Ｓｉ：Ｈ薄膜４ｂ，厚
さ１μｍの第３のａ‐Ｓｉ：Ｈ薄膜４ｃからなる積層構
造のａ‐Ｓｉ：Ｈ薄膜４を形成する。ここで、ａ‐Ｓ
ｉ：Ｈ薄膜４ａ，４ｂ，４ｃの成膜条件は、放電パワ−
密度が異なるだけである。
【００２１】即ち、放電開始から１０秒までの放電パワ
−密度を所定値として１５０ｍＷ／ｃｍ2 に設定して第
１のａ‐Ｓｉ：Ｈ薄膜４ａを形成し、次いで、１秒毎に
１０ｍＷ／ｃｍ2 ほど放電パワ−密度を減少させながら
第２のａ‐Ｓｉ：Ｈ薄膜４ｂを形成し、そして放電開始
から２３秒後、放電パワ−密度が２０ｍＷ／ｃｍ2 にな
ったところで、放電パワ−密度を固定し、１２０分間そ
のままの条件で第３のａ‐Ｓｉ：Ｈ薄膜４ｃの成膜を行
なう。なお、第１のａ‐Ｓｉ：Ｈ薄膜４ａは、形成途中
で１５０ｍＷ／ｃｍ2 以上にて形成しても良い。
【００２２】次に基板１をベルコンベア１８により移動
させ、第２のプラズマＣＶＤ室１６ｂ内に真空状態で搬
入・装着する。次いでヒ−タ１２ｂにより基板１の温度
を２００℃に昇温すると共に、ＳｉＨ4 ガスとＳｉＨ2
ガスとＣＨ4 ガスとＢ2 Ｈ6 ガスとの混合ガスをプラズ
マＣＶＤ室１６ｂ内に導入する。
【００２３】次に高周波発生源１７ｂにより１３．５６
ＭＨｚの高周波を発生させ、これによって上記混合ガス
を分解して、図１（ｄ）に示すように、第３のａ‐Ｓ
ｉ：Ｈ薄膜４ｃ上に、ホウ素がド−プされたａ‐Ｓｉ：
Ｈ薄膜（Ｂド−プａ‐Ｓｉ：Ｈ薄膜）５を形成する。
【００２４】最後に、基板１をスパッタ装置に搬入・装
着した後、ＩＴＯ（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ）
からなる厚さ３５ｎｍの透明電極６をＢド−プａ‐Ｓ
ｉ：Ｈ薄膜５上に形成してａ‐Ｓｉダイオ−ドが完成す
る。
【００２５】以上述べた方法で得られたａ‐Ｓｉダイオ
−ドの支持基体（光ＣＶＤａ‐Ｓｉ：Ｈ膜）３と第１の
ａ‐Ｓｉ薄膜（プラズマＣＶＤａ‐Ｓｉ：Ｈ薄膜）４ａ
との界面における欠陥密度をquasi-staticＣ−Ｖ法を用
いて調べてみた。
【００２６】なお、この測定は、測定温度が室温，印加
電圧が図３に示すような波形、つまり、スタ−ト電圧が
０．０［Ｖ］，ストップ電圧が−３．０［Ｖ］，ステッ
プ電圧が５０［ｍＶ］，ランプレ−ト（傾き）が５［ｍ
Ｖ／ｓｅｃ］，ホ−ルド時間が３０［ｓｅｃ］という条
件で行なった。また、比較のため、従来法の場合の欠陥
密度も同法で調べた。即ち、水銀増感光ＣＶＤ法で形成
したａ‐Ｓｉ：Ｈ薄膜と、このａ‐Ｓｉ：Ｈ薄膜上に２
０ｍＷ／ｃｍ2 のプラズマＣＶＤ法で形成されたａ‐Ｓ
ｉ：Ｈ薄膜上との界面の欠陥密度を調べた。
【００２７】図４は、その測定結果で、界面からの距離
と欠陥密度との関係を示す特性図である。この図から、
従来法の場合、界面で欠陥密度がピ−クなり、その値も
高いことが分かる。一方、本実施例の場合、界面からの
距離よらず略一定で、その値も十分小さいことが分か
る。
【００２８】また、本発明者等は、支持基体３（光ＣＶ
Ｄａ‐Ｓｉ：Ｈ膜）と第１のａ‐Ｓｉ：Ｈ薄膜４ａ（プ
ラズマＣＶＤａ‐Ｓｉ：Ｈ薄膜）との界面における水素
含有量を２次イオン質量分析（ＳＩＭＳ）法を用いて調
べてみた。また、比較のため、従来法の場合についても
調べてみた。
【００２９】図５は、その測定結果で、界面からの距離
と水素含有量との関係を示す特性図である。この図か
ら、従来法で得られたａ‐Ｓｉダイオ−ドの場合、プラ
ズマＣＶＤａ‐Ｓｉ：Ｈ薄膜から界面にかけて一様に水
素含有量が増加しているが、本実施例のａ‐Ｓｉダイオ
−ドの場合、界面からプラズマＣＶＤａ‐Ｓｉ：Ｈ薄膜
側へ２０ｎｍ以内の領域で、水素含有量が急激に高くな
り、そのピ−クは１×１０22［ａｔｏｍｓ／ｃｃ］を越
えている。つまり、第１のａ‐Ｓｉ：Ｈ４薄膜ａの水素
含有量は、界面から５０ｎｍ以内の第２，第３のａ‐Ｓ
ｉ：Ｈ薄膜４ｂ，４ｃの水素含有量の１．４倍以上であ
る。
【００３０】このように、成膜初期で放電パワ−密度が
高いプラズマＣＶＤ法でａ‐Ｓｉ：Ｈ薄膜を形成したに
も係わらず、界面での欠陥密度が低いのは、多量の水素
による成膜初期のａ‐Ｓｉ薄膜の活性化が１つの原因だ
と考えられる。
【００３１】かくして本実施例によれば、最初、高い放
電パワ−密度で第１のａ‐Ｓｉ：Ｈ薄膜４ａの成膜を行
ない、途中で、放電パワ−密度を除去に減少させて第
２，第３のａ‐Ｓｉ：Ｈ薄膜４ｂ，４ｃの成膜を行なう
ことで、支持基体３との界面で欠陥密度が小さい積層構
造のａ‐Ｓｉ：Ｈ薄膜４を形成でき、もって、高性能，
高信頼性のａ‐Ｓｉダイオ−ドが得られる。
【００３２】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、１３．５６
ＭＨｚの高周波を用いたが、他の周波数の高周波を用い
ても良い。
【００３３】また、上記実施例では、１秒毎に１０ｍＷ
／ｃｍ2 ほど放電パワ−密度を減少させて第１のａ‐Ｓ
ｉ：Ｈ薄膜４ａを形成したが、より大きい割合で放電パ
ワ−密度を減少させたり、一度放電パワ−密度を増加さ
せたり、放電パワ−密度を振幅させたりしても良い。ま
た、所定値として、放電パワ−密度を１５０ｍＷ／ｃｍ
2 に設定したが、１００ｍＷ／ｃｍ2 以上であれば同様
な効果が得られる。
【００３４】更に、所要のａ‐Ｓｉ：Ｈ薄膜を形成した
後、一度膜形成を止め、再びａ‐Ｓｉ薄膜を形成する間
欠型のＣＶＤ法を用いる場合においても、そのａ‐Ｓｉ
薄膜の形成時における初期段階の放電パワ−密度を１０
０ｍＷ／ｃｍ2 以上に選択・設定し、厚さ２０ｎｍ以下
の高い水素含有量のａ‐Ｓｉ：Ｈ薄膜を形成すること
で、同様な効果が得られる。
【００３５】更にまた、上記実施例では、支持基体３と
してａ‐Ｓｉ：Ｈ薄膜を用いたが、その代わりに、非晶
質窒化珪素膜や、アルミナ，酸化珪素等の酸化膜や、炭
化珪素膜等を用いても良い。
【００３６】また、上記実施例では、ａ‐Ｓｉダイオ−
ドの場合について説明したが、本発明は、図６，図７に
示すようなａ‐Ｓｉ薄膜トランジスタ，図８に示すよう
なａ‐Ｓｉ太陽電池，図９に示すようなａ‐Ｓｉ超格子
デバイス等の他の半導体装置にも適用できる。例えば、
本発明を図６のａ‐Ｓｉ薄膜トランジスタを適用した場
合、絶縁膜２０と活性層としてのａ‐Ｓｉ：Ｈ薄膜４と
の界面における欠陥密度を減少でき、また、図７のａ‐
Ｓｉ薄膜トランジスタを適用した場合、つまり、活性層
がａ‐Ｓｉ：Ｈ薄膜４，２１の積層構造の場合、各層間
の界面での欠陥密度も減少でき、もって、トランジスタ
特性の改善や、信頼性の向上を図ることができる。な
お、図６，図７において、１９はソ−ス・ドレイン電極
としてのｐド−プａ‐Ｓｉ：薄膜であり、２２はゲ−ト
電極である。
【００３７】更に、上記実施例では、シリコン薄膜とし
てａ‐Ｓｉ薄膜を用いた場合について説明したが、他の
シリコン薄膜、例えば、多結晶シリコン薄膜を用いても
同様な効果が期待できる。
【００３８】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、支
持基体とシリコン薄膜との界面における欠陥密度が十分
小さいシリコン薄膜が得られるので、これを用いること
で素子特性や信頼性の改善を図り得る。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係わるａ‐Ｓｉダイオ
−ドの製造工程断面図。
【図２】本発明の第１の実施例に係わるＣＶＤ装置の概
略構成図。
【図３】Ｃ−Ｖ法測定における印加電圧の波形図
【図４】界面からの距離と欠陥密度との関係を示す特性
図。
【図５】界面からの距離と水素含有量との関係を示す特
性図。
【図６】本発明の変形例に係わるａ‐Ｓｉ薄膜トランジ
スタの断面図。
【図７】本発明の変形例に係わるａ‐Ｓｉ薄膜トランジ
スタの断面図。
【図８】本発明の変形例に係わるａ‐Ｓｉ太陽電池の断
面図。
【図９】本発明の変形例に係わるａ‐Ｓｉ超格子デバイ
スの断面図。
【符号の説明】
１…ガラス基板、２…Ｔｉ電極、３…支持基体、４…積
層ａ‐Ｓｉ：Ｈ薄膜、４ａ…第１のａ‐Ｓｉ：Ｈ薄膜、
４ｂ…第２のａ‐Ｓｉ：Ｈ薄膜，４ｃ……第３のａ‐Ｓ
ｉ：Ｈ薄膜、５…Ｂド−プａ‐Ｓｉ：Ｈ薄膜、６…透明
電極、１１…光ＣＶＤ室、１２，１２ａ，１２ｂ…ヒ−
タ、１３…水銀溜め、１４…低圧水銀ランプ、１５…石
英窓、１６ａ，１６ｂ…プラズマＣＶＤ室、１７ａ，１
７ｂ…高周波発生源、１８…ベルトコンベア、１９…ｐ
ド−プａ‐Ｓｉ：Ｈ薄膜、２０…絶縁膜、２１…ａ‐Ｓ
ｉ：Ｈ薄膜、２２…ゲ−ト電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−164074（ＪＰ，Ａ) 特開 昭60−213021（ＪＰ，Ａ) 特開 昭64−81310（ＪＰ，Ａ) 特開 平１−106470（ＪＰ，Ａ) 特開 平２−252235（ＪＰ，Ａ) 特開 昭63−131512（ＪＰ，Ａ) 特開 昭58−137840（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/31 H01L 31/08 C23C 16/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】支持基板上に形成された水素を含むシリコ
    ン薄膜であって、前記支持基板との界面からの距離が２
    ０ｎｍ以内の領域において水素含有量の最大値があり、
    かつ山型のピークを持つ水素含有量濃度分布を有する第
    １のシリコン薄膜を有することを特徴とするシリコン薄
    膜。
  2. 【請求項２】前記水素含有量の最大値は、１×１０
    22［atoms／cc］を越えていることを特徴とする請求項
    １に記載のシリコン薄膜。
  3. 【請求項３】前記第１のシリコン薄膜上に第２のシリコ
    ン薄膜、第３のシリコン薄膜が順次積層され、これらの
    シリコン薄膜において、前記支持基板との界面からの距
    離が２０ｎｍ以内の領域の前記第１のシリコン薄膜中に
    水素含有量の最大値があることを特徴とする請求項１に
    記載のシリコン薄膜。
  4. 【請求項４】前記水素含有量の最大値は、前記支持基板
    との界面からの距離が５０ｎｍ以内の領域の前記第２お
    よび第３のシリコン薄膜の水素含有量の１．４倍以上で
    あることを特徴とする請求項３に記載のシリコン薄膜。
  5. 【請求項５】前記支持基板は、水素化アモルファスシリ
    コン膜、窒化珪素膜、アルミナもしくは酸化珪素からな
    る酸化膜、または炭化珪素膜であることを特徴とする請
    求項１に記載のシリコン薄膜。
  6. 【請求項６】前記シリコン薄膜は、水素化アモルファス
    シリコン薄膜または多結晶シリコン薄膜であることを特
    徴とする請求項１に記載のシリコン薄膜。
JP31708491A 1991-06-20 1991-11-29 シリコン薄膜 Expired - Fee Related JP3154772B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31708491A JP3154772B2 (ja) 1991-06-20 1991-11-29 シリコン薄膜
US07/899,916 US5378541A (en) 1991-06-20 1992-06-17 Silicon thin film member
KR1019920010537A KR960004593B1 (ko) 1991-06-20 1992-06-18 실리콘박막 부재
US08/350,144 US5484658A (en) 1991-06-20 1994-11-29 Silicon thin film member

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-148852 1991-06-20
JP14885291 1991-06-20
JP31708491A JP3154772B2 (ja) 1991-06-20 1991-11-29 シリコン薄膜

Publications (2)

Publication Number Publication Date
JPH0562918A JPH0562918A (ja) 1993-03-12
JP3154772B2 true JP3154772B2 (ja) 2001-04-09

Family

ID=26478915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31708491A Expired - Fee Related JP3154772B2 (ja) 1991-06-20 1991-11-29 シリコン薄膜

Country Status (3)

Country Link
US (2) US5378541A (ja)
JP (1) JP3154772B2 (ja)
KR (1) KR960004593B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154772B2 (ja) * 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US5982020A (en) 1997-04-28 1999-11-09 Lucent Technologies Inc. Deuterated bipolar transistor and method of manufacture thereof
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US6252270B1 (en) 1997-04-28 2001-06-26 Agere Systems Guardian Corp. Increased cycle specification for floating-gate and method of manufacture thereof
JP3364180B2 (ja) * 1999-01-18 2003-01-08 三菱重工業株式会社 非晶質シリコン太陽電池
US6365511B1 (en) 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US6576522B2 (en) 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
WO2006110048A1 (en) * 2005-04-14 2006-10-19 Renewable Energy Corporation Asa Surface passivation of silicon based wafers
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
US4237151A (en) * 1979-06-26 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Thermal decomposition of silane to form hydrogenated amorphous Si film
JPS59143362A (ja) * 1983-02-03 1984-08-16 Fuji Xerox Co Ltd パツシベ−シヨン膜
US4749588A (en) * 1984-09-07 1988-06-07 Nobuhiro Fukuda Process for producing hydrogenated amorphous silicon thin film and a solar cell
JP3154772B2 (ja) * 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜

Also Published As

Publication number Publication date
KR960004593B1 (ko) 1996-04-09
US5484658A (en) 1996-01-16
US5378541A (en) 1995-01-03
JPH0562918A (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
US6670542B2 (en) Semiconductor device and manufacturing method thereof
US8247022B2 (en) Silicon nitride passivation for a solar cell
US5534445A (en) Method of fabricating a polysilicon thin film transistor
US6022458A (en) Method of production of a semiconductor substrate
JP2880322B2 (ja) 堆積膜の形成方法
US4665428A (en) Semiconductor device
JP3154772B2 (ja) シリコン薄膜
US6395652B2 (en) Method of manufacturing thin film transistor
JP3197036B2 (ja) 結晶質シリコン薄膜の形成方法
JPS63233564A (ja) 接合型トランジスタの製造法
US4446168A (en) Method of forming amorphous silicon
KR100272260B1 (ko) 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법
JPH08242005A (ja) 非晶質シリコン薄膜トランジスタ及びその製造方法
US4473597A (en) Method and structure for passivating a PN junction
US5202280A (en) Method for fabricating a semiconductor device
JP3237788B2 (ja) 非晶質シリコン薄膜の製造方法
JPH07106611A (ja) Ｂｓｆ型太陽電池の製造方法
JP3055782B2 (ja) 薄膜トランジスタの製造方
US5972782A (en) Ultrasound treatment of polycrystalline silicon thin films to enhance hydrogenation
JPH05166733A (ja) 非単結晶シリコン膜の形成方法および形成装置
JPH06163957A (ja) 薄膜太陽電池およびその製法
US4742384A (en) Structure for passivating a PN junction
JP2945234B2 (ja) 半導体薄膜の形成方法
JPH09315811A (ja) 非晶質半導体及びその製造方法並びに光起電力装置
JP3201495B2 (ja) 非晶質シリコンの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees