JP2945234B2 - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JP2945234B2 JP2945234B2 JP5053312A JP5331293A JP2945234B2 JP 2945234 B2 JP2945234 B2 JP 2945234B2 JP 5053312 A JP5053312 A JP 5053312A JP 5331293 A JP5331293 A JP 5331293A JP 2945234 B2 JP2945234 B2 JP 2945234B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- substrate
- semiconductor thin
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、非晶質シリコンなどの
半導体薄膜をＣＶＤ法により形成する方法に関するもの
である。
半導体薄膜をＣＶＤ法により形成する方法に関するもの
である。
【０００２】
【従来の技術】ＣＶＤ法により形成された直後の非晶質
シリコン薄膜には、ダングリングボンドや過剰の水素等
が存在し、構造欠陥の存在することが知られている。こ
のような非晶質シリコン薄膜を、例えば光起電力素子の
活性層として用いた場合、高い変換効率を得ることがで
きない。
シリコン薄膜には、ダングリングボンドや過剰の水素等
が存在し、構造欠陥の存在することが知られている。こ
のような非晶質シリコン薄膜を、例えば光起電力素子の
活性層として用いた場合、高い変換効率を得ることがで
きない。
【０００３】そこで、このような構造欠陥をなくし、構
造緩和を引き起こして安定したＳｉネットワークを形成
させる方法として、形成直後の半導体薄膜に水素プラズ
マ処理を施し、薄膜中に水素を打ち込み膜特性を向上さ
せる方法が知られている。このような水素プラズマによ
る処理は、例えば、特開平４−２９９５２２号公報、及
び特開平４−２９９５２３号公報などに記載されてい
る。
造緩和を引き起こして安定したＳｉネットワークを形成
させる方法として、形成直後の半導体薄膜に水素プラズ
マ処理を施し、薄膜中に水素を打ち込み膜特性を向上さ
せる方法が知られている。このような水素プラズマによ
る処理は、例えば、特開平４−２９９５２２号公報、及
び特開平４−２９９５２３号公報などに記載されてい
る。
【０００４】
【発明が解決しようとする課題】上記公報に開示された
ような、半導体薄膜の形成と水素プラズマ処理の繰り返
しによる薄膜形成方法では、水素が打ち込まれる深さに
制限があるため、水素プラズマ処理によって打ち込まれ
る水素が各薄膜層の表面近傍に偏在し、良質な薄膜を形
成することができないという問題を生じた。
ような、半導体薄膜の形成と水素プラズマ処理の繰り返
しによる薄膜形成方法では、水素が打ち込まれる深さに
制限があるため、水素プラズマ処理によって打ち込まれ
る水素が各薄膜層の表面近傍に偏在し、良質な薄膜を形
成することができないという問題を生じた。
【０００５】本発明の目的は、このような従来の問題点
を解消し、一回の工程で形成される半導体薄膜中の深さ
方向の水素濃度分布をより均一化することのできる半導
体薄膜の形成方法を提供することにある。
を解消し、一回の工程で形成される半導体薄膜中の深さ
方向の水素濃度分布をより均一化することのできる半導
体薄膜の形成方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体薄膜の形
成方法は、基板上にＲＦプラズマＣＶＤ法により３００
Å以上の厚みのａ−Ｓｉ：Ｈ膜を形成する工程と、基板
又は基板ホルダに負バイアスを印加しながら基板上に形
成したａ−Ｓｉ：Ｈ膜に水素プラズマ処理を施し、薄膜
の深さ方向に水素濃度分布を均一化させてａ−Ｓｉ：Ｈ
膜中の水素濃度を増加させる工程とを備え、上記半導体
薄膜形成工程と上記水素プラズマ処理工程を繰り返すこ
とによりａ−Ｓｉ：Ｈ膜からなる半導体薄膜を形成する
ことを特徴としている。
成方法は、基板上にＲＦプラズマＣＶＤ法により３００
Å以上の厚みのａ−Ｓｉ：Ｈ膜を形成する工程と、基板
又は基板ホルダに負バイアスを印加しながら基板上に形
成したａ−Ｓｉ：Ｈ膜に水素プラズマ処理を施し、薄膜
の深さ方向に水素濃度分布を均一化させてａ−Ｓｉ：Ｈ
膜中の水素濃度を増加させる工程とを備え、上記半導体
薄膜形成工程と上記水素プラズマ処理工程を繰り返すこ
とによりａ−Ｓｉ：Ｈ膜からなる半導体薄膜を形成する
ことを特徴としている。
【０００７】本発明によって形成される半導体薄膜は、
特に限定されるものではなく、水素プラズマ処理により
構造緩和が引き起こされ膜特性が向上するような半導体
薄膜であれば何れのものでもよい。このようなものとし
ては、非晶質シリコン、微結晶シリコン、ポリシリコン
およびこれらの少なくとも１つを主体とする混合物や、
非晶質シリコンカーバイトなどを挙げることができる。
特に限定されるものではなく、水素プラズマ処理により
構造緩和が引き起こされ膜特性が向上するような半導体
薄膜であれば何れのものでもよい。このようなものとし
ては、非晶質シリコン、微結晶シリコン、ポリシリコン
およびこれらの少なくとも１つを主体とする混合物や、
非晶質シリコンカーバイトなどを挙げることができる。
【０００８】
【０００９】本発明の半導体薄膜形成工程において、一
回の工程で形成されるａ−Ｓｉ：Ｈ膜の厚みは、３００
Å以上であり、基板バイアスを−３０Ｖとする場合に
は、８００Å程度の膜厚でも膜特性のほぼ均一なものが
得られる。
回の工程で形成されるａ−Ｓｉ：Ｈ膜の厚みは、３００
Å以上であり、基板バイアスを−３０Ｖとする場合に
は、８００Å程度の膜厚でも膜特性のほぼ均一なものが
得られる。
【００１０】本発明において、基板が非導電性材料から
形成される場合は、導電性材料から形成される基板ホル
ダを用い、この基板ホルダに負バイアスを印加する。ま
た基板が導電性材料から形成される場合には、基板に負
バイアスを印加してもよい。基板又は基板ホルダに印加
する負バイアスの程度は、特に限定されるものではない
が、好ましくは３Ｖよりも絶対値の大きい負バイアスが
印加される。
形成される場合は、導電性材料から形成される基板ホル
ダを用い、この基板ホルダに負バイアスを印加する。ま
た基板が導電性材料から形成される場合には、基板に負
バイアスを印加してもよい。基板又は基板ホルダに印加
する負バイアスの程度は、特に限定されるものではない
が、好ましくは３Ｖよりも絶対値の大きい負バイアスが
印加される。
【００１１】本発明において、水素プラズマ処理の条件
は、形成する半導体薄膜の種類、および一回の工程で形
成する半導体薄膜の厚み等により適宜設定することがで
きる。一般的な水素プラズマ処理の条件として、基板温
度は５０〜２５０℃が好ましく、水素ガス流量は１０〜
５００ｓｃｃｍが好ましく、ＲＦは１０〜７０ｍＷ／ｃ
ｍ2 が好ましく、圧力は０．０５〜０．３ｔｏｒｒが好
ましく、処理時間は１０〜１０００秒が好ましい。
は、形成する半導体薄膜の種類、および一回の工程で形
成する半導体薄膜の厚み等により適宜設定することがで
きる。一般的な水素プラズマ処理の条件として、基板温
度は５０〜２５０℃が好ましく、水素ガス流量は１０〜
５００ｓｃｃｍが好ましく、ＲＦは１０〜７０ｍＷ／ｃ
ｍ2 が好ましく、圧力は０．０５〜０．３ｔｏｒｒが好
ましく、処理時間は１０〜１０００秒が好ましい。
【００１２】
【作用】本発明に従えば、水素プラズマ処理の際、基板
又は基板ホルダに負バイアスを印加している。この負バ
イアスの印加により、プラズマで励起された水素を積極
的に基板に引きつけることができ、半導体薄膜の深さ方
向の水素濃度分布をより均一化して、従来よりも薄膜内
部まで、水素を打ち込み水素濃度を増加させることがで
きる。
又は基板ホルダに負バイアスを印加している。この負バ
イアスの印加により、プラズマで励起された水素を積極
的に基板に引きつけることができ、半導体薄膜の深さ方
向の水素濃度分布をより均一化して、従来よりも薄膜内
部まで、水素を打ち込み水素濃度を増加させることがで
きる。
【００１３】
【実施例】図１は、本発明に従う半導体薄膜の形成方法
を説明するための概略構成図であり、図１（ａ）はＣＶ
Ｄ法により半導体薄膜を形成する工程を示し、図１
（ｂ）は水素プラズマ処理の工程を示している。図１
（ａ）を参照して、ガラスからなる基板１は、ステンレ
スからなる基板ホルダ２の上に載置されており、基板ホ
ルダ２内には基板１を加熱するためのヒーター３が設け
られている。表１に示す条件で、ＳｉＨ4 ガスを流し、
基板１上に非晶質シリコン薄膜（以下、「ａ−Ｓｉ：Ｈ
膜」という）を形成した。一回のａ−Ｓｉ：Ｈ膜の厚み
は約１０００Åとした。
を説明するための概略構成図であり、図１（ａ）はＣＶ
Ｄ法により半導体薄膜を形成する工程を示し、図１
（ｂ）は水素プラズマ処理の工程を示している。図１
（ａ）を参照して、ガラスからなる基板１は、ステンレ
スからなる基板ホルダ２の上に載置されており、基板ホ
ルダ２内には基板１を加熱するためのヒーター３が設け
られている。表１に示す条件で、ＳｉＨ4 ガスを流し、
基板１上に非晶質シリコン薄膜（以下、「ａ−Ｓｉ：Ｈ
膜」という）を形成した。一回のａ−Ｓｉ：Ｈ膜の厚み
は約１０００Åとした。
【００１４】成膜後、図１（ｂ）に示すように、基板ホ
ルダ２に負バイアス（−３０Ｖ）を印加して水素ガスを
流し、水素プラズマ処理を施した。水素プラズマ処理の
条件は表１に示す条件で行った。以上のａ−Ｓｉ：Ｈ膜
形成工程と水素プラズマ処理の工程を５回繰り返し、ト
ータルで約５０００Åの厚みのａ−Ｓｉ：Ｈ膜を形成し
た。
ルダ２に負バイアス（−３０Ｖ）を印加して水素ガスを
流し、水素プラズマ処理を施した。水素プラズマ処理の
条件は表１に示す条件で行った。以上のａ−Ｓｉ：Ｈ膜
形成工程と水素プラズマ処理の工程を５回繰り返し、ト
ータルで約５０００Åの厚みのａ−Ｓｉ：Ｈ膜を形成し
た。
【００１５】
【表１】
【００１６】以上のようにして形成したａ−Ｓｉ：Ｈ膜
中の水素濃度をＳＩＭＳで分析した。この結果を図２に
示す。また比較として、基板に負バイアスを印加せず
に、すなわち表１における基板バイアスを０Ｖとした条
件で上記の実施例と同様にして水素プラズマ処理し、ａ
−Ｓｉ：Ｈ膜と水素プラズマ処理の工程を同様に５回繰
り返して形成した薄膜についても、深さ方向の水素濃度
分布をＳＩＭＳで分析し図２に示した。
中の水素濃度をＳＩＭＳで分析した。この結果を図２に
示す。また比較として、基板に負バイアスを印加せず
に、すなわち表１における基板バイアスを０Ｖとした条
件で上記の実施例と同様にして水素プラズマ処理し、ａ
−Ｓｉ：Ｈ膜と水素プラズマ処理の工程を同様に５回繰
り返して形成した薄膜についても、深さ方向の水素濃度
分布をＳＩＭＳで分析し図２に示した。
【００１７】図２から明らかなように、本発明に従い基
板ホルダに−３０Ｖのバイアスを印加した実施例では、
各ａ−Ｓｉ：Ｈ膜の薄膜層中の水素濃度分布が、基板に
バイアスを印加していない比較例に比べて、より均一化
している。
板ホルダに−３０Ｖのバイアスを印加した実施例では、
各ａ−Ｓｉ：Ｈ膜の薄膜層中の水素濃度分布が、基板に
バイアスを印加していない比較例に比べて、より均一化
している。
【００１８】また、表１に示す条件で一回の薄膜形成の
厚みを５００Åとし、ａ−Ｓｉ：Ｈ薄膜形成と水素プラ
ズマ処理の工程を１サイクルとして、このサイクルを２
０回繰り返して膜厚１μｍのａ−Ｓｉ：Ｈ膜を形成し、
その膜特性を評価した。また比較として基板ホルダにバ
イアスを印加しない基板バイアス０Ｖのものについても
同様にａ−Ｓｉ：Ｈ膜を作製し、膜特性を評価した。こ
れらの結果を表２に示した。
厚みを５００Åとし、ａ−Ｓｉ：Ｈ薄膜形成と水素プラ
ズマ処理の工程を１サイクルとして、このサイクルを２
０回繰り返して膜厚１μｍのａ−Ｓｉ：Ｈ膜を形成し、
その膜特性を評価した。また比較として基板ホルダにバ
イアスを印加しない基板バイアス０Ｖのものについても
同様にａ−Ｓｉ：Ｈ膜を作製し、膜特性を評価した。こ
れらの結果を表２に示した。
【００１９】表２から明らかなように、本発明に従う実
施例の薄膜は、吸収係数、光導電率、および光感度にお
いて優れた膜特性を示している。また欠陥密度に関して
は、減少しているものと思われるものの、測定限界値よ
り低いため、差が認められなかった。
施例の薄膜は、吸収係数、光導電率、および光感度にお
いて優れた膜特性を示している。また欠陥密度に関して
は、減少しているものと思われるものの、測定限界値よ
り低いため、差が認められなかった。
【００２０】次に、図３に示すような積層構造の光起電
力装置を作製した。図３を参照して、ガラスからなる透
孔性基板１１の上に、酸化インジウム錫からなる透明導
電膜１２（厚さ８０００Å）、非晶質シリコンからなる
半導体層１３、およびアルミニウムからなる裏面電極１
４（厚み１μｍ）が順次積層され形成されている。半導
体層１３は、ｐ型非晶質シリコン層１３ｐ（厚み１００
Å）、非晶質シリコンからなる真性半導体層１３ｉ（厚
み５０００Å）、およびｎ型非晶質シリコン層１３ｎ
（厚み３００Å）から構成されている。この実施例の光
起電力装置では、真性半導体層１３ｉを上記実施例と同
様にして形成した。すなわち、５００Åの厚みのａ−Ｓ
ｉ：Ｈ薄膜と水素プラズマ処理（基板バイアス−３０
Ｖ）の工程を１サイクルとして、これを１０サイクル繰
り返して膜厚５０００Åの真性半導体層１３ｉを形成し
た。また、比較として、基板ホルダにバイアスを印加せ
ずに真性半導体層１３ｉを形成した光起電力装置を作製
した。これらの光起電力装置における曲線因子および変
換効率を表２に併せて示す。
力装置を作製した。図３を参照して、ガラスからなる透
孔性基板１１の上に、酸化インジウム錫からなる透明導
電膜１２（厚さ８０００Å）、非晶質シリコンからなる
半導体層１３、およびアルミニウムからなる裏面電極１
４（厚み１μｍ）が順次積層され形成されている。半導
体層１３は、ｐ型非晶質シリコン層１３ｐ（厚み１００
Å）、非晶質シリコンからなる真性半導体層１３ｉ（厚
み５０００Å）、およびｎ型非晶質シリコン層１３ｎ
（厚み３００Å）から構成されている。この実施例の光
起電力装置では、真性半導体層１３ｉを上記実施例と同
様にして形成した。すなわち、５００Åの厚みのａ−Ｓ
ｉ：Ｈ薄膜と水素プラズマ処理（基板バイアス−３０
Ｖ）の工程を１サイクルとして、これを１０サイクル繰
り返して膜厚５０００Åの真性半導体層１３ｉを形成し
た。また、比較として、基板ホルダにバイアスを印加せ
ずに真性半導体層１３ｉを形成した光起電力装置を作製
した。これらの光起電力装置における曲線因子および変
換効率を表２に併せて示す。
【００２１】
【表２】
【００２２】表２から明らかなように、本発明に従う実
施例の光起電力装置は、曲線因子が約３％向上してお
り、また変換効率も３％以上向上している。
施例の光起電力装置は、曲線因子が約３％向上してお
り、また変換効率も３％以上向上している。
【００２３】
【発明の効果】本発明に従えば、基板上にＲＦプラズマ
ＣＶＤ法により３００Å以上の厚みのａ−Ｓｉ：Ｈ膜を
形成した後、基板又は基板ホルダに負バイアスを印加し
ながら、基板上に形成したａ−Ｓｉ：Ｈ膜に水素プラズ
マ処理を施している。基板または基板ホルダに負バイア
スを印加しているため、プラズマによって励起された水
素が積極的に基板側に引きつけられ、薄膜の深さ方向に
水素濃度分布を均一化させてａ−Ｓｉ：Ｈ膜中の水素濃
度を増加させることができる。従って、本発明に従え
ば、水素濃度分布の均一な薄膜を、従来よりも短時間で
形成することができる。
ＣＶＤ法により３００Å以上の厚みのａ−Ｓｉ：Ｈ膜を
形成した後、基板又は基板ホルダに負バイアスを印加し
ながら、基板上に形成したａ−Ｓｉ：Ｈ膜に水素プラズ
マ処理を施している。基板または基板ホルダに負バイア
スを印加しているため、プラズマによって励起された水
素が積極的に基板側に引きつけられ、薄膜の深さ方向に
水素濃度分布を均一化させてａ−Ｓｉ：Ｈ膜中の水素濃
度を増加させることができる。従って、本発明に従え
ば、水素濃度分布の均一な薄膜を、従来よりも短時間で
形成することができる。
【図１】本発明に従う半導体薄膜の形成方法を説明する
ための概略構成図であり、（ａ）は半導体薄膜を形成す
る工程を示す図であり、（ｂ）は水素プラズマ処理の工
程を示す図。
ための概略構成図であり、（ａ）は半導体薄膜を形成す
る工程を示す図であり、（ｂ）は水素プラズマ処理の工
程を示す図。
【図２】本発明に従う実施例において得られた半導体薄
膜の深さ方向における水素濃度分布を示す図。
膜の深さ方向における水素濃度分布を示す図。
【図３】本発明に従う半導体薄膜の形成方法により真性
非晶質シリコン層を形成した光起電力装置を示す断面
図。
非晶質シリコン層を形成した光起電力装置を示す断面
図。
１…基板 ２…基板ホルダ ３…ヒーター
Claims (1)
- 【請求項１】 ホルダに支持された基板上に半導体薄膜
を形成する方法であって； 前記基板上にＲＦプラズマＣＶＤ法により３００Å以上
の厚みのａ−Ｓｉ：Ｈ膜を形成する工程と； 前記基板又は基板ホルダに負バイアスを印加しながら、
前記基板上に形成したａ−Ｓｉ：Ｈ膜に水素プラズマ処
理を施し、薄膜の深さ方向に水素濃度分布を均一化させ
てａ−Ｓｉ：Ｈ膜中の水素濃度を増加させる工程とを備
え； 前記ａ−Ｓｉ：Ｈ膜形成工程と前記水素プラズマ処理工
程を繰り返すことによりａ−Ｓｉ：Ｈ膜からなる半導体
薄膜を形成する、半導体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053312A JP2945234B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053312A JP2945234B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267861A JPH06267861A (ja) | 1994-09-22 |
| JP2945234B2 true JP2945234B2 (ja) | 1999-09-06 |
Family
ID=12939209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053312A Expired - Fee Related JP2945234B2 (ja) | 1993-03-15 | 1993-03-15 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2945234B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624873A (en) * | 1993-11-12 | 1997-04-29 | The Penn State Research Foundation | Enhanced crystallization of amorphous films |
| US6559052B2 (en) * | 2000-07-07 | 2003-05-06 | Applied Materials, Inc. | Deposition of amorphous silicon films by high density plasma HDP-CVD at low temperatures |
| US20090101202A1 (en) * | 2007-10-17 | 2009-04-23 | Industrial Technology Research Institute | Method of fast hydrogen passivation to solar cells made of crystalline silicon |
| WO2019195188A1 (en) * | 2018-04-03 | 2019-10-10 | Applied Materials, Inc. | Flowable film curing using h2 plasma |
-
1993
- 1993-03-15 JP JP5053312A patent/JP2945234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06267861A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4968384A (en) | Method of producing carbon-doped amorphous silicon thin film | |
| JP3926800B2 (ja) | タンデム型薄膜光電変換装置の製造方法 | |
| US4598304A (en) | Thin film devices of silicon | |
| EP2656401B1 (en) | Method for heterojunction interface passivation | |
| JPH07235502A (ja) | 半導体装置の製造方法 | |
| JP2945234B2 (ja) | 半導体薄膜の形成方法 | |
| JP3154772B2 (ja) | シリコン薄膜 | |
| JP3325793B2 (ja) | 非晶質半導体及びその製造方法並びに光起電力装置 | |
| JPH0821546B2 (ja) | 薄膜の製造方法 | |
| JPS5864070A (ja) | フツ素を含むアモルフアスシリコン太陽電池 | |
| JP4363877B2 (ja) | 光起電力装置およびその製造方法 | |
| JP2953636B2 (ja) | 薄膜半導体の製造法 | |
| JP2001189474A (ja) | 光電変換素子の製造方法 | |
| JPH04342121A (ja) | 水素化非晶質シリコン薄膜の製造方法 | |
| JP2802011B2 (ja) | 非晶質シリコン合金膜の形成方法 | |
| JPH0574707A (ja) | 非晶質半導体薄膜の製造方法 | |
| JP2723224B2 (ja) | 非晶質半導体およびその製法 | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| JPH0714072B2 (ja) | 光電変換素子の製造方法 | |
| JP2978050B2 (ja) | 非晶質合金半導体の製造方法 | |
| JPH04139825A (ja) | シリコン酸化膜の形成方法及びその装置 | |
| JP2622373B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0582456A (ja) | 非晶質シリコン薄膜の形成方法およびこれを用いた光起電力装置の製造方法 | |
| JP2735889B2 (ja) | 水素化アモルファスシリコン膜の形成方法及び光起電力装置の形成方法 | |
| JPH05343713A (ja) | 非晶質太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |