KR960004593B1 - 실리콘박막 부재 - Google Patents

실리콘박막 부재 Download PDF

Info

Publication number
KR960004593B1
KR960004593B1 KR1019920010537A KR920010537A KR960004593B1 KR 960004593 B1 KR960004593 B1 KR 960004593B1 KR 1019920010537 A KR1019920010537 A KR 1019920010537A KR 920010537 A KR920010537 A KR 920010537A KR 960004593 B1 KR960004593 B1 KR 960004593B1
Authority
KR
South Korea
Prior art keywords
phase growth
vapor phase
growth film
thin film
film
Prior art date
Application number
KR1019920010537A
Other languages
English (en)
Inventor
히사노리 이하라
히데토시 노자키
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26478915&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960004593(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR960004593B1 publication Critical patent/KR960004593B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/5093—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials with elements other than metals or carbon
    • C04B41/5096—Silicon
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00241—Physical properties of the materials not provided for elsewhere in C04B2111/00
    • C04B2111/00405—Materials with a gradually increasing or decreasing concentration of ingredients or property from one layer to another
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

내용 없음.

Description

실리콘박막 부재
제1a도 내지 제1e도는 본 발명의 제1실시예에 따른 비정질 실리콘 다이오드의 제조공정 단면도.
제2도는 동 실시예에 따른 CVD장치의 개략적인 구성도.
제3도는 C-V법 측정에서의 인가전압의 파형도.
제4도는 경계면으로부터의 거리와 결함밀도의 관계를 나타낸 특성도.
제5도는 경계면으로부터의 거리와 수소함유량의 관계를 나타낸 특성도.
제6도는 본 발명의 제2실시예에 따른 비정질 실리콘박막 트랜지스터의 단면도.
제7도는 본 발명의 제3실시예에 따른 비정질 실리콘박막 트랜지스터의 단면도.
제8도는 본 발명의 제4실시예에 따른 비정질 실리콘 태양전지의 단면도.
제9도는 본 발명의 제5실시예에 따른 비정질 실리콘 태양전지의 단면도.
제10도는 본 발명의 제6실시예에 따른 비정질 실리콘 초격자 디바이스의 단면도.
제11도는 본 발명의 제7실시예에 따른 고체촬상소자의 단면도.
제12도는 본 발명의 제2실시예에 따른 헤테로 바이폴라 트랜지스터의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : Ti전극
3 : 지지기체
4 , 4a, 4b, 4c, 5 : 수소를 함유한 비정질 실리콘박막
6 : 투명전극 11 : 광 CVD실
12, 12a, 12b, 12c : 히터 13 : 수온저장소
14 : 저압 수온램프 15 : 석영창
16a, 16b : 플라즈마 CVD실 17a, 17b : 고주파발생원
18 : 벨트 콘베이어 23 : 예비실
24 : P형 반도체 기판 26 : 축적다이오드
27 : 수직 CCD 28, 32 : 절연막
29, 30 : 전송게이트전극 31 : 인출전극
33 : 화소전극 34 : 광도전막
36 : 전자차단층
[산업상의 이용분야]
본 발명은 기상성장법에 의해 형성된 실리콘박막 부재(Si 薄膜部材)에 관한 것이다.
[종래의 기술 및 그 문제점]
최근에, 비정질(amorphous) 실리콘박막은 박막 트랜지스터 등의 반도체 소자의 재료로서 많은 관심이 모아지고 있다.
이와 같은 용도의 비정질 실리콘박막은 일반적으로 실리콘 등으로 이루어진 반도체 기판상에 플라즈마 CVD법에 의해 형성되어 있다.
이러한 경우에는 플라즈마 형성시에 발생하는 하전입자(荷電粒子)에 의해 반도체 기판이 손상(damage)을 받게 되어 반도체 기판과 비정질 실리콘박막의 경계면에 많이 결함이 발생할 우려가 있다.
그래서, 초기 방전 전력밀도를 32㎽/㎠보다 낮은 값으로 설정하고, 이 상태에서 방전 전력밀도를 변화시키지 않고서 실리콘박막을 형성하는 방법이 제안되어 있다(1991년 춘기 응용물리학회 예고집 28P-S-8, P753, 1991년 춘기 응용물리학회 예고집 28P-S-4, P752).
그러나, 본 발명의 발명자들이 이전에 제안한 비정질 실리콘박막에서의 경계면의 평가방법[Extended Abstract of the 22nd(1990 International) Conference on Solid State Device and Materials, 1990, pp68∼684]을 이용하면, 상기 플라즈마 CVD법에 의해 비정질 실리콘박막을 형성한 경우에도 비정질 실리콘박막과 반도체 기판의 경계면에 많은 결함이 발생한다는 것이 판명되었다.
이와 같은 경계면에서의 다수의 결함은 비정질 실리콘박막을 사용한 디바이스의 특성에 악영향을 주게 된다.
특히, 반도체 기판과 비정질 실리콘박막의 경계면을 활성층으로 하는 박막 트랜지스터와 같이, 디바이스 특성이 반도체 기판과 비정질 실리콘박막의 경계면의 결함밀도에 크게 의존하는 소자에서는 상술한 결함이 치명적인 문제로 될 우려가 있다.
[발명의 목적]
이에 본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, 결함 밀도가 작은 실리콘의 기상성장막으로 이루어진 실리콘박막 부재를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해 본 발명의 실리콘박막 부재는, 수소를 함유한 기판과, 상기 기판상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막을 갖추고 있고 ; 상기 기상성장막은 그 수소함유량이 상기 기상성장막과 상기 기판의 경계면으로부터 20㎚이내의 위치에서 최대로 되고, 상기 수소함유량의 최대치가 상기 경계면의 기판의 수소함유량 보다 크며, 상기 수소함유량이 최대로 되는 위치로부터 상기 기상성장막에서 상기 기판으로의 방향을 향하여 상기 경계면까지 상기 수소함유량이 감소함과 더불어, 상기 수소함유량이 최대로 되는 위치로부터 상기 기판에서 상기 기상성장막으로의 방향을 향하여 상기 수소함유량이 감소하는 수소농도분포를 갖는 것을 특징으로 한다.
또 본 발명의 다른 실리콘박막 부재는, 수소를 함유한 기판과, 상기 기판상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막을 갖추고 있고; 상기 기상성장막은 그 수소함유량이 상기 기상성장막과 상기 기판의 경계면으로부터 20㎚이내의 위치에서 1×1022개/㎤ 이상의 최대치로 되고, 상기 수소함유량의 최대치가 상기 경계면의 기판의 수소함유량보다 크며, 상기 수소함유량이 최대로 되는 위치로부터 상기 기상성장막에서 상기 기판으로의 방향을 향하여 상기 경계면까지 상기 수소함유량이 감소함과 더불어, 상기 수소함유량이 최대로 되는 위치으로부터 상기 기판에서 상기 기상성장막으로의 방향을 향하여 상기 수소함유량이 감소하는 수소농도분포를 갖는 것을 특징으로 한다.
또 본 발명의 다른 실리콘박막 부재는, 수소를 함유한 질화규소막으로 이루어진 기판과, 상기 기판상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막을 갖추고 있고; 기상성장막은 그 수소함유량이 상기 기상성장막과 상기 기판의 경계면으로부터 20㎚이내의 위치에서 1×1022개/㎤ 이상의 최대치로 되고, 상기 수소함유량의 최대치가 상기 경계면의 기판의 수소함유량보다 크며, 상기 수소함유량이 최대로 되는 위치로부터 상기 기상성장막에서 상기 기판으로의 방향을 향하여 상기 경계면까지 상기 수소함유량이 감소함과 더불어, 상기 수소함유량이 최대로 되는 위치로부터 상기 기판에서 상기 기상성장막으로의 방향을 향하여 상기 수소함유량이 감소하는 수소농도분포를 갖는 것을 특징으로 한다.
또 상기 기상성장막은, 비정질 실리콘박막과 다결정 실리콘막, 실리콘 카아바이트막 및 SiGe 화합물막등의 실리콘을 주성분으로 하는 기상성장막인 것이 바람직하다.
여기서, 비정질 실리콘박막이라는 것은 실리콘의 결정입자의 지름이 3㎚보다 작은 것을 말하고, 또 다결정 실리콘박막이라는 것은 실리콘의 결정입자의 지름이 3㎚ 이상인 것을 말한다.
본 발명을 발명자들은 지지기체(支持基體)상에 형성된 실리콘박막의 수소함유량 분포가 지지기체와 실리콘박막 경계면 근방에서 산(山)형상의 피크(peak)를 갖고, 또 그 피크가 경계면에서의 지지기체의 수소함유량보다 큰 경우에, 지지기체와 실리콘박막의 경계면에서의 결함밀도가 충분히 작아지는 것을 발견하였다.
따라서, 상기와 같은 수소농도분포를 갖는 실리콘박막 부재를 사용하면, 소자특성의 변동이나 신뢰성의 저하 등의 문제가 일어나지 않는 반도체 소자를 얻을 수 있게 된다.
[실시예]
이하, 도면을 참조해서, 본 발명의 각 실시예를 상세히 설명한다.
제1a도 내지 제1e도는 본 발명의 제1실시예에 따른 비정실 실리콘 다이오드의 제조공정 단면이다.
먼저, 제1a도에 나타낸 바와 같이 진공증착법(眞空蒸着法)을 이용하여 유리 등으로 이루어진 기판(1)상에 Ti전극(2)을 형성한다. 이어, 제2도에 나타낸 CVD장치의 예비실(23)내에 기판(1)을 반입(搬入)하여 장착한 다음에 히터(12)에 의해 기판(1)의 온도를 200℃로 승온시키고, 계속해서 벨트 콘베이어(belt conveyer; 18)를 이용하여 광(光)CVD실(11)에 기판(1)을 반입하여 장착한다.
이어서, 히터(12)에 의해 기판(1)의 온도를 200℃로 승온시킨 다음에 수은저장소(13)를 통해 수은증기를 함유한 유량 7.65CCM의 SiH4가스를 광 CVD실(11)내에 도입함과 더불어 광 CVD실(11)내의 가스압력을 0.2Torr로 설정한다.
다음으로, 가스압력을 0.2Torr로 하고, 기판(1)의 온도를 200℃로 충분히 안정시킨 다음에 저압 수은램프(14)를 점등하여 석영창(石英窓; 15)을 매개해서 파장 185㎚의 광과 파장 254㎚의 광을 광 CVD실(11)내로 조사한다. 그 결과, 이들 광과의 수은증감반응(水銀增減反應)에 의해 SiH4가스가 분해된다. 이와 같은 수은증감 광 CVD법을 이용하여 제1b도에 나타낸 바와 같이 Ti전극(2)상에 두께 1㎛의 수소를 함유한 비정질 실리콘박막으로 이루어진 지지기체(3; 예컨대, 지지기판)를 형성한다.
계속해서, 벨트 콘베이어(18)를 이용하여 제1플라즈마 CVD실(16a)내에 기판(1)을 진공상태로 반입하여 장착한다. 그후, 히터(12b)를 이용하여 기판(1)의 온도를 200℃로 승온시킴과 더불어 유량 75SCCM의 SiH4가스와 유량 75SCCM의 H2가스의 혼합가스를 플라즈마 CVD실(16a)내에 도입한다.
이어서, 기판(1)의 온도를 200℃로 하고, 플라즈마 CVD실(16a)내의 가스 압력을 0.4TOrr로 충분히 안정시킨 다음에 고주파발생원(17a)에 의해 13.56㎒의 고주파를 발생시킴으로써, SiH4가스와 H2가스의 혼합가스를 분해하여 제1c도에 나타낸 바와 같이 지지기체(3)상에 두께 15㎚의 수소를 함유한 제1의 비정질 실리콘박막(4a)과 두께 5㎚의 수소를 함유한 제2의 비정질 실리콘박막(4b) 및 두께 1㎛의 수소를 함유한 제3의 비정질 실리콘박막(4c)으로 이루어진 적층구조의 수소를 함유한 비정질 실리콘박막(4)를 형성한다. 여기서, 수소를 함유한 비정질 실리콘박막(4a, 4b, 4c)의 형성조건은 방전 전력밀도를 다르게 하는 것뿐이다.
즉, 방전개시로부터 10초까지의 방전 전력밀도를 소정치로서 50㎽/㎠로 설정하여 수소를 함유한 제1의 비정질 실리콘박막(4a)을 형성하고, 이어서 1초마다 10㎽/㎤정도 방전 전력밀도를 감소시키면서 수소를 함유한 제2의 비정질 실리콘박막(4b)을 형성하며, 그리고, 방전개시로부터 23초 후에 방전 전력밀도가 20㎽/㎤로 된 시점에서 방전 전력밀도를 고정하고 120분 동안 그 상태의 조건에서 수소를 함유한 제3의 비정질 실리콘박막(4c)을 형성한다.
또, 수소를 함유한 제1의 비정질 실리콘박막(4)은 형성도중에서 방전 전력밀도를 150㎽/㎤ 이상으로 설정하여 형성해도 된다. 또, 방전 전력밀도로서는 150㎽/㎤를 소정치로 선택했지만, 60∼400㎽/㎤의 범위이면 된다. 이러한 조건에 있어서, SiH4가스와 H2가스의 혼합가스의 높은 효율로 분해할 수 있기 때문에, 높은 수소농도를 갖는 비정질 실리콘박막(4)을 얻을 수 있게 된다. 또, 방전개시로부터 23초 후의 방전 전력밀도로 20㎽/㎤으로 했지만, 5∼50㎽/㎤의 범위이면 된다. 왜냐하면, 이 범위에 있으면 막내에 존재하는 SiH2결합의 양이 적은 수소를 함유한 비정질 실리콘박막을 형성할 수 있기 때문이다.
다음으로, 기판(1)을 벨트 콘베이어(18)에 이동시켜 제2플라즈마 CVD실(16b)내에 진공상태로 반입하여 장착한다. 이어, 히터(12b)에 의해 기판(1)의 온도를 200℃로 승온시킴과 더불어 SiH4가스와 H2가스 및 B2H6가스의 혼합가스를 플라즈마 CVD실(16b)내에 도입한다.
계속해서, 고주파발생원(17b)에 의해 13.56㎒의 고주파를 발생시킴으로써, 상기 혼합가스를 분해하여 제1d도에 나타낸 바와 같이 수소를 함유한 제3의 비정질 실리콘박막(4c)상에 붕소(B)가 도프(dope)된 수소를 함유한 비정질 실리콘박막(5)을 형성한다.
마지막으로, 기판(1)을 스퍼터(sputter)장치에 반입하여 장착한 다음에 제1e도에 나타낸 바와 같이 ITO(Indium Tin Oxide)로 이루어진 두께 35㎚의 투명전극(6)을 수소를 함유한 비정질 실리콘박막(5)상에 형성하여 비정질 실리콘 다이오드를 완성한다.
이상 설명한 방법에 의해 얻어진 비정질 실리콘 다이오드의 지지기체(광 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막; 3)와 제1의 비정질 실리콘박막(플라즈마 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막; 4a)의 경계면에서의 결함밀도를 쿼시-스태틱(quasi-static) C-V법을 이용하여 조사해 보았다.
또, 이 측정은 측정온도가 실온(23℃), 인가전압이 제3도에 나타낸 바와 같은 파형, 즉 개시전압이 0.0V, 정지전압 -3.0V, 스텝(step)전압이 50㎷, 기울기가 5㎷/sec, 홀드(hold) 시간이 30sec라는 조건에서 행했다. 또한, 비교를 위해 종래 방법에 의한 경우의 결함밀도도 동일한 방법으로 조사해 보았다. 즉, 수은증감 광 CVD법에 의해 형성한 수소를 함유한 비정질 실리콘박막과, 이 수소를 함유한 비정질 실리콘박막상에 방전 전력밀도를 20㎽/㎤로 유지하면서 플라즈마 CVD법에 의해 형성한 수소를 함유한 실리콘박막의 경계면의 결함밀도를 조사해 보았다.
제4도는 상술한 측정결과로서, 경계면으로부터의 거리와 결합밀도의 관계를 나타낸 특성도이다. 동 도면에서 곳선 30은 종래법을 이용한 경우의 측정결과를 나타낸 것이고, 곡선 31은 본 실시예의 경우의 측정결과를 나타낸 것이다. 동 도면으로부터 종래법의 경우에는 경계면에서 결합밀도가 피크로 되고, 그 값도 높다는 것이 판명되었다. 그 반면에, 본 실시예의 경우에는 결정밀도가 경계면으로부터의 거리에 관계없이 거의 일정하고, 그 값도 충분히 작다는 것이 판명되었다.
또, 본 발명의 발명자들은 지지기체(광 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막; 3)와 수소를 함유한 제1의 비정질 실리콘박막(플라즈마 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막; 4a)의 경계면에서의 수소함유량을 2차이온 질량분석(SIMS)법을 이용하여 조사해 보았다. 또, 비교를 위해 종래법의 경우에 대해서도 조사해 보았다.
제5도는 그 측정결과로서, 경계면으로부터의 거리와 수소함유량의 관계를 나타낸 특성도이다. 동 도면에서 곡선 40은 종래법을 이용한 경우의 측정결과를 나타낸 것이고, 곡선 41은 본 실시예의 경우의 측정결과를 나타낸 것이다. 동 도면으로부터 종래법에 의해 얻어진 비정질 실리콘 다이오드의 경우에는 플라즈마 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막으로부터 광 CVD에 의해 형성한 수소를 함유한 비정질 실리콘막에 걸쳐 일정하게 수소함유량이 증가하고 있지만, 본 실시예의 비정질 실리콘 다이오드의 경우에는 플라즈마 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막과 광 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막의 경계면으로부터 플라즈마 CVD에 의해 형성한 수소를 함유한 실리콘박막측으로 20㎚이내의 영역(경계면을 포함하지 않음)에서 수소함유량이 급격히 높아지고, 그 피크는 1×1022[atoms/cc]를 넘어서 경계면에서의 광 CVD에 의해 형성한 수소를 함유한 비정질 실리콘박막의 수소함유량보다 크다. 즉, 수소를 함유한 제1의 비정질 실리콘박막(4a)은 경계면의 근방에서 수소함유량이 최대로 되는 급준한 산형상의 수소농도 분포를 갖는다. 또, 수소를 함유한 제1의 비정질 실리콘박막(4a)의 수소함유량의 최대치는 경계면으로부터 50㎚이내의 수소를 함유한 제3의 비정질 실리콘박막(4c)의 수소함유량의 1.4배 이상이다. 또한, 결함밀도를 저감시키기 위해서는 상기 수소함유량에 대한 관계 이외에, 수소를 함유한 제2 및 제3의 비정질 플라즈마(4b,4c; 경계면으로부터 50㎚이내)의 수소함유량을 1×1022[atoms/cc]이하로 하는 것이 바람직하다는 것이 판명되었다.
이와 같이, 막형성 초기에 방전 전력밀도가 높은 플라즈마 CVD에 의해 수소를 함유한 비정질 실리콘박막을 형성함에도 불구하고 경계면에서의 결함밀도가 낮은 것은 다량의 수소에 의한 것이라고 생각된다.
이상 설명한 바와 같이 본 실시예에 의하면, 최초의 높은 방전 전력밀도로 수소를 함유한 제1의 비정질 실리콘박막(4a)을 형성하고, 도중에 방전 전력밀도를 감소시켜 수소를 함유한 제2 및 제3의 비정질 실리콘박막(4b,4c)을 형성함으로써, 지지기체(3)와의 경계면에서 결함밀도가 작은 적응구조의 수소를 함유한 비정질 실리콘박막(4)을 형성할 수 있게 되고, 그에 따라 고성능 및 고신뢰성의 비정질 실리콘 다이오드를 얻을 수 있게 된다.
또한, 본 발명은 상술한 실시예에 한정되지 않는다. 예컨대, 상기 실시예에서는 13.56㎒의 고주파를 이용했지만, 다른 주파수의 고주파를 이용해도 된다.
또 , 상기 실시예에서는 1초마다 10㎽/㎤의 비율로 방전 전력밀도를 감소시켜 수소를 함유한 제2의 비정질 실리콘박막(4b)을 형성했지만, 보다 큰 비율로 방전 전력밀도를 감소시키거나, 한번 방전 전력밀도를 증가시키거나, 또는 방전 전력밀도를 진폭(振幅)시켜도 된다.
더욱이, 수소를 함유한 소요(所要)의 비정질 실리콘박막을 형성한 다음에 한번 막형성을 중지하고, 다시 비정질 실리콘박막을 형성하는 디지탈 CVD법을 이용하는 경우에 있어서도, 그 비정질 실리콘박막의 형성시의 초기 단계의 방전 전력밀도를 60∼400㎽/㎤의 범위에서 선택ㆍ설정하여 두께 20㎚ 이하의 높은 수소함유량을 갖는 수소를 함유한 비정질 실리콘박막을 형성함으로써 마찬가지의 효과를 얻을 수 있다.
더욱이, 또, 상기 실시예에서는 지지기체(3)로서 수소를 함유한 비정질 실리콘박막을 사용했지만, 그 대신에 비정질 질화규소막이나 알루미나(alumina) 및 산화규소 등의 산화막이나, 탄화규소막 등을 사용해도 된다.
또, 상기 실시예에서는 비정질 실리콘 다이오드의 경우에 대해 설명했지만, 본 발명은 다른 반도체 소자, 예컨대 제6도 및 제7도에 나타낸 바와 같은 비정질 실리콘박막 트랜지스터나, 제8도 및 제9도에 나타낸 바와 같은 비정질 실리콘 태양전지나, 제10도에 나타낸 바와 같은 비정질 실리콘 초격자(超格子) 디바이스나, 제11도에 나타낸 바와 같은 고체촬상소자나, 제12도에 나타낸 바와 같은 헤테로(hetero) 접합을 갖춘 헤테로 바이폴라 트랜지스터 등의 다른 반도체 소자에도 적용할 수 있다.
본 발명을 제6도에 나타낸 비정질 실리콘박막 트랜지스터에 적용한 경우에는, 절연막(20)과 활성층으로서의 수소를 함유한 비정질 실리콘박막(4)의 경계면에서의 결합밀도를 감소시킬 수 있고, 또 제7도에 나타낸 비정질 실리콘박막 트랜지스터에 적용한 경우, 즉 활성층이 수소를 함유한 비정질 실리콘박막(4,21)의 적층구조의 경우에는 각 층간의 경계면에서의 결함밀도도 감소시킬 수 있으며, 그에 따라 트랜지스터 특성의 개선이나 신뢰성의 향상을 도모할 수 있게 된다. 또, 제6도 및 제7도에 있어서, 참조부호 19는 소오스ㆍ드레인전극으로서의 인(P)이 도프된 비정질 실리콘박막이고, 22는 게이트전극을 나타내고 있다.
본 발명을 제8도에 나타낸 비정질 실리콘 태양전지에 적용한 경우에는, 붕소(B)가 도프된 비정질 실리콘박막(5)과 활성층으로서의 비정질 실리콘박막(4)의 경계면에서의 결함밀도를 감소시킬 수 있고, 또 본 발명을 제9도에 나타낸 비정질 실리콘 태양전지에 적용한 경우, 즉 활성층이 수소를 함유한 비정질 실리콘박막(4,21)의 적층구조의 경우에는 각 층간의 경계면에서의 결함밀도도 감소시킬 수 있으며, 그에 따라 태양전지 특성의 개선이나 신뢰성의 향상을 도모할 수 있게 된다. 또, 제8도 및 제9도에 나타낸 태양전지에서는 붕소(B)가 도프된 수소를 함유한 비정질 실리콘박막(5)을 사용했지만, 그 대신에 붕소(B)가 도프된 수소를 함유한 비정질 Si1-1C1박막(비정질 실리콘 카아바이트박막)을 사용해도 동일한 효과를 기대할 수 있다.
본 발명을 제10도에 나타낸 비정질 실리콘 초격자 디바이스에 적용한 경우에는, 수소를 함유한 비정질 실리콘박막(50; 막두께 5㎚)과 수소를 함유한 비정질 Si1-1N1박막[비정질 실리콘 나이트라이드박막(51); 막두께 5㎚]의 경계면에서의 결함밀도를 저감시킬 수 있고, 그에 따라 초격자 디바이스 특성의 개선이나 신뢰성의 향상을 도모할 수 있게 된다.
또, 제10도에는 20주기 즉 수소를 함유한 비정질 실리콘박막(50)과 수소를 함유한 비정질 Si1-XN1-1박막(51)의 조합이 20개인 비정질실리콘 초격자 디바이스를 나타냈지만, 본 발명은 21주기 이상의 비정질 실리콘 초격자 디바이스와 19주기 이하의 비정질 실리콘 초격자 디바이스에도 적용할 수 있다.
본 발명을 제11도에 나타낸 고체촬상소자에 적용한 경우에는, 수소를 함유한 비정질 실리콘박막(34)과 붕소(B)가 도프된 수소를 함유한 비정질 Si1-1C1박막(36)의 경계면에서의 결함밀도를 저감시킬 수 있고, 그에 따라 고체촬상소자 특성의 개선이나 신뢰성의 향상을 도모할 수 있게 된다.
여기서, 이 고체촬상장치는 비정질 실리콘 광전변환막과 CCD 주사부(走査部)가 2층 구조로 이루어진 형태이다. 도면중 참조부호 25는 p형 반도체 기판, 26은 축적다이오드, 27은 수직 CCD, 29와 30은 전송게이트전극, 28과 32는 절연막, 31은 인출(引出)전극, 33은 화소전극을 나타내고 있고, 이들에 의해 CCD 촬상소자 기판이 형성된다. 또, 참조부호 34는 광도전막으로서의 수소를 함유한 비정질 실리콘박막, 36은 전자차단(blocking)층으로서의 붕소(B)가 도포된 비정질 Si1-XCX박막이고, 이들에 의해 광전변환막이 형성된다. 이 광전변환막상에는 투광성 투명전극(35)이 형성되어 있다. 여기에서, 참조부호 25는 p+형 소자분리층이다.
본 발명을 제12도에 나타낸 헤테로접합을 갖춘 헤테로 바이폴라 트랜지스터에 적용한 경우에는, 실리콘기판(38)과 수소를 함유한 비정질 Si1-1Ce1박막(37)의 경계면에서의 결함밀도를 저감시킬 수 있다. 이 때문에, 양호한 접합을 형성할 수 있으므로, 소자특성이나 신뢰성을 개선할 수 있다.
더욱이, 상기 실시예에서는 주로 실리콘박막으로서 비정질 실리콘박막을 사용한 경우에 대해 설명했지만, 다른 실리콘박막 예컨대 다결정 실리콘박막과 실리콘 카아바이트막 및 SiGe 화합물막에 대해서도 동일한 효과를 기대할 수 있다.
그 밖에 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다.

Claims (20)

  1. 수소를 함유한 지지기판(3)과, 이 지지기판(3)상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막(4)으로 구성된 것에 있어서, 상기 기상성장막(4)은, 이 기상성장막(4)과 상기 지지기판(3)의 경계면으로부터 20㎚이내의 위치에서 이 기상성장막(4)에 함유된 수소함유량이 최대치로 되고, 이 기상성장막(4)에 함유된 수소함유량의 최대치가 상기 지지기판(3)의 수소함유량보다 크며, 이 기상성장막(4)에 함유된 수소함유량의 최대치가 1×1022개/㎤ 이상인 수소농도분포를 갖는 것을 특징으로 하는 실리콘박막 부재.
  2. 수소를 함유한 지지기판(3)과, 이 지지기판(3)상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막(4)으로 구성된 것에 있어서, 상기 기상성장막(4)은, 이 기상성장막(4)과 상기 지지기판(3)의 경계면으로부터 20㎚이내의 위치에서 이 기상성장막(4)에 함유된 수소함유량이 최대치로 되고, 이 기상성장막(4)에 함유된 수소함유량의 최대치가 상기 지지기판(3)의 수소함유량보다 크며, 이 기상성장막(4)에 함유된 수소함유량의 최대치가 1×1022개/㎤ 이상이고, 이 기상성장막(4)에 함유된 수소함유량이 최대로 되는 위치로부터, 상기 기상성장막(4)에서 상기 지지기판(3)으로의 방향을 향하여 상기 경계면까지 상기 수소함유량이 감소함과 더불어, 상기 지지기판(3)에서 상기 기상성장막(4)으로의 방향을 향하여 이 기상성장막(4)에 함유된 수소함유량이 감소하는 수소농도분포를 갖는 것을 특징으로 하는 실리콘박막 부재.
  3. 수소를 함유한 질화규소막으로 이루어진 지지기판(51)과, 이 지지기판(51)상에 지지되고 수소를 함유하며 실리콘을 주성분으로 하는 기상성장막(50)으로 구성된 것에 있어서, 상기 기상성장막(50)은, 이 기상성장막(50)과 상기 지지기판(51)의 경계면으로부터 20㎚이내의 위치에서 이 기상성장막(50)에 함유된 수소함유량이 최대치로 되고, 이 기상성장막(50)에 함유된 수소함유량의 최대치가 상기 지지기판(51)의 수소함유량보다 크며, 이 기상성장막(50)에 함유된 수소함유량의 최대치가 1×1022개/㎤ 이상인 수소농도분포를 갖는 것을 특징으로 하는 실리콘박막 부재.
  4. 제1항에 있어서, 상기 경계면으로부터 T1[㎚](0＜T1≤20) 떨어진 곳의 상기 기상성장막(4)의 수소함유량을 HT1이라 하고, 상기 경계면으로부터 T2[㎚](T1＜T2, 0＜T2≤50) 떨어진 곳의 상기 기상성장막(4)의 수소함유량을 HT2라고 하면, HT1/HT2≥1.4인 것을 특징으로 하는 실리콘박막 부재.
  5. 제4항에 있어서, 상기 수소함유량 HT2는 1×1022[atoms/cc]이하인 것을 특징으로 하는 실리콘박막 부재.
  6. 제1항에 있어서, 상기 경계면으로부터 20㎚이내의 상기 기상성장막(4)은, 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 형성되어 있는 것을 특징으로 하는 실리콘박막 부재.
  7. 제1항에 있어서, 상기 기상성장막(4)은, 상기 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 지지기판(3) 상에 형성된 제1의 기상성장막과, 상기 방전 전력밀도가 5㎽/㎠ 이상 50㎽/㎠ 이하의 플라즈마 기상성장법에 의해 상기 제1의 기상성장막상에 형성된 제2의 기상성장막으로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  8. 제1항에 있어서, 상기 기상성장막(4)은, 비정질 실리콘과 다결정 실리콘, 실리콘 카아바이트 및 SiGe 화합물로 구성된 그룹중에서 선택된 하나로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  9. 제2항에 있어서, 상기 경계면으로부터 T1[㎚](0＜T1≤20) 떨어진 곳의 상기 기상성장막(4)의 수소함유량을 HT1이라 하고, 상기 경계면으로부터 T2[㎚](T1＜T2, 0＜T2≤50) 떨어진 곳의 상기 기상성장막(4)의 수소함유량을 HT2라고 하면, HT1/HT2≥1.4인 것을 특징으로 하는 실리콘박막 부재.
  10. 제9항에 있어서, 상기 수소함유량 HT2는 1×1022[atoms/cc] 이하인 것을 특징으로 하는 실리콘박막 부재.
  11. 제2항에 있어서, 상기 경계면으로부터 20㎚이내의 상기 기상성장막(4)은, 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 형성되어 있는 것을 특징으로 하는 실리콘박막 부재.
  12. 제9항에 있어서, 상기 기상성장막(4)은, 상기 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 지지기판(3) 상에 형성된 제1의 기상성장막과, 상기 방전 전력밀도가 5㎽/㎠ 이상 50㎽/㎠ 이하의 플라즈마 기상성장법에 의해 상기 제1의 기상성장막상에 형성된 제2의 기상성장막으로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  13. 제9항에 있어서, 상기 기상성장막(4)은, 비정질 실리콘과 다결정 실리콘, 실리콘 카아바이트 및 SiGe 화합물로 구성된 그룹중에서 선택된 하나로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  14. 제3항에 있어서, 상기 경계면으로부터 T1[㎚](0＜T1≤20) 떨어진 곳의 상기 기상성장막(50)의 수소함유량을 HT1이라 하고, 상기 경계면으로부터 T2[㎚](T1＜T2, 0＜T2≤50) 떨어진 곳의 상기 기상성장막(50)의 수소함유량을 HT2라고 하면, HT1/HT2≥1.4인 것을 특징으로 하는 실리콘박막 부재.
  15. 제14항에 있어서, 상기 수소함유량 HT2는 1×1022[atoms/cc] 이하인 것을 특징으로 하는 실리콘박막 부재.
  16. 제14항에 있어서, 상기 경계면으로부터 20㎚ 이내의 상기 기상성장막(50)은, 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 형성되어 있는 것을 특징으로 하는 실리콘박막 부재.
  17. 제14항에 있어서, 상기 기상성장막(4)은, 상기 방전 전력밀도가 60㎽/㎠ 이상 400㎽/㎠ 이하의 플라즈마 기상성장법에 의해 지지기판(51) 상에 형성된 제1의 기상성장막과, 상기 방전 전력밀도가 5㎽/㎠ 이상 50㎽/㎠ 이하의 플라즈마 기상성장법에 의해 상기 제1의 기상성장막상에 형성된 제2의 기상성장막으로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  18. 제14항에 있어서, 상기 기상성장막(50)은, 비정질 실리콘과 다결정 실리콘, 실리콘 카아바이트 및 SiGe 화합물로 구성된 그룹중에서 선택된 하나로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  19. 제1항에 있어서, 상기 지지기판(3)은, 산화실리콘과 탄화실리콘 및 실리콘 나이트라이드로 구성된 그룹중에서 선택된 하나로 이루어진 것을 특징으로 하는 실리콘박막 부재.
  20. 제2항에 있어서, 상기 지지기판(3)은, 산화실리콘과 탄화실리콘 및 실리콘 나이트라이드로 구성된 그룹중에서 선택된 하나로 이루어진 것을 특징으로 하는 실리콘박막 부재.
KR1019920010537A 1991-06-20 1992-06-18 실리콘박막 부재 KR960004593B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14885291 1991-06-20
JP91-148852 1991-06-20
JP31708491A JP3154772B2 (ja) 1991-06-20 1991-11-29 シリコン薄膜
JP91-317084 1991-11-29

Publications (1)

Publication Number Publication Date
KR960004593B1 true KR960004593B1 (ko) 1996-04-09

Family

ID=26478915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010537A KR960004593B1 (ko) 1991-06-20 1992-06-18 실리콘박막 부재

Country Status (3)

Country Link
US (2) US5378541A (ko)
JP (1) JP3154772B2 (ko)
KR (1) KR960004593B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154772B2 (ja) * 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜
US6252270B1 (en) 1997-04-28 2001-06-26 Agere Systems Guardian Corp. Increased cycle specification for floating-gate and method of manufacture thereof
US5982020A (en) 1997-04-28 1999-11-09 Lucent Technologies Inc. Deuterated bipolar transistor and method of manufacture thereof
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
JP3364180B2 (ja) * 1999-01-18 2003-01-08 三菱重工業株式会社 非晶質シリコン太陽電池
US6365511B1 (en) 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US6576522B2 (en) 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
US8916768B2 (en) * 2005-04-14 2014-12-23 Rec Solar Pte. Ltd. Surface passivation of silicon based wafers
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
US4237151A (en) * 1979-06-26 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Thermal decomposition of silane to form hydrogenated amorphous Si film
JPS59143362A (ja) * 1983-02-03 1984-08-16 Fuji Xerox Co Ltd パツシベ−シヨン膜
US4749588A (en) * 1984-09-07 1988-06-07 Nobuhiro Fukuda Process for producing hydrogenated amorphous silicon thin film and a solar cell
JP3154772B2 (ja) * 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜

Also Published As

Publication number Publication date
US5378541A (en) 1995-01-03
JPH0562918A (ja) 1993-03-12
US5484658A (en) 1996-01-16
JP3154772B2 (ja) 2001-04-09

Similar Documents

Publication Publication Date Title
US6022458A (en) Method of production of a semiconductor substrate
US4665428A (en) Semiconductor device
US5093704A (en) Semiconductor device having a semiconductor region in which a band gap being continuously graded
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
US4196438A (en) Article and device having an amorphous silicon containing a halogen and method of fabrication
JP2880322B2 (ja) 堆積膜の形成方法
US4385200A (en) Photovoltaic cell having a hetero junction of amorphous silicon carbide and amorphous silicon
US8404052B2 (en) Method for cleaning the surface of a silicon substrate
KR960004593B1 (ko) 실리콘박막 부재
JP3201492B2 (ja) 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
EP0181113A2 (en) Improved boron doped semiconductor materials and method for producing
US6362097B1 (en) Collimated sputtering of semiconductor and other films
US4446168A (en) Method of forming amorphous silicon
JP4126812B2 (ja) 光半導体素子
US4799968A (en) Photovoltaic device
JPH0992860A (ja) 光起電力素子
US4845043A (en) Method for fabricating photovoltaic device having improved short wavelength photoresponse
JPH07106611A (ja) Ｂｓｆ型太陽電池の製造方法
JP2001345463A (ja) 光起電力装置及びその製造方法
De Wolf et al. Impact of annealing on passivation of a-Si: H/c-Si heterostructures
JPH09315811A (ja) 非晶質半導体及びその製造方法並びに光起電力装置
JPH11266030A (ja) 半導体素子、及び半導体素子の製造方法
Froggatt et al. Near-intrinsic microcrystalline silicon for use in thin film transistors
US6593164B2 (en) Silicon photoelectric conversion device, method of manufacturing the same and method of processing the same
JP2976569B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee