JPH0992860A - 光起電力素子 - Google Patents
光起電力素子Info
- Publication number
- JPH0992860A JPH0992860A JP7250711A JP25071195A JPH0992860A JP H0992860 A JPH0992860 A JP H0992860A JP 7250711 A JP7250711 A JP 7250711A JP 25071195 A JP25071195 A JP 25071195A JP H0992860 A JPH0992860 A JP H0992860A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film forming
- type semiconductor
- film
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000010248 power generation Methods 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 11
- 239000002178 crystalline material Substances 0.000 claims description 4
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 98
- 239000007789 gas Substances 0.000 description 37
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 26
- 238000006243 chemical reaction Methods 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000004804 winding Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000941356 Nostoc ellipsosporum Cyanovirin-N Proteins 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
- H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 上部電極から発電層の最表面に位置するｐ型
半導体層へのキャリア注入を抑制し、開放電圧（ＶOC）
の高い光起電力素子を提供する。 【解決手段】 本発明の光起電力素子は、結晶形態が非
単結晶であるｎ型半導体をｎ、ｉ型半導体をｉ、及びｐ
型半導体をｐとした場合、基体上に、前記ｎ、前記ｉ、
前記ｐの順番に積層したｎｉｐ接合からなる構造体を少
なくとも１つ以上有する発電層を設け、前記発電層の最
表面に位置するｐ層上に上部電極を配設した光起電力素
子において、前記発電層の最表面に位置するｐ層が、前
記ｉ層と接合する結晶質を含む第１ｐ層、及び前記上部
電極と接合する非晶質の第２ｐ層で構成されていること
を特徴とする。
半導体層へのキャリア注入を抑制し、開放電圧（ＶOC）
の高い光起電力素子を提供する。 【解決手段】 本発明の光起電力素子は、結晶形態が非
単結晶であるｎ型半導体をｎ、ｉ型半導体をｉ、及びｐ
型半導体をｐとした場合、基体上に、前記ｎ、前記ｉ、
前記ｐの順番に積層したｎｉｐ接合からなる構造体を少
なくとも１つ以上有する発電層を設け、前記発電層の最
表面に位置するｐ層上に上部電極を配設した光起電力素
子において、前記発電層の最表面に位置するｐ層が、前
記ｉ層と接合する結晶質を含む第１ｐ層、及び前記上部
電極と接合する非晶質の第２ｐ層で構成されていること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光起電力素子に係
る。より詳細には、発電層の最表面に位置するｐ層を、
ｉ層と接合する結晶質を含む第１ｐ層と、上部電極と接
合する非晶質からなる第２ｐ層で構成した光起電力素子
に関する。
る。より詳細には、発電層の最表面に位置するｐ層を、
ｉ層と接合する結晶質を含む第１ｐ層と、上部電極と接
合する非晶質からなる第２ｐ層で構成した光起電力素子
に関する。
【０００２】
【従来の技術】光起電力素子は、太陽光などの光エネル
ギーを電気エネルギーに変換する半導体素子である。そ
の半導体材料としては、アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）に代表されるアモルファス材料が、安価で、大
面積化及び薄膜化が可能であり、組成の自由度が大き
く、電気的及び光学的特性を広い範囲で制御できる等の
理由から注目され、多くの研究がなされている。
ギーを電気エネルギーに変換する半導体素子である。そ
の半導体材料としては、アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）に代表されるアモルファス材料が、安価で、大
面積化及び薄膜化が可能であり、組成の自由度が大き
く、電気的及び光学的特性を広い範囲で制御できる等の
理由から注目され、多くの研究がなされている。
【０００３】上述したアモルファス材料からなる光起電
力素子、特にアモルファス太陽電池では、光電変換効率
を高めることが重要な課題である。この課題を解決する
ため、入射した光から生成する電子−正孔対のうち拡散
距離の短い正孔を収集し易いように、ｐ型層を透明電極
側に、すなわち光入射側に配置して、光の総合収集効率
を高め、ｐ型層とｎ型層の間に実質的に真性な半導体
（以後ｉ型層と記す）を介在させたものが多い。
力素子、特にアモルファス太陽電池では、光電変換効率
を高めることが重要な課題である。この課題を解決する
ため、入射した光から生成する電子−正孔対のうち拡散
距離の短い正孔を収集し易いように、ｐ型層を透明電極
側に、すなわち光入射側に配置して、光の総合収集効率
を高め、ｐ型層とｎ型層の間に実質的に真性な半導体
（以後ｉ型層と記す）を介在させたものが多い。
【０００４】さらに、微結晶シリコン（μｃ−Ｓｉ：
Ｈ）の持つ高い導電性と短波長領域での小さな吸収係数
という物性を利用して、光入射側のｐ層にμｃ−Ｓｉ：
Ｈを用いることにより、短絡電流（ＪSC）が改善され、
また、μｃ−Ｓｉ：Ｈはａ−Ｓｉ：Ｈに比べてワイドギ
ャップであるため不純物添加効率が高く、光起電力素子
内の内部電界が大きくなる。その結果、開放電圧
（ＶOC）も改善され、光電変換効率（Ｅｆｆ．）が向上
することが報告されている（“Enhancement of open ci
rcuit voltage in high efficiency amorphous silicon
alloy solar cells”S.Guha, J.Yang, P.Nath and M.H
ack: Appl. Phys. Lett., 49 (1986) 218）。
Ｈ）の持つ高い導電性と短波長領域での小さな吸収係数
という物性を利用して、光入射側のｐ層にμｃ−Ｓｉ：
Ｈを用いることにより、短絡電流（ＪSC）が改善され、
また、μｃ−Ｓｉ：Ｈはａ−Ｓｉ：Ｈに比べてワイドギ
ャップであるため不純物添加効率が高く、光起電力素子
内の内部電界が大きくなる。その結果、開放電圧
（ＶOC）も改善され、光電変換効率（Ｅｆｆ．）が向上
することが報告されている（“Enhancement of open ci
rcuit voltage in high efficiency amorphous silicon
alloy solar cells”S.Guha, J.Yang, P.Nath and M.H
ack: Appl. Phys. Lett., 49 (1986) 218）。
【０００５】しかしながら、上述したμｃ−Ｓｉ：Ｈか
らなる光入射側のｐ層は、活性化エネルギーが小さいた
め、順バイアス状態で動作させる場合、上部電極からの
正孔注入が促進され、暗電流が増すことになる。その結
果、ｐ層にμｃ−Ｓｉ：Ｈを用いることによって改善さ
れたＶOCが低下していることが予想される。発明者は、
この問題が解消されればさらに大きなＶOCが期待できる
と考え、本発明を考案するに至った。
らなる光入射側のｐ層は、活性化エネルギーが小さいた
め、順バイアス状態で動作させる場合、上部電極からの
正孔注入が促進され、暗電流が増すことになる。その結
果、ｐ層にμｃ−Ｓｉ：Ｈを用いることによって改善さ
れたＶOCが低下していることが予想される。発明者は、
この問題が解消されればさらに大きなＶOCが期待できる
と考え、本発明を考案するに至った。
【０００６】
【発明が解決しようとする課題】本発明は、上部電極か
ら発電層の最表面に位置するｐ型半導体層へのキャリア
注入を抑制し、開放電圧（ＶOC）の高い光起電力素子を
提供することを目的とする。
ら発電層の最表面に位置するｐ型半導体層へのキャリア
注入を抑制し、開放電圧（ＶOC）の高い光起電力素子を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の光起電力素子
は、結晶形態が非単結晶であるｎ型半導体をｎ、ｉ型半
導体をｉ、及びｐ型半導体をｐとした場合、基体上に、
前記ｎ、前記ｉ、前記ｐの順番に積層したｎｉｐ接合か
らなる構造体を少なくとも１つ以上有する発電層を設
け、前記発電層の最表面に位置するｐ層上に上部電極を
配設した光起電力素子において、前記発電層の最表面に
位置するｐ層が、前記ｉ層と接合する結晶質を含む第１
ｐ層、及び前記上部電極と接合する非晶質の第２ｐ層で
構成されていることを特徴とする。
は、結晶形態が非単結晶であるｎ型半導体をｎ、ｉ型半
導体をｉ、及びｐ型半導体をｐとした場合、基体上に、
前記ｎ、前記ｉ、前記ｐの順番に積層したｎｉｐ接合か
らなる構造体を少なくとも１つ以上有する発電層を設
け、前記発電層の最表面に位置するｐ層上に上部電極を
配設した光起電力素子において、前記発電層の最表面に
位置するｐ層が、前記ｉ層と接合する結晶質を含む第１
ｐ層、及び前記上部電極と接合する非晶質の第２ｐ層で
構成されていることを特徴とする。
【０００８】
【発明の実施の形態】本発明では、発電層の最表面に位
置するｐ層を、ｉ層と接合する結晶質を含む第１ｐ層、
及び上部電極と接合する非晶質からなる第２ｐ層で構成
したため、上部電極からのキャリア注入を抑えることが
できた。その結果、大きなＶOCが実現できる光起電力素
子がえられた。
置するｐ層を、ｉ層と接合する結晶質を含む第１ｐ層、
及び上部電極と接合する非晶質からなる第２ｐ層で構成
したため、上部電極からのキャリア注入を抑えることが
できた。その結果、大きなＶOCが実現できる光起電力素
子がえられた。
【０００９】本発明者は、従来から公知である構成の装
置として、図２に示すロール・ツー・ロール方式の装置
を用い、ｎ型半導体層およびｉ型半導体層は高周波プラ
ズマＣＶＤ法で、ｐ型層は低周波プラズマＣＶＤ法で形
成し、非単結晶シリコン系半導体からなるｎｉｐ構造の
光起電力素子を試作・検討した。
置として、図２に示すロール・ツー・ロール方式の装置
を用い、ｎ型半導体層およびｉ型半導体層は高周波プラ
ズマＣＶＤ法で、ｐ型層は低周波プラズマＣＶＤ法で形
成し、非単結晶シリコン系半導体からなるｎｉｐ構造の
光起電力素子を試作・検討した。
【００１０】ｐ型半導体層成膜室における成膜条件の最
適化を図ったところ、ｎおよびｉ型半導体層が形成され
た基体の上に、連続的に、図３に示すようなｐ型半導体
層成膜室において、ガス排気側プラズマで結晶質を含む
半導体層を形成し、ガス供給側プラズマで非晶質半導体
層を形成することにより、非常に高いＶOCを有するｎｉ
ｐ構造の光起電力素子が作製されることを見い出した。
適化を図ったところ、ｎおよびｉ型半導体層が形成され
た基体の上に、連続的に、図３に示すようなｐ型半導体
層成膜室において、ガス排気側プラズマで結晶質を含む
半導体層を形成し、ガス供給側プラズマで非晶質半導体
層を形成することにより、非常に高いＶOCを有するｎｉ
ｐ構造の光起電力素子が作製されることを見い出した。
【００１１】本発明の光起電力素子では、第１ｐ層は、
結晶質を含み、バンドギャップが結晶質よりも大きく、
活性化エネルギーが非晶質よりも小さいために、大きな
内部電界が得られ、その結果大きなＶOCが得られる反
面、活性化エネルギーが小さいために上部電極からのキ
ャリア注入も大きくなりＶOCが低下してしまう。しか
し、非晶質のみからなる第２ｐ層を第１ｐ層の表面に薄
く設けることで、上部電極からのキャリア注入が抑えら
れ、大きなＶOCが実現したと考えられる。
結晶質を含み、バンドギャップが結晶質よりも大きく、
活性化エネルギーが非晶質よりも小さいために、大きな
内部電界が得られ、その結果大きなＶOCが得られる反
面、活性化エネルギーが小さいために上部電極からのキ
ャリア注入も大きくなりＶOCが低下してしまう。しか
し、非晶質のみからなる第２ｐ層を第１ｐ層の表面に薄
く設けることで、上部電極からのキャリア注入が抑えら
れ、大きなＶOCが実現したと考えられる。
【００１２】以下、図１を参照して本発明の実施態様例
を説明する。
を説明する。
【００１３】（基体）本発明に係る基体１０１の電気的
性質は、導電性でも絶縁性でもよい。また、その光学的
性質は、透光性でも非透光性でも構わない。
性質は、導電性でも絶縁性でもよい。また、その光学的
性質は、透光性でも非透光性でも構わない。
【００１４】基体が金属等からなる電気導電性のもので
ある場合には、基体そのものを直接電流取り出し用の電
極としても良い。一方、基体が合成樹脂等からなる電気
絶縁性のものである場合には、半導体膜の作製される側
の表面に、金属単体又は合金、及び透光性導電性酸化物
による電流取り出し用の電極を作製しておくことが望ま
しい。
ある場合には、基体そのものを直接電流取り出し用の電
極としても良い。一方、基体が合成樹脂等からなる電気
絶縁性のものである場合には、半導体膜の作製される側
の表面に、金属単体又は合金、及び透光性導電性酸化物
による電流取り出し用の電極を作製しておくことが望ま
しい。
【００１５】基体が金属等からなる非透光性のものであ
る場合、長波長光の基体表面上での反射率を向上させる
ため、反射性導電膜を該基体上に作製することが前述の
ように好ましい。また、基体材質と半導体膜との間での
構成元素の相互拡散を防止したり短絡防止用の緩衝層と
する等の目的で、金属層等を反射性導電膜として、前記
基体の半導体膜が作製される側に設けることが好まし
い。さらに、前記基体が比較的透明であって、該基体の
側から光入射を行う層構成の太陽電池とする場合には、
前記透光性導電性酸化物や金属等の導電性薄膜をあらか
じめ堆積作製しておくことが望ましい。前記基体の表面
性としてはいわゆる平滑面であっても、微小の凹凸面が
有っても構わない。
る場合、長波長光の基体表面上での反射率を向上させる
ため、反射性導電膜を該基体上に作製することが前述の
ように好ましい。また、基体材質と半導体膜との間での
構成元素の相互拡散を防止したり短絡防止用の緩衝層と
する等の目的で、金属層等を反射性導電膜として、前記
基体の半導体膜が作製される側に設けることが好まし
い。さらに、前記基体が比較的透明であって、該基体の
側から光入射を行う層構成の太陽電池とする場合には、
前記透光性導電性酸化物や金属等の導電性薄膜をあらか
じめ堆積作製しておくことが望ましい。前記基体の表面
性としてはいわゆる平滑面であっても、微小の凹凸面が
有っても構わない。
【００１６】（発電層）本発明に係る発電層としては、
結晶形態が非単結晶であるｎ型半導体をｎ、ｉ型半導体
をｉ、及びｐ型半導体をｐとした場合、前記ｎ、前記
ｉ、前記ｐの順番に積層したｎｉｐ接合からなる構造体
を少なくとも１つ以上有する層構成のものが挙げられ
る。ここで、非単結晶とは、非晶質、微結晶および多結
晶の何れかあるいはその混合体であることを意味する。
結晶形態が非単結晶であるｎ型半導体をｎ、ｉ型半導体
をｉ、及びｐ型半導体をｐとした場合、前記ｎ、前記
ｉ、前記ｐの順番に積層したｎｉｐ接合からなる構造体
を少なくとも１つ以上有する層構成のものが挙げられ
る。ここで、非単結晶とは、非晶質、微結晶および多結
晶の何れかあるいはその混合体であることを意味する。
【００１７】発電層の材料としては、シリコン系材料が
好適に用いられる。ｎ型半導体層１０２は、プラズマＣ
ＶＤ法によって、ＳｉＨ4，Ｈ2，ＰＨ3からなる混合ガ
スを分解し、ｎ型のシリコン系非単結晶半導体を形成し
たものである。
好適に用いられる。ｎ型半導体層１０２は、プラズマＣ
ＶＤ法によって、ＳｉＨ4，Ｈ2，ＰＨ3からなる混合ガ
スを分解し、ｎ型のシリコン系非単結晶半導体を形成し
たものである。
【００１８】ｉ型半導体層１０３は、プラズマＣＶＤ法
によって、ＳｉＨ4，ＧｅＨ4，ＣＨ 4，Ｃ2Ｈ2，Ｈ2など
からなる混合ガスをプラズマＣＶＤで分解し、実質的に
真性なシリコン系非単結晶半導体を形成したものであ
る。
によって、ＳｉＨ4，ＧｅＨ4，ＣＨ 4，Ｃ2Ｈ2，Ｈ2など
からなる混合ガスをプラズマＣＶＤで分解し、実質的に
真性なシリコン系非単結晶半導体を形成したものであ
る。
【００１９】第１ｐ型層１０４は、プラズマＣＶＤ法に
よって、ＳｉＨ4，Ｈ2，ＢＦ3，Ｂ2Ｈ6からなる混合ガ
スを分解し、ｐ型のシリコン系結晶質を含む非晶質半導
体を形成したものである。
よって、ＳｉＨ4，Ｈ2，ＢＦ3，Ｂ2Ｈ6からなる混合ガ
スを分解し、ｐ型のシリコン系結晶質を含む非晶質半導
体を形成したものである。
【００２０】第２ｐ型層１０５は、プラズマＣＶＤ法に
よって、ＳｉＨ4，Ｈ2，ＢＦ3，Ｂ2Ｈ6からなる混合ガ
スを分解し、ｐ型のシリコン系非晶質半導体を形成した
ものである。
よって、ＳｉＨ4，Ｈ2，ＢＦ3，Ｂ2Ｈ6からなる混合ガ
スを分解し、ｐ型のシリコン系非晶質半導体を形成した
ものである。
【００２１】第１ｐ層の膜厚は２〜５０ｎｍおよび第２
ｐ層の膜厚は１〜２０ｎｍが好ましく、また第１ｐ層お
よび第２ｐ層にはこれらの層での光吸収を少なくするた
めに炭素や窒素等の元素を添加してバンドギャップを広
くしても良い。
ｐ層の膜厚は１〜２０ｎｍが好ましく、また第１ｐ層お
よび第２ｐ層にはこれらの層での光吸収を少なくするた
めに炭素や窒素等の元素を添加してバンドギャップを広
くしても良い。
【００２２】（上部電極）本発明に係る上部電極１０６
は、透光性導電性酸化物であっても、金属などの導電膜
であってもよい。
は、透光性導電性酸化物であっても、金属などの導電膜
であってもよい。
【００２３】
【実施例】以下、実施例に基づき本発明に係る光起電力
素子を詳細に説明するが、本発明はこれらの実施例によ
り何ら限定されるものではない。
素子を詳細に説明するが、本発明はこれらの実施例によ
り何ら限定されるものではない。
【００２４】（実施例１）本例では、図１に示した上部
電極に接するｐ層を２層化した光起電力素子の作製方法
に関して述べる。本例の光起電力素子は、一般的な平行
平板容量結合型の方式のプラズマＣＶＤ装置を用いて作
製した。
電極に接するｐ層を２層化した光起電力素子の作製方法
に関して述べる。本例の光起電力素子は、一般的な平行
平板容量結合型の方式のプラズマＣＶＤ装置を用いて作
製した。
【００２５】以下では、作製手順にしたがって説明す
る。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）１０１の上に、高周波プラズマＣＶＤ法によ
ってｎ型ａ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半
導体層１０２を形成した。 （２）上記ｎ型半導体層１０２の上に、高周波プラズマ
ＣＶＤ法によって実質的に真性なａ−Ｓｉ：Ｈ膜からな
る膜厚１２０ｎｍのｉ型半導体層１０３を形成した。
る。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）１０１の上に、高周波プラズマＣＶＤ法によ
ってｎ型ａ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半
導体層１０２を形成した。 （２）上記ｎ型半導体層１０２の上に、高周波プラズマ
ＣＶＤ法によって実質的に真性なａ−Ｓｉ：Ｈ膜からな
る膜厚１２０ｎｍのｉ型半導体層１０３を形成した。
【００２６】（３）上記ｉ型半導体層１０３に、低周波
プラズマＣＶＤ法によって不純物を打ち込み、ｐ型μｃ
−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍの第１ｐ型層１０４
を形成した。 （４）上記第１ｐ型半導体層１０４の上に、低周波プラ
ズマＣＶＤ法によってｐ型ａ−Ｓｉ：Ｈ膜からなる膜厚
２ｎｍの第２ｐ型層１０５を形成した。 表１は、上述した工程（１）〜（４）の成膜条件であ
る。
プラズマＣＶＤ法によって不純物を打ち込み、ｐ型μｃ
−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍの第１ｐ型層１０４
を形成した。 （４）上記第１ｐ型半導体層１０４の上に、低周波プラ
ズマＣＶＤ法によってｐ型ａ−Ｓｉ：Ｈ膜からなる膜厚
２ｎｍの第２ｐ型層１０５を形成した。 表１は、上述した工程（１）〜（４）の成膜条件であ
る。
【００２７】
【表１】 以上のように半導体積層膜まで形成した基体を面積５０
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる膜厚８７ｎｍ、面積０．２５ｃ
ｍ2の透明導電層を上部電極として５０個形成し、５０
個の小面積セル（実１素子）を作製した。
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる膜厚８７ｎｍ、面積０．２５ｃ
ｍ2の透明導電層を上部電極として５０個形成し、５０
個の小面積セル（実１素子）を作製した。
【００２８】これらのセルにＡＭ１．５（１００ｍＷ／
ｃｍ2）の疑似太陽光を照射し、光電変換特性の評価を
行った。
ｃｍ2）の疑似太陽光を照射し、光電変換特性の評価を
行った。
【００２９】また、比較のために前記第２ｐ型半導体層
１０５を積層しない５０個の小面積セル（比１素子）を
作製し、同様の測定を行った。
１０５を積層しない５０個の小面積セル（比１素子）を
作製し、同様の測定を行った。
【００３０】その結果、比１素子は、第１ｐ型半導体層
が結晶質を含むために、Ｓｉシングルセルとしては大き
な０．９７０Ｖ程度のＶOCが得られた。それに対して、
第２ｐ型半導体層を積層した実１素子では、１．００Ｖ
を越すさらに大きなＶOCが得られることが分かった。ま
た、比１素子の値で規格化した実１素子の光電変換効率
は１．１８であり、実１素子は良好な特性であることが
確認できた。
が結晶質を含むために、Ｓｉシングルセルとしては大き
な０．９７０Ｖ程度のＶOCが得られた。それに対して、
第２ｐ型半導体層を積層した実１素子では、１．００Ｖ
を越すさらに大きなＶOCが得られることが分かった。ま
た、比１素子の値で規格化した実１素子の光電変換効率
は１．１８であり、実１素子は良好な特性であることが
確認できた。
【００３１】（実施例２）本例では、図２に示した、帯
状基体の上に連続的に半導体膜を積層形成できるロール
・ツー・ロール方式の成膜装置を用いた点が実施例１と
異なる。光起電力素子の層構成は、実施例１と同様とし
た。
状基体の上に連続的に半導体膜を積層形成できるロール
・ツー・ロール方式の成膜装置を用いた点が実施例１と
異なる。光起電力素子の層構成は、実施例１と同様とし
た。
【００３２】以下では、作製手順にしたがって説明す
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビン１０８に巻き
付けた状態で、帯状基体の巻き出し室２０１にセットし
た。
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビン１０８に巻き
付けた状態で、帯状基体の巻き出し室２０１にセットし
た。
【００３３】（３）帯状基体は、各ガスゲート２０６を
介して成膜室２０２〜２０４を貫通させ、帯状基体の巻
き取り室２０５まで渡し、弛まない程度に張力をかけ
た。帯状基体をセットした後、各室２０１〜２０５内を
真空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。
介して成膜室２０２〜２０４を貫通させ、帯状基体の巻
き取り室２０５まで渡し、弛まない程度に張力をかけ
た。帯状基体をセットした後、各室２０１〜２０５内を
真空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。
【００３４】（５）加熱ベーキングの後、各ガスゲート
２０６にゲートガスとしてＨ2を各５００ｓｃｃｍ、各
成膜室２０２〜２０４にそれぞれの原料ガスを所定流量
導入し、各室の内圧を所定圧力に設定した。 （６）帯状基体の巻き取り室２０５にある巻き取りボビ
ン２０９を回転させ、帯状基体２０７を成膜室２０２か
ら２０４に向かう方向に１００ｃｍ／分の一定速度で連
続的に移動させた。また、各成膜室２０２〜２０４内に
設けた不図示の温度制御装置により、移動する帯状基体
が各成膜室の成膜空間内で所定の温度になるように温度
制御を行った。
２０６にゲートガスとしてＨ2を各５００ｓｃｃｍ、各
成膜室２０２〜２０４にそれぞれの原料ガスを所定流量
導入し、各室の内圧を所定圧力に設定した。 （６）帯状基体の巻き取り室２０５にある巻き取りボビ
ン２０９を回転させ、帯状基体２０７を成膜室２０２か
ら２０４に向かう方向に１００ｃｍ／分の一定速度で連
続的に移動させた。また、各成膜室２０２〜２０４内に
設けた不図示の温度制御装置により、移動する帯状基体
が各成膜室の成膜空間内で所定の温度になるように温度
制御を行った。
【００３５】（７）帯状基体の温度が安定したところ
で、成膜室２０２、２０３に平行平板電極から１３．５
６ＭＨｚの高周波電力を、成膜室２０４に平行平板電極
から７５ｋＨｚの低周波電力をそれぞれ不図示の電源か
らマッチング装置を介して投入した。放電電力の投入に
より、各成膜室２０２〜２０４内の原料ガスをプラズマ
化し、各成膜室内で連続的に移動する帯状基体の表面上
に半導体膜の形成を行った。
で、成膜室２０２、２０３に平行平板電極から１３．５
６ＭＨｚの高周波電力を、成膜室２０４に平行平板電極
から７５ｋＨｚの低周波電力をそれぞれ不図示の電源か
らマッチング装置を介して投入した。放電電力の投入に
より、各成膜室２０２〜２０４内の原料ガスをプラズマ
化し、各成膜室内で連続的に移動する帯状基体の表面上
に半導体膜の形成を行った。
【００３６】なお、成膜室２０４は、図３に示すような
構造、すなわち、連続的に移動する帯状基体表面は、ガ
ス排気側プラズマに曝された後、ガス供給側プラズマに
曝されて半導体膜が形成される構造とした。一方、成膜
室２０２及び２０３は、図３に示したガス供給側とガス
排気側を逆に配置した。成膜室２０４は、２０％をガス
供給側、残り８０％をガス排気側とし、ガス供給側でア
モルファスシリコンを、ガス排気側で微結晶シリコンを
形成した。形成したシリコンの結晶形態は、ＲＨＥＥＤ
パターンで確認した。
構造、すなわち、連続的に移動する帯状基体表面は、ガ
ス排気側プラズマに曝された後、ガス供給側プラズマに
曝されて半導体膜が形成される構造とした。一方、成膜
室２０２及び２０３は、図３に示したガス供給側とガス
排気側を逆に配置した。成膜室２０４は、２０％をガス
供給側、残り８０％をガス排気側とし、ガス供給側でア
モルファスシリコンを、ガス排気側で微結晶シリコンを
形成した。形成したシリコンの結晶形態は、ＲＨＥＥＤ
パターンで確認した。
【００３７】（７−１）帯状基体の表面上に、成膜室２
０２内で高周波プラズマＣＶＤ法によってｎ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半導体層１０２を
形成した。 （７−２）上記ｎ型半導体層１０２の上に、成膜室２０
３内で高周波プラズマＣＶＤ法によって実質的に真性な
ａ−Ｓｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層
１０３を形成した。
０２内で高周波プラズマＣＶＤ法によってｎ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半導体層１０２を
形成した。 （７−２）上記ｎ型半導体層１０２の上に、成膜室２０
３内で高周波プラズマＣＶＤ法によって実質的に真性な
ａ−Ｓｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層
１０３を形成した。
【００３８】（７−３）上記ｉ型半導体層１０３に、成
膜室２０４のガス排気側プラズマ内で低周波プラズマＣ
ＶＤ法によって不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ
膜からなる膜厚１０ｎｍの第１ｐ型層１０４を形成し
た。 （７−４）上記第１ｐ型半導体層１０４の上に、成膜室
２０４のガス供給側プラズマ内で低周波プラズマＣＶＤ
法によってｐ型ａ−Ｓｉ：Ｈ膜からなる膜厚２ｎｍの第
２ｐ型層１０５を形成した。 表２は、上述した工程（７−１）〜（７−４）の成膜条
件である。
膜室２０４のガス排気側プラズマ内で低周波プラズマＣ
ＶＤ法によって不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ
膜からなる膜厚１０ｎｍの第１ｐ型層１０４を形成し
た。 （７−４）上記第１ｐ型半導体層１０４の上に、成膜室
２０４のガス供給側プラズマ内で低周波プラズマＣＶＤ
法によってｐ型ａ−Ｓｉ：Ｈ膜からなる膜厚２ｎｍの第
２ｐ型層１０５を形成した。 表２は、上述した工程（７−１）〜（７−４）の成膜条
件である。
【００３９】
【表２】
【００４０】（８）帯状基体は、搬送を開始してから連
続して１８０分間移動させた。その間、１７０分間連続
して半導体積層膜の形成を行った。
続して１８０分間移動させた。その間、１７０分間連続
して半導体積層膜の形成を行った。
【００４１】（９）約１７０ｍに亘って半導体積層膜を
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビン２０９に巻かれた帯状基
体を、帯状基体の巻き取り室２０５から装置の外へ取り
出した。
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビン２０９に巻かれた帯状基
体を、帯状基体の巻き取り室２０５から装置の外へ取り
出した。
【００４２】さらに、実施例１と同様に、５０個の小面
積セル（実２素子）を作製した。これらのセルにＡＭ
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射し、
光電変換特性の評価を行った。
積セル（実２素子）を作製した。これらのセルにＡＭ
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射し、
光電変換特性の評価を行った。
【００４３】また、比較のために、成膜室５０４内の成
膜開口調整板３１１を長くすることによってアモルファ
スシリコンが形成される部分を覆い隠し、前記第２ｐ型
半導体層１０５を積層しない５０個の小面積セル（比２
素子）を作製し、同様の測定を行った。
膜開口調整板３１１を長くすることによってアモルファ
スシリコンが形成される部分を覆い隠し、前記第２ｐ型
半導体層１０５を積層しない５０個の小面積セル（比２
素子）を作製し、同様の測定を行った。
【００４４】その結果、前記第２ｐ層を積層しない比２
素子は０．９６７Ｖ程度のＶOCしか得られなかったが、
本発明による前記第２ｐ層を設けた実２素子は、０．９
９０Ｖと大きなＶOCが得られた。また、比２素子の値で
規格化した実２素子の光電変換効率は１．２０であり、
実２素子は良好な特性であることが確認できた。
素子は０．９６７Ｖ程度のＶOCしか得られなかったが、
本発明による前記第２ｐ層を設けた実２素子は、０．９
９０Ｖと大きなＶOCが得られた。また、比２素子の値で
規格化した実２素子の光電変換効率は１．２０であり、
実２素子は良好な特性であることが確認できた。
【００４５】（実施例３）本例では、光起電力素子の層
構成を、図４に示したｐｉｎ単位セルを３個積層した３
層構造とし、かつ、トップセルのｐ型層を第１ｐ層と第
２ｐ層で構成した点が実施例２と異なる。
構成を、図４に示したｐｉｎ単位セルを３個積層した３
層構造とし、かつ、トップセルのｐ型層を第１ｐ層と第
２ｐ層で構成した点が実施例２と異なる。
【００４６】帯状基体の上に連続的に半導体膜を積層形
成できるロール・ツー・ロール方式の成膜装置として
は、図５に示したものを用いた。
成できるロール・ツー・ロール方式の成膜装置として
は、図５に示したものを用いた。
【００４７】以下では、作製手順にしたがって説明す
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、ＤＣスパ
ッタ法によって反射性導電層４０２としてＡｇ４００ｎ
ｍ、さらに緩衝層４０３としてＺｎＯ１μｍを堆積し、
微小な凹凸表面を有する帯状基体を形成した。
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、ＤＣスパ
ッタ法によって反射性導電層４０２としてＡｇ４００ｎ
ｍ、さらに緩衝層４０３としてＺｎＯ１μｍを堆積し、
微小な凹凸表面を有する帯状基体を形成した。
【００４８】（２）上記（１）で作製した基体をボビン
５０８に巻き付けた状態で、帯状基体の巻き出し室５０
１にセットした。 （３）帯状基体は、各ガスゲート５０６を介して成膜室
５０２Ａ〜５０４Ｃを貫通させ、帯状基体の巻き取り室
５０５まで渡し、弛まない程度に張力をかけた。帯状基
体をセットした後、各室５０１〜５０５内を真空排気し
た。
５０８に巻き付けた状態で、帯状基体の巻き出し室５０
１にセットした。 （３）帯状基体は、各ガスゲート５０６を介して成膜室
５０２Ａ〜５０４Ｃを貫通させ、帯状基体の巻き取り室
５０５まで渡し、弛まない程度に張力をかけた。帯状基
体をセットした後、各室５０１〜５０５内を真空排気し
た。
【００４９】（４）真空排気しながらＨｅガスを導入
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲート５０６にゲー
トガスとしてＨ2を各５００ｓｃｃｍ、各成膜室５０２
Ａ〜５０４Ｃにそれぞれの原料ガスを所定流量導入し、
各室の内圧を所定圧力に設定した。
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲート５０６にゲー
トガスとしてＨ2を各５００ｓｃｃｍ、各成膜室５０２
Ａ〜５０４Ｃにそれぞれの原料ガスを所定流量導入し、
各室の内圧を所定圧力に設定した。
【００５０】（６）帯状基体の巻き取り室５０５にある
巻き取りボビン５０９を回転させ、帯状基体５０７を成
膜室５０２から５０４に向かう方向に１００ｃｍ／分の
一定速度で連続的に移動させた。また、各成膜室５０２
Ａ〜５０４Ｃ内に設けた不図示の温度制御装置により、
移動する帯状基体が各成膜室の成膜空間内で所定の温度
になるように温度制御を行った。
巻き取りボビン５０９を回転させ、帯状基体５０７を成
膜室５０２から５０４に向かう方向に１００ｃｍ／分の
一定速度で連続的に移動させた。また、各成膜室５０２
Ａ〜５０４Ｃ内に設けた不図示の温度制御装置により、
移動する帯状基体が各成膜室の成膜空間内で所定の温度
になるように温度制御を行った。
【００５１】（７）帯状基体の温度が安定したところ
で、成膜室５０２Ａ，５０２Ｂ，５０２Ｃ，５０３Ａ，
５０３Ｂ，５０３Ｃ，５０４Ａ，５０４Ｂ，５１１Ａ，
５１１Ｂに平行平板電極から１３．５６ＭＨｚの高周波
電力を、成膜室５０４Ｃに平行平板電極から７５ｋＨｚ
の低周波電力をそれぞれ不図示の電源からマッチング装
置を介して投入した。また、成膜室５１０Ａおよび５１
０Ｂの構造を図６に示す。成膜室５１０Ａ，５１０Ｂに
おけるそれぞれの成膜室の片側の側壁に設けたマイクロ
波導入窓からは２．４５ＧＨｚのマイクロ波電力を、マ
イクロ波導入窓前方に帯状基体に平行に配設した棒状バ
イアス電極からは１３．５６ＭＨｚの高周波電力を、そ
れぞれ不図示の電源からマッチング装置を介して投入し
た。放電電力の投入により、各成膜室５０２Ａ〜５０４
Ｃ内の原料ガスをプラズマ化し、各成膜室内で連続的に
移動する帯状基体の表面上に半導体膜の形成を行った。
で、成膜室５０２Ａ，５０２Ｂ，５０２Ｃ，５０３Ａ，
５０３Ｂ，５０３Ｃ，５０４Ａ，５０４Ｂ，５１１Ａ，
５１１Ｂに平行平板電極から１３．５６ＭＨｚの高周波
電力を、成膜室５０４Ｃに平行平板電極から７５ｋＨｚ
の低周波電力をそれぞれ不図示の電源からマッチング装
置を介して投入した。また、成膜室５１０Ａおよび５１
０Ｂの構造を図６に示す。成膜室５１０Ａ，５１０Ｂに
おけるそれぞれの成膜室の片側の側壁に設けたマイクロ
波導入窓からは２．４５ＧＨｚのマイクロ波電力を、マ
イクロ波導入窓前方に帯状基体に平行に配設した棒状バ
イアス電極からは１３．５６ＭＨｚの高周波電力を、そ
れぞれ不図示の電源からマッチング装置を介して投入し
た。放電電力の投入により、各成膜室５０２Ａ〜５０４
Ｃ内の原料ガスをプラズマ化し、各成膜室内で連続的に
移動する帯状基体の表面上に半導体膜の形成を行った。
【００５２】なお、成膜室５０４Ａ，５０４Ｂ，５０４
Ｃは、図３に示すような構造、すなわち、連続的に移動
する帯状基体表面は、ガス排気側プラズマに曝された
後、ガス供給側プラズマに曝されて半導体膜が形成され
る構造とした。一方、成膜室５０２Ａ，５０２Ｂ，５０
２Ｃ，５０３Ａ，５０３Ｂ，５０３Ｃ，５１１Ａ，５１
１Ｂは、図３に示したガス供給側とガス排気側を逆に配
置した。
Ｃは、図３に示すような構造、すなわち、連続的に移動
する帯状基体表面は、ガス排気側プラズマに曝された
後、ガス供給側プラズマに曝されて半導体膜が形成され
る構造とした。一方、成膜室５０２Ａ，５０２Ｂ，５０
２Ｃ，５０３Ａ，５０３Ｂ，５０３Ｃ，５１１Ａ，５１
１Ｂは、図３に示したガス供給側とガス排気側を逆に配
置した。
【００５３】（７−１）帯状基体の表面上に、ボトムセ
ル４０４〜４０８として、ｎ型層４０４（成膜室５０２
Ａ）、ｉ型層４０５（成膜室５０３Ａ）、ｉ型層４０６
（成膜室５１０Ａ）、ｉ型層４０７（成膜室５１１
Ａ）、ｐ型層４０８（成膜室５０４Ａ）を順次積層し
た。
ル４０４〜４０８として、ｎ型層４０４（成膜室５０２
Ａ）、ｉ型層４０５（成膜室５０３Ａ）、ｉ型層４０６
（成膜室５１０Ａ）、ｉ型層４０７（成膜室５１１
Ａ）、ｐ型層４０８（成膜室５０４Ａ）を順次積層し
た。
【００５４】（７−２）ボトムセルの上に、ミドルセル
４０９〜４１３として、ｎ型層４０９（成膜室５０２
Ｂ）、ｉ型層４１０（成膜室５０３Ｂ）、ｉ型層４１１
（成膜室５１０Ｂ）、ｉ型層４１２（成膜室５１１
Ｂ）、ｐ型層４１３（成膜室５０４Ｂ）を順次積層し
た。
４０９〜４１３として、ｎ型層４０９（成膜室５０２
Ｂ）、ｉ型層４１０（成膜室５０３Ｂ）、ｉ型層４１１
（成膜室５１０Ｂ）、ｉ型層４１２（成膜室５１１
Ｂ）、ｐ型層４１３（成膜室５０４Ｂ）を順次積層し
た。
【００５５】（７−３）ミドルセルの上に、トップセル
４１４〜４１７として、ｎ型層４１４（成膜室５０２
Ｃ）、ｉ型層４１５（成膜室５０３Ｃ）、第１ｐ型層４
１６（成膜室５０４Ｃ）、第２ｐ型層４１７（成膜室５
０４Ｃ）を順次積層した。
４１４〜４１７として、ｎ型層４１４（成膜室５０２
Ｃ）、ｉ型層４１５（成膜室５０３Ｃ）、第１ｐ型層４
１６（成膜室５０４Ｃ）、第２ｐ型層４１７（成膜室５
０４Ｃ）を順次積層した。
【００５６】上記（７−１）〜（７−３）により、ｎｉ
ｐｎｉｐｎｉｐ構造の半導体積層膜の形成を行った。表
３は、上述した工程（７−１）を行った成膜室５０２Ａ
〜５０４Ａにおける成膜条件である。表４は、上述した
工程（７−２）を行った成膜室５０２Ｂ〜５０４Ｂにお
ける成膜条件である。表５は、上述した工程（７−３）
を行った成膜室５０２Ｃ〜５０４Ｃにおける成膜条件で
ある。
ｐｎｉｐｎｉｐ構造の半導体積層膜の形成を行った。表
３は、上述した工程（７−１）を行った成膜室５０２Ａ
〜５０４Ａにおける成膜条件である。表４は、上述した
工程（７−２）を行った成膜室５０２Ｂ〜５０４Ｂにお
ける成膜条件である。表５は、上述した工程（７−３）
を行った成膜室５０２Ｃ〜５０４Ｃにおける成膜条件で
ある。
【００５７】
【表３】
【００５８】
【表４】
【００５９】
【表５】
【００６０】（８）帯状基体は、搬送を開始してから連
続して１８０分間移動させた。その間、１７０分間連続
して半導体積層膜の形成を行った。
続して１８０分間移動させた。その間、１７０分間連続
して半導体積層膜の形成を行った。
【００６１】（９）約１７０ｍに亘って半導体積層膜を
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビン５０９に巻かれた帯状基
体を、帯状基体の巻き取り室５０５から装置の外へ取り
出した。
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビン５０９に巻かれた帯状基
体を、帯状基体の巻き取り室５０５から装置の外へ取り
出した。
【００６２】さらに、実施例１と同様に、５０個の小面
積セル（実３素子）を作製した。これらのセルにＡＭ
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射し、
光電変換特性の評価を行った。
積セル（実３素子）を作製した。これらのセルにＡＭ
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射し、
光電変換特性の評価を行った。
【００６３】また、比較のために、成膜室５０４内の成
膜開口調整板３１１を長くすることによってアモルファ
スシリコンが形成される部分を覆い隠し、前記第２ｐ型
半導体層４１７を積層しない５０個の小面積セル（比３
素子）を作製し、同様の測定を行った。
膜開口調整板３１１を長くすることによってアモルファ
スシリコンが形成される部分を覆い隠し、前記第２ｐ型
半導体層４１７を積層しない５０個の小面積セル（比３
素子）を作製し、同様の測定を行った。
【００６４】その結果、前記第２ｐ層を積層しない比３
素子は２．１１３Ｖ程度のＶOCしか得られなかったが、
本発明による前記第２ｐ層を設けた実３素子は、２．１
３６Ｖと大きなＶOCが得られた。また、比３素子の値で
規格化した実３素子の光電変換効率は１．１２であり、
実３素子は良好な特性であることが確認できた。
素子は２．１１３Ｖ程度のＶOCしか得られなかったが、
本発明による前記第２ｐ層を設けた実３素子は、２．１
３６Ｖと大きなＶOCが得られた。また、比３素子の値で
規格化した実３素子の光電変換効率は１．１２であり、
実３素子は良好な特性であることが確認できた。
【００６５】
【発明の効果】以上説明したように、本発明によれば、
開放電圧（ＶOC）が高く、光電変換効率も良好な光起電
力素子が得られる。本発明の光起電力素子は、光電変換
効率が大きく高められており、太陽電池などの光起電力
素子として工業的に有用である。
開放電圧（ＶOC）が高く、光電変換効率も良好な光起電
力素子が得られる。本発明の光起電力素子は、光電変換
効率が大きく高められており、太陽電池などの光起電力
素子として工業的に有用である。
【図１】本発明に係る光電変換素子であり、その構成が
シングルセルの場合を示した模式的断面図である。
シングルセルの場合を示した模式的断面図である。
【図２】図１に示したシングルセルの光電変換素子を作
製するために用いたロール・ツー・ロール方式の成膜装
置の模式図である。
製するために用いたロール・ツー・ロール方式の成膜装
置の模式図である。
【図３】図２のロール・ツー・ロール装置を構成する平
行平板容量結合型プラズマＣＶＤ装置の模式図である。
行平板容量結合型プラズマＣＶＤ装置の模式図である。
【図４】本発明に係る光電変換素子であり、その構成が
トリプルセルの場合を示した模式的断面図である。
トリプルセルの場合を示した模式的断面図である。
【図５】図４に示したトリプルセルの光電変換素子を作
製するために用いたロール・ツー・ロール方式の成膜装
置の模式図である。
製するために用いたロール・ツー・ロール方式の成膜装
置の模式図である。
【図６】図５のロール・ツー・ロール装置を構成するマ
イクロ波プラズマＣＶＤ装置の模式図である。
イクロ波プラズマＣＶＤ装置の模式図である。
１０１、４０１ 導電性基体、 １０２、４０４、４０９、４１４ 高周波プラズマＣＶ
Ｄ法によるｎ型半導体層、 １０３、４０５、４０７、４１０、４１２、４１５ 高
周波プラズマＣＶＤ法によるｉ型半導体層、 ４０８、４１３ 高周波プラズマＣＶＤ法によるｐ型半
導体層、 １０４、４１６ 低周波プラズマＣＶＤ法による第１ｐ
型半導体層、 １０５、４１７ 低周波プラズマＣＶＤ法による第２ｐ
型半導体層、 ４０６、４１１ マイクロ波プラズマＣＶＤ法によるｉ
型半導体層、 １０６、４１８ 透光性導電層からなる上部電極、 １０７、４１９ 集電電極、 ４０２ 反射性導電層、 ４０３ 緩衝層、 ２０１、５０１ 帯状基体の巻き出し室、 ２０２、５０２Ａ、５０２Ｂ、５０２Ｃ 高周波プラズ
マＣＶＤ法によるｎ型半導体層の成膜室、 ２０３、５０３Ａ、５０３Ｂ、５０３Ｃ、５１１Ａ、５
１１Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室、 ５１０Ａ、５１０Ｂ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室、 ５０４Ａ、５０４Ｂ 高周波プラズマＣＶＤ法によるｐ
型半導体層の成膜室、 ２０４、５０４Ｃ 低周波プラズマＣＶＤ法によるｐ型
半導体層の成膜室、 ２０５、５０５ 帯状基体の巻き取り室、 ２０６、３０３、３０４、５０６、６０３、６０４ ガ
スゲート、 ２０７、５０７ 帯状基体、 ２０８、５０８ 帯状基体の巻き出しボビン、 ２０９、５０９ 帯状基体の巻き取りボビン、 ３０１、６０１ 基体、 ３０２ 真空容器、 ３０５、６０５ 放電室、 ３０６ 放電電極、 ３０７、６０７ 原料ガス導入管、 ３０８、６０８、６０９ 排気管、 ３０９ ブロックヒーター、 ３１０ 放電室外部排気口、 ３１１、６１１ 成膜領域開口調整板、 ３１２、６１２ 蓋、 ３１３、３１４、６ｌ３ ランプヒーター、 ３１５、３１６、６１５、６１６ 熱電対、 ３１７、６ｌ７ リフレクター、 ３１８、６１８、６２６ 支持ローラー、 ３１９、６１９ 分離通路、 ３２０、６２０ ゲートガス導入管、 ６０２ 放電室ユニット、 ６０６ 成膜室、 ６１０ 荒引き用排気管、 ６１４ バイアス電極、 ６２１ マイクロ波導入窓、 ６２２ 穴開き仕切板、 ６２３ 圧力測定管、 ６２４ 成膜室温度制御装置、 ６２５ 基体温度制御装置。
Ｄ法によるｎ型半導体層、 １０３、４０５、４０７、４１０、４１２、４１５ 高
周波プラズマＣＶＤ法によるｉ型半導体層、 ４０８、４１３ 高周波プラズマＣＶＤ法によるｐ型半
導体層、 １０４、４１６ 低周波プラズマＣＶＤ法による第１ｐ
型半導体層、 １０５、４１７ 低周波プラズマＣＶＤ法による第２ｐ
型半導体層、 ４０６、４１１ マイクロ波プラズマＣＶＤ法によるｉ
型半導体層、 １０６、４１８ 透光性導電層からなる上部電極、 １０７、４１９ 集電電極、 ４０２ 反射性導電層、 ４０３ 緩衝層、 ２０１、５０１ 帯状基体の巻き出し室、 ２０２、５０２Ａ、５０２Ｂ、５０２Ｃ 高周波プラズ
マＣＶＤ法によるｎ型半導体層の成膜室、 ２０３、５０３Ａ、５０３Ｂ、５０３Ｃ、５１１Ａ、５
１１Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室、 ５１０Ａ、５１０Ｂ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室、 ５０４Ａ、５０４Ｂ 高周波プラズマＣＶＤ法によるｐ
型半導体層の成膜室、 ２０４、５０４Ｃ 低周波プラズマＣＶＤ法によるｐ型
半導体層の成膜室、 ２０５、５０５ 帯状基体の巻き取り室、 ２０６、３０３、３０４、５０６、６０３、６０４ ガ
スゲート、 ２０７、５０７ 帯状基体、 ２０８、５０８ 帯状基体の巻き出しボビン、 ２０９、５０９ 帯状基体の巻き取りボビン、 ３０１、６０１ 基体、 ３０２ 真空容器、 ３０５、６０５ 放電室、 ３０６ 放電電極、 ３０７、６０７ 原料ガス導入管、 ３０８、６０８、６０９ 排気管、 ３０９ ブロックヒーター、 ３１０ 放電室外部排気口、 ３１１、６１１ 成膜領域開口調整板、 ３１２、６１２ 蓋、 ３１３、３１４、６ｌ３ ランプヒーター、 ３１５、３１６、６１５、６１６ 熱電対、 ３１７、６ｌ７ リフレクター、 ３１８、６１８、６２６ 支持ローラー、 ３１９、６１９ 分離通路、 ３２０、６２０ ゲートガス導入管、 ６０２ 放電室ユニット、 ６０６ 成膜室、 ６１０ 荒引き用排気管、 ６１４ バイアス電極、 ６２１ マイクロ波導入窓、 ６２２ 穴開き仕切板、 ６２３ 圧力測定管、 ６２４ 成膜室温度制御装置、 ６２５ 基体温度制御装置。
Claims (1)
- 【請求項１】 結晶形態が非単結晶であるｎ型半導体を
ｎ、ｉ型半導体をｉ、及びｐ型半導体をｐとした場合、 基体上に、前記ｎ、前記ｉ、前記ｐの順番に積層したｎ
ｉｐ接合からなる構造体を少なくとも１つ以上有する発
電層を設け、前記発電層の最表面に位置するｐ層上に上
部電極を配設した光起電力素子において、 前記発電層の最表面に位置するｐ層が、前記ｉ層と接合
する結晶質を含む第１ｐ層、及び前記上部電極と接合す
る非晶質の第２ｐ層で構成されていることを特徴とする
光起電力素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250711A JPH0992860A (ja) | 1995-09-28 | 1995-09-28 | 光起電力素子 |
| US08/719,274 US6025039A (en) | 1995-09-28 | 1996-09-24 | Method for producing a photovoltaic cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250711A JPH0992860A (ja) | 1995-09-28 | 1995-09-28 | 光起電力素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992860A true JPH0992860A (ja) | 1997-04-04 |
Family
ID=17211922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250711A Pending JPH0992860A (ja) | 1995-09-28 | 1995-09-28 | 光起電力素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6025039A (ja) |
| JP (1) | JPH0992860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251615A (ja) * | 1998-03-03 | 1999-09-17 | Canon Inc | 融雪機能付き太陽光発電システム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437386B2 (ja) | 1996-09-05 | 2003-08-18 | キヤノン株式会社 | 光起電力素子、並びにその製造方法 |
| US6268233B1 (en) * | 1998-01-26 | 2001-07-31 | Canon Kabushiki Kaisha | Photovoltaic device |
| JPH11246971A (ja) * | 1998-03-03 | 1999-09-14 | Canon Inc | 微結晶シリコン系薄膜の作製方法及び作製装置 |
| US6261862B1 (en) * | 1998-07-24 | 2001-07-17 | Canon Kabushiki Kaisha | Process for producing photovoltaic element |
| JP2001214277A (ja) * | 2000-01-31 | 2001-08-07 | Canon Inc | 堆積膜形成装置および堆積膜形成方法 |
| US6667240B2 (en) | 2000-03-09 | 2003-12-23 | Canon Kabushiki Kaisha | Method and apparatus for forming deposited film |
| US6468829B2 (en) * | 2000-05-16 | 2002-10-22 | United Solar Systems Corporation | Method for manufacturing high efficiency photovoltaic devices at enhanced depositions rates |
| JP4510242B2 (ja) | 2000-07-11 | 2010-07-21 | キヤノン株式会社 | 薄膜形成方法 |
| US6434514B1 (en) * | 2000-10-13 | 2002-08-13 | Sbc Technology Resources, Inc. | Rule based capacity management system for an inter office facility |
| JP2004241618A (ja) * | 2003-02-06 | 2004-08-26 | Canon Inc | 光起電力素子の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61135167A (ja) * | 1984-12-05 | 1986-06-23 | Sharp Corp | 薄膜太陽電池 |
| US4664951A (en) * | 1985-07-31 | 1987-05-12 | Energy Conversion Devices, Inc. | Method provided for corrective lateral displacement of a longitudinally moving web held in a planar configuration |
| JP2616929B2 (ja) * | 1987-08-22 | 1997-06-04 | 株式会社日本自動車部品総合研究所 | 微結晶炭化ケイ素半導体膜の製造方法 |
| US5091764A (en) * | 1988-09-30 | 1992-02-25 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Semiconductor device having a transparent electrode and amorphous semiconductor layers |
| JP2735862B2 (ja) * | 1989-02-17 | 1998-04-02 | 三洋電機株式会社 | 光起電力素子 |
| JPH034569A (ja) * | 1989-05-31 | 1991-01-10 | Tonen Corp | 非晶質太陽電池 |
| JPH034570A (ja) * | 1989-05-31 | 1991-01-10 | Tonen Corp | 非晶質太陽電池の製造方法 |
| JP2975151B2 (ja) * | 1991-03-28 | 1999-11-10 | キヤノン株式会社 | 半導体素子の連続的製造装置 |
| JP3118037B2 (ja) * | 1991-10-28 | 2000-12-18 | キヤノン株式会社 | 堆積膜形成方法および堆積膜形成装置 |
| JPH05275725A (ja) * | 1992-03-26 | 1993-10-22 | Sanyo Electric Co Ltd | 光起電力装置及びその製造方法 |
| US5419783A (en) * | 1992-03-26 | 1995-05-30 | Sanyo Electric Co., Ltd. | Photovoltaic device and manufacturing method therefor |
| US5946587A (en) * | 1992-08-06 | 1999-08-31 | Canon Kabushiki Kaisha | Continuous forming method for functional deposited films |
| EP0609104B1 (en) * | 1993-01-29 | 1998-05-20 | Canon Kabushiki Kaisha | Process for the formation of functional deposited films |
| JP3571785B2 (ja) * | 1993-12-28 | 2004-09-29 | キヤノン株式会社 | 堆積膜形成方法及び堆積膜形成装置 |
-
1995
- 1995-09-28 JP JP7250711A patent/JPH0992860A/ja active Pending
-
1996
- 1996-09-24 US US08/719,274 patent/US6025039A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251615A (ja) * | 1998-03-03 | 1999-09-17 | Canon Inc | 融雪機能付き太陽光発電システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6025039A (en) | 2000-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700057B2 (en) | Photovoltaic device | |
| JP3169337B2 (ja) | 光起電力素子及びその製造方法 | |
| US6383576B1 (en) | Method of producing a microcrystal semiconductor thin film | |
| JP4208281B2 (ja) | 積層型光起電力素子 | |
| JP2009503848A (ja) | 組成傾斜光起電力デバイス及び製造方法並びに関連製品 | |
| US20100258169A1 (en) | Pulsed plasma deposition for forming microcrystalline silicon layer for solar applications | |
| CN104094418A (zh) | 硅基太阳能电池的钝化薄膜堆叠 | |
| EP1548848A1 (en) | Amorphous silicon solar cell | |
| JPH04267568A (ja) | 光起電力素子 | |
| JP2918345B2 (ja) | 光起電力素子 | |
| EP0561500B1 (en) | Semiconductor device with RF deposited intrinsic buffer layer | |
| JPH0992860A (ja) | 光起電力素子 | |
| US4799968A (en) | Photovoltaic device | |
| JPH10125944A (ja) | 光起電力素子 | |
| JP2005167264A (ja) | 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法 | |
| JP2918814B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2918815B2 (ja) | 光起電力素子及びその製造方法 | |
| JPH04266067A (ja) | 光起電力素子 | |
| JP2918813B2 (ja) | 光起電力素子及びその製造方法 | |
| JPH06318717A (ja) | 光起電力素子 | |
| JP2757896B2 (ja) | 光起電力装置 | |
| US20240282882A1 (en) | Photovoltaic cell, method for producing the same and photovoltaic module | |
| Guo et al. | Deposition High Quality P-type Microcrystalline Silicon Thin Films by RF-PECVD | |
| JP2004266111A (ja) | 微結晶膜および微結晶薄膜太陽電池の製造方法 | |
| JP2937815B2 (ja) | 光起電力素子及びその製造方法 |