JPH10303303A - プログラマブル半導体デバイス - Google Patents
プログラマブル半導体デバイスInfo
- Publication number
- JPH10303303A JPH10303303A JP10106382A JP10638298A JPH10303303A JP H10303303 A JPH10303303 A JP H10303303A JP 10106382 A JP10106382 A JP 10106382A JP 10638298 A JP10638298 A JP 10638298A JP H10303303 A JPH10303303 A JP H10303303A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen isotope
- dielectric layer
- gate
- hydrogen
- deuterated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 82
- 239000001257 hydrogen Substances 0.000 claims abstract description 82
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 25
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 15
- 229910052805 deuterium Inorganic materials 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 230000005527 interface trap Effects 0.000 claims description 9
- 150000004756 silanes Chemical class 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract 3
- 239000000203 mixture Substances 0.000 description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 230000032683 aging Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical class Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001245510 Lambia <signal fly> Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
法を提供すること。 【解決手段】 本発明のデバイスは、基板12と、前記
基板12上に形成された誘電体層26と、前記誘電体層
26上に形成された制御ゲート28とからなり、前記誘
電体層26が相当濃度の水素同位元素を含有することを
特徴とする。
Description
関し、特に、相当量の重水素を含有するフラッシュEE
PROM構造を有する半導体デバイスに関する。
ンジェクションMOSトランジスタ(Floating-Gate Av
alanche-injection MOS transistors (FAMOS))
およびフローティングゲートトネル酸化物トランジスタ
(Floating-Gate tunnel-oxidetransistor (FLOT
OX))のような半導体デバイスでシリコンを使用する
ことは公知である。同時にこれらデバイスの経年劣化
は、ホットキャリア劣化効果と称し公知である。通常F
AMOSとFLOTOX構造は、多くの問題に耐え、少
なくとも104 回の消去動作にも耐えなければならな
い。多くのプログラム動作および消去動作の後は、しき
い値電圧ウィンドウ(即ち、プログラム動作と消去動作
の後の差分)が減少するが、その理由は界面トラップ注
入効率の観点から酸化物の品質の劣化に起因している。
電流フローにより生成される欠陥が原因であると考えら
れている。これらの欠陥状態は、キャリアの移動性と寿
命を低減させ、半導体デバイスの性能を劣化させる。多
くの場合、基板はシリコンを含有し、これらの欠陥は、
エネルギギャップ内に印加されたバイアスに一部依存し
て半導体デバイス内の電荷キャリアを除去したり、不要
な電荷キャリアを付加するような状態を導入するダング
リングボンド(dangling bonds 即ち、ぶら下がり結
合)により引き起こされると考えられている。
表面あるいは界面で主に発生するが、空隙,ミクロ細
孔,転位のある場所でも発生し、また不純物とも関係す
ると見られている。このようなダングリングボンドによ
り引き起こされる問題を解決するために、水素不動態化
プロセスを用いるが、これは半導体デバイスの製造にお
ける一般的に確立した処理である。
デバイスの動作に影響を及ぼすような欠陥は、水素がダ
ングリングボンドサイトでシリコンと結合すると、除去
できると考えられる。一方、水素不動態化処理は、これ
らのダングリングボンドに関連する問題については解決
することができるが、経年劣化の問題を永久的に解決で
きるものではない。理由は、不動態化プロセスにより付
加された水素原子は、ホットキャリア効果により、ダン
グリングボンドサイトから「脱着」即ち除去されてしま
うからである。
の電極に加えられた時に付加される高運動エネルギを有
する電子またはホールである。このような動作状態にお
いては、水素不動態化プロセスにより付加された水素原
子は、ホットエレクトロンによって追い出されてしま
う。この水素脱着(追い出されること)は、半導体デバ
イスの性能の劣化あるいは経年劣化の原因となる。
ロセスは、水素をシリコン製基板の表面あるいは二酸化
シリコンの界面から脱着を促すようなホットキャリアの
結果として発生する。このホットキャリア効果は、特に
小型の半導体デバイスの際には問題となる。
的は、従来のプロセスにより不動態化されたデバイスが
有する効率の経年劣化を有さない新規の素子の製造方法
およびその方法により製造された素子を提供することで
ある。
を解決するために、請求項1に記載した特徴を有する。
本発明の一実施例においては、この基板は少なくとも1
つのドープ領域を有する。さらに本発明は複数のドープ
領域を有する半導体デバイスの形成にも適用できる。本
発明は、プログラマブル半導体デバイスの誘電体層を不
動態化処理するために通常の水素の代わりに水素同位元
素を用いる。本発明においては、「相当量」とは、水素
同位元素を少なくとも1016cm-3の濃度を意味する。
位元素は重水素であるが、しかし、本発明の原理はより
重い水素同位元素にも適用できる。本発明の一実施例
は、さらに請求項3に記載した特徴を有する。さらに本
発明の一実施例においては、請求項4または5に記載し
た特徴を有する。本発明は他の公知のあるいは今後発見
されるであろうプログラマブル半導体デバイスにも適用
可能である。さらに本発明の一実施例においては、請求
項6または7に記載した特徴を有する。
らに請求項8に記載した特徴を有する。さらにまた水素
同位元素が存在する場合にはこの水素同位元素は、基板
と誘電体層との間の界面トラップおよびポリシリコン,
制御ゲート,フローティングゲートの間の界面トラップ
を減少させる。これらの界面トラップは、時間とともに
成長し、ついには半導体デバイスをプログラムをするの
を困難にしてしまう。しかし、誘電体層内に水素同位元
素が存在することにより界面トラップを減少させ、これ
によりプログラムしたり消去したりするデバイスのサイ
クル数を増加させる。本発明はさらに請求項9に記載し
た特徴を有する。
バイス10は積層型ゲートを有するフラッシュEEPR
OM構造を有する。一実施例においては、半導体デバイ
ス10は基板12を有し、この基板12内に従来方法に
よりソース領域14とドレイン領域16が形成されてい
る。この基板12は、Si,Ge,GaAsあるいは他
の公知の、あるいは後で発見されるこのような半導体デ
バイスを製造するのに適した材料製である。好ましい実
施例においては、基板12は少なくとも一部にはSiを
含む。
濃度の水素同位元素を含有する酸化物層18を有する。
ここで「相当濃度」とは、水素同位元素の少なくとも1
016cm-3の濃度を意味する。この実施例においては、
酸化物層18は水素同位元素の蒸気の存在下で熱成長さ
れて形成される。水素同位元素の蒸気は、水素同位元素
のできるだけ高い濃度を有しなければならない。しか
し、通常の水素は、蒸気内に1ppmを超えてはならな
い。一実施例においては、この水素同位元素の蒸気は、
重水素蒸気(D2O) であるが、本発明は様々な種類の
水素同位元素のイオン形態を含むより重い水素同位元素
にも適応できる。
素同位元素(例、重水素)を含む混合ガスから化学的に
堆積して形成することもできる。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素(SiD4
+O2 ),重水素化シランと酸化窒素(SiD4 +N2
O), 重水素化テトラエチルオートシラン(TEO
S,Si(OC2D5)4 ),重水素化シラン(SiD
4 )あるいは重水素化ディクロロシランと酸化窒素(S
iCl2D2 +N2O)を含む。他の混合ガスを用いて半
導体デバイス10内に酸化物層を形成することもできる
が、但し、このガス混合物は相当濃度の水素同位元素を
含有している。但し、通常の水素は、混合ガス中に1p
pmを超えてはならない。
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、1分あたり0.01n
mから10.0nmの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり0.5nmから
3nmである。
理すると、酸化物層18内のダングリングボンドサイト
が水素同位元素で占有されると考えられる。この不動態
化処理がフラッシュEEPROM内の劣化を大幅に低減
させる。理由はダングリングボンドサイトは、デバイス
内の電荷キャリアを除去したり、不要な電荷キャリアを
付加することにもはや利用できないからである。
破壊するのが難しい結合を形成し、その結果より信頼性
のある光学デバイスあるいは電気デバイスを提供でき
る。ダングリングボンドが破壊しづらいことの説明は、
水素同位元素は通常の水素よりも質量が大きく、そのた
め水素同位元素を除去するのが困難なためのと思われ
る。かくして酸化物層18内の水素同位元素の存在によ
り従来技術よりも優れた利点を提供する。
ン層22が酸化物層18の上に堆積され、ドーピングさ
れ、エッチングされる。水素同位元素がポリシリコン層
22内に通常の技術を用いて導入されるが、但し、ポリ
シリコン層22を堆積するのに用いられるガスは相当濃
度の水素同位元素を含有する。このガスの代表例は、重
水素化シラン(SiD4 )である。他の混合ガスを用い
て様々な種類のポリシリコン構造体を半導体デバイス1
0内に構成することもできるが、但し、それらのガスは
相当濃度の水素同位元素を含有していなければならな
い。
し、ガスは相当濃度の水素同位元素を含有しなければな
らない。不動態化が行われる圧力は、大気圧以上または
大気圧より遥か下の圧力のいずれでもよく、ガス状材料
の流速は、堆積に使用される装置によって決まる。好ま
しい形成速度を与えるための条件は、1分あたり0.0
1nmから10.0nmの範囲である。しかし、好まし
い実施例では形成速度は、層によって異なり0.5nm
から3nmである。
形成される。但し、形成するのに使用される混合ガス
は、重水素のような相当濃度の水素同位元素(例、重水
素)を含有しなければならない。このようなガスおよび
混合ガスの代表例は、重水素化シランと酸素(SiD4
+O2 ),重水素化シランと酸化窒素(SiD4 +N2
O), 重水素化テトラエチルオートシラン(TEO
S,Si(OC2D5)4 ),重水素化シラン(Si
D4)あるいは重水素化ディクロロシランと酸化窒素
(SiCl2D2 +N2O) を含む。他の混合ガスを用
いて半導体デバイス10内に酸化物層を形成することも
できるが、但し、このガス混合物は相当濃度の水素同位
元素を含有している。但し、通常の水素は、混合ガス中
に1ppmを超えてはならない。
に導入することができるが、このような材料を堆積する
のに用いられる混合ガスは、相当濃度の水素同位元素を
含有しなければならない点で、本発明は従来技術と異な
る。不動態化が行われる圧力は、大気圧以上または大気
圧より遥か下の圧力のいずれでもよく、ガス状材料の流
速は、堆積に使用される装置によって決まる。好ましい
形成速度を与えるための条件は、1分あたり0.01n
mから10.0nmの範囲である。しかし、好ましい実
施例では形成速度は、層によって異なり0.5nmから
3nmである。しかし、堆積速度は層の所望の厚さおよ
び均一性に依存して上記の値から変わることもある。
理されると、誘電体層26内のダングリングボンドサイ
トは、前述したように水素同位元素により占有される。
この強くなった水素同位元素/シリコン間の結合が劣化
速度を遅くするような頑強さを誘電体層に与える。
誘電体層26の上に形成される。この制御ゲート28
は、例えばポリシリコンのような従来のプロセスと材料
により形成される。しかし、一実施例においては、制御
ゲート28は相当濃度の水素同位元素を含有するドープ
ポリシリコンを含有する。この実施例においては、制御
ゲート28は従来のプロセスにより形成されるが、但
し、制御ゲート28を形成するのに用いられるガスは、
例えば重水素化シラン(SiD4 )のような水素同位元
素を相当濃度含有する。
体層26または制御ゲート28内に導入されると、界面
トラップ,注入効率,リークの観点から酸化物品質に劣
化を与えることなく、プログラムのサイクルおよび消去
サイクルが大幅に増えてもそれに耐えられるスタック状
のゲートを有するフラッシュEEPROM構造が得られ
る。
離型ゲートのフラッシュEEPORMデバイス30が示
されている。この実施例においては、分離型ゲートのフ
ラッシュEEPORMデバイス30は従来のプロセスに
より形成され、ドーピングされた半導体基板32の上に
形成される。分離型ゲート酸化物34即ちトンネル化酸
化物が従来プロセスにより半導体基板32の上に形成さ
れる。しかし、必要によっては水素同位元素を図1の積
層型ゲート構造と同様に分離型ゲート酸化物34に導入
することもできる。
バイス30はさらにフローティングゲート36を有す
る。積層型ゲートを有するEEPROMデバイスのフロ
ーティングゲートと同様に、フローティングゲート36
は従来プロセスにより好ましくはポリシリコン材料製で
ある。しかし、別法として相当濃度の水素同位元素を図
1の積層型構造体のフローティングゲートと同様なプロ
セスにより導入してもよい。
38が形成される。この誘電体層38は相当濃度の水素
同位元素を含み、これは図1の積層型ゲート構造体の誘
電体層におけるのと同様である。
バイス30は、さらに制御ゲート40を有する。この制
御ゲート40は従来プロセスで形成される。別法として
図1の積層ゲート構造の制御ゲートと同様な材料同様な
方法を用いて、その中に相当濃度の水素同位元素を導入
することもできる。
フローティングゲート36,誘電体層38または制御ゲ
ート40内に導入されると、界面トラップ,注入効率,
リークの観点から酸化物品質に劣化を与えることなく、
プログラムのサイクルおよび消去サイクルが大幅に増え
てもそれに耐えられる分離ゲート型のフラッシュEEP
ROM構造が得られる。
えて水素同位元素の半導体デバイスへの導入時期は、製
造プロセス中のいつでもよく、例えばプロセスの終了
時、デバイスを封入する直前でもよい。このような場合
においては、水素同位元素は、10分から2時間もしく
はそれ以上の範囲の時間間隔に亘る形成ガスアニールス
テップの際に、200℃から1000℃の範囲の温度で
導入する。この形成ガスは、例えば窒素と水素同位元素
の混合物、あるいは通常水素と水素同位元素の混合物で
もよい。このアニールステップは、相当濃度の水素同位
元素がガス混合中に存在すること以外は公知である。
ンジスタ上で実行されたホットキャリアストレスの実験
結果を表すグラフである。ホットキャリアに起因する界
面損傷は、NMOSトランジスタの線形トランスコンダ
クタンス(gm) としきい値電圧(Vth)の変化をモニ
タすることにより観測できる。図3はまたVthの劣化と
ストレス時間との関係を示す。
化処理されたトランジスタの劣化(○印)は、重水素で
不動態化処理されたトランジスタで観測される劣化(□
印)よりもはるかに高い。重水素で不動態化処理したデ
バイスのしきい値電圧は、104 分の期間の間、わずか
1.05Vに上昇するだけであるのに対し、同一期間水
素で不動態化処理したデバイスのしきい値電圧は、1.
3Vに増加する。
関係を表すグラフである。このデータから水素同位元素
(例えば、重水素)でアニール処理されたデバイスは、
チャネルホットエレクトロンのストレスのもとでも、は
るかに頑強である。外挿されたトランジスタの寿命は、
様々な劣化限界を用いて示されている。水素アニールと
重水素アニールのプロセスの間の差は明白である。
ト金属アニールプロセスにおいて水素の代わりに用いら
れた時には、等しいホットエレクトロン劣化寿命を達成
する場合は2倍に増加する。本発明によりNMOSデバ
イスと半導体デバイスの間の構造が類似の場合には、同
様の結果が半導体デバイスとNMOSデバイスで得られ
る。
デバイスの断面図
デバイスの断面図
ランジスタと重水素処理したトランジスタ上で実行され
たホットキャリアストレスの実験結果を表すグラフ
ランジスタの寿命と基板電流との関係を表すグラフ
Claims (20)
- 【請求項1】 (A)基板(12)と、 (B)前記基板(12)上に形成された誘電体層(2
6)と、 (C)前記誘電体層(26)上に形成された制御ゲート
(28)と、からなり、前記誘電体層(26)は、相当
濃度の水素同位元素を含有することを特徴とするプログ
ラマブル半導体デバイス。 - 【請求項2】 前記水素同位元素は、重水素であること
を特徴とする請求項1記載のデバイス。 - 【請求項3】 (D)前記制御ゲート(28)に近接し
て形成されたフローティングゲート(22,36) を
さらに有し、 前記半導体デバイスは、フローティングゲートアバラン
シェ注入金属酸化物半導体トランジスタ(FAMOS)
とフローティングゲートトンネル酸化物半導体トランジ
スタ(FLOTOX)からなるグループから選択された
ものであることを特徴とする請求項1記載のデバイス。 - 【請求項4】 前記(D)フローティングゲートは、相
当濃度の水素同位元素を含有することを特徴とする請求
項3記載のデバイス。 - 【請求項5】 前記フローティングゲートは、重水素化
ポリシリコン製(22)であることを特徴とする請求項
4記載のデバイス。 - 【請求項6】 前記制御ゲート(28)は、相当濃度の
水素同位元素を含有することを特徴とする請求項1記載
のデバイス。 - 【請求項7】 前記制御ゲート(28)は、重水素化ポ
リシリコン製であることを特徴とする請求項6記載のデ
バイス。 - 【請求項8】 前記水素同位元素は、前記誘電体層と制
御ゲートの間の界面トラップを減少させることを特徴と
する請求項1記載のデバイス。 - 【請求項9】 前記誘電体層(26)は、重水素化蒸気
(D2O) と重水素化シラン(SiD4 )と重水素化テ
トラエチルオルトシラン(TEOS)からなるグループ
から選択されたガスソースから形成されることを特徴と
する請求項1記載のデバイス。 - 【請求項10】 前記基板(12)は、シリコンからな
り、かつ少なくとも1つのドープ領域(14,16)を
含有することを特徴とする請求項1記載のデバイス。 - 【請求項11】 (A)少なくとも部分的にシリコン製
の基板(12)上に誘電体層(26)を形成するステッ
プと、 (B)前記誘電体層(26)を相当濃度の水素同位元素
でもって不動態化処理するステップと、 (C)前記誘電体層(26)上に制御ゲート(28)を
形成するステップとを有することを特徴とする半導体デ
バイスの製造方法。 - 【請求項12】 前記水素同位元素は、重水素であるこ
とを特徴とする請求項11記載の方法。 - 【請求項13】 (D)前記制御ゲートに近接して形成
されたフローティングゲート(22)を形成するステッ
プ をさらに含み、 前記半導体デバイスは、フローティングゲートアバラン
シェ注入金属酸化物半導体トランジスタ(FAMOS)
とフローティングゲートトンネル酸化物半導体トランジ
スタ(FLOTOX)からなるグループから選択された
ものであることを特徴とする請求項11記載の方法。 - 【請求項14】 前記(D)のステップは、相当濃度の
水素同位元素を前記フローティングゲート(22)に導
入するステップを含むことを特徴とする請求項13記載
の方法。 - 【請求項15】 前記相当濃度の水素同位元素を導入す
るステップは、重水素化ポリシリコンを前記フローティ
ングゲートに導入するステップを含むことを特徴とする
請求項14記載の方法。 - 【請求項16】 前記(C)のステップは、相当濃度の
水素同位元素を前記制御ゲートに導入するステップを含
むことを特徴とする請求項11記載の方法。 - 【請求項17】 前記相当濃度の水素同位元素を導入す
るステップは、重水素化ポリシリコンを前記制御ゲート
に導入するステップを含むことを特徴とする請求項16
記載の方法。 - 【請求項18】 前記(A)のステップは、重水素化蒸
気(D2O) と重水素化テトラエチルオルトシラン(T
EOS)からなるグループから選択されたガスから前記
誘電体層を形成するステップを含むことを特徴とする請
求項11記載の方法。 - 【請求項19】 (E)少なくとも1つのドープ領域
(14,16)を前記基板内に形成するステップをさら
に有することを特徴とする請求項11記載の方法。 - 【請求項20】 (F)前記基板上に少なくとも1つの
導体を形成するステップをさらに有することを特徴とす
る請求項11記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/848114 | 1997-04-28 | ||
US08/848,114 US6252270B1 (en) | 1997-04-28 | 1997-04-28 | Increased cycle specification for floating-gate and method of manufacture thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10303303A true JPH10303303A (ja) | 1998-11-13 |
JP3457533B2 JP3457533B2 (ja) | 2003-10-20 |
Family
ID=25302390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10638298A Expired - Fee Related JP3457533B2 (ja) | 1997-04-28 | 1998-04-16 | プログラマブル半導体デバイス及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6252270B1 (ja) |
JP (1) | JP3457533B2 (ja) |
KR (1) | KR100336230B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975019B2 (en) | 2002-11-06 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a multi-layered interlayer insulation consisting of deuterium and nitride |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6750157B1 (en) | 2000-10-12 | 2004-06-15 | Advanced Micro Devices, Inc. | Nonvolatile memory cell with a nitridated oxide layer |
US20040007733A1 (en) * | 2002-06-26 | 2004-01-15 | Macronix International Co., Ltd. | Floating gate memory cell and forming method |
US6815343B2 (en) * | 2002-12-30 | 2004-11-09 | International Business Machines Corporation | Gas treatment of thin film structures with catalytic action |
US7457180B2 (en) * | 2005-05-27 | 2008-11-25 | Agere Systems Inc. | Method and apparatus for storing data in a write-once non-volatile memory |
KR100851551B1 (ko) * | 2007-03-12 | 2008-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5137147B2 (ja) | 1971-08-20 | 1976-10-14 | ||
JPS5529116A (en) | 1978-08-23 | 1980-03-01 | Hitachi Ltd | Manufacture of complementary misic |
US4268951A (en) | 1978-11-13 | 1981-05-26 | Rockwell International Corporation | Submicron semiconductor devices |
US4620211A (en) | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
JPS61264350A (ja) | 1985-05-18 | 1986-11-22 | Ricoh Co Ltd | 電子写真感光体 |
JPS6441211A (en) | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor growth device |
US4851370A (en) | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
JPH01211970A (ja) | 1988-02-19 | 1989-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 横型バイポーラトランジスタの製造方法 |
JPH02277269A (ja) | 1989-04-19 | 1990-11-13 | Matsushita Electron Corp | 不揮発性メモリ装置の製造方法 |
JPH0319286A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
JPH03222321A (ja) | 1990-01-26 | 1991-10-01 | Agency Of Ind Science & Technol | 非晶質半導体薄膜の製造方法 |
JPH073815B2 (ja) | 1990-05-25 | 1995-01-18 | 株式会社日立製作所 | 薄膜の形成方法 |
AU632241B2 (en) | 1990-09-06 | 1992-12-17 | Mitsui Toatsu Chemicals Inc. | Amorphous silicon solar cell and method for manufacturing the same |
JPH04342121A (ja) | 1991-05-17 | 1992-11-27 | Canon Inc | 水素化非晶質シリコン薄膜の製造方法 |
JPH04342122A (ja) | 1991-05-17 | 1992-11-27 | Canon Inc | 水素化非晶質シリコン薄膜の製造方法 |
JP3154772B2 (ja) | 1991-06-20 | 2001-04-09 | 株式会社東芝 | シリコン薄膜 |
US5352636A (en) | 1992-01-16 | 1994-10-04 | Applied Materials, Inc. | In situ method for cleaning silicon surface and forming layer thereon in same chamber |
JP2825038B2 (ja) | 1992-02-27 | 1998-11-18 | 日本電気株式会社 | 半導体装置 |
KR960701477A (ko) | 1993-02-19 | 1996-02-24 | 존 엠. 클락 3세 | 중수소 원자를 포함하는 반도체 디바이스(semiconductor device comprising deuterium atoms) |
DE19581590T1 (de) | 1994-03-25 | 1997-04-17 | Amoco Enron Solar | Erhöhung eines Stabilitätsverhaltens von Vorrichtungen auf der Grundlage von amorphem Silizium, die durch Plasmaablagerung unter hochgradiger Wasserstoffverdünnung bei niedrigerer Temperatur hergestellt werden |
US5595927A (en) | 1995-03-17 | 1997-01-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making self-aligned source/drain mask ROM memory cell using trench etched channel |
US5642014A (en) | 1995-09-27 | 1997-06-24 | Lucent Technologies Inc. | Self-powered device |
US5776831A (en) | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
US5872387A (en) | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
US5830575A (en) * | 1996-09-16 | 1998-11-03 | Sandia National Laboratories | Memory device using movement of protons |
US5990008A (en) | 1996-09-25 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings |
US5744202A (en) * | 1996-09-30 | 1998-04-28 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
-
1997
- 1997-04-28 US US08/848,114 patent/US6252270B1/en not_active Expired - Lifetime
-
1998
- 1998-04-16 JP JP10638298A patent/JP3457533B2/ja not_active Expired - Fee Related
- 1998-04-27 KR KR1019980014963A patent/KR100336230B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975019B2 (en) | 2002-11-06 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a multi-layered interlayer insulation consisting of deuterium and nitride |
Also Published As
Publication number | Publication date |
---|---|
KR19980081768A (ko) | 1998-11-25 |
KR100336230B1 (ko) | 2002-06-20 |
JP3457533B2 (ja) | 2003-10-20 |
US6252270B1 (en) | 2001-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11721733B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
US6023093A (en) | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof | |
US9306025B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
US5861347A (en) | Method for forming a high voltage gate dielectric for use in integrated circuit | |
US7462906B2 (en) | Flash memory process with high voltage LDMOS embedded | |
US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
US7682990B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
JP2018041977A (ja) | Оnoスタックの形成方法 | |
JPH06196716A (ja) | 高品質の酸化膜を成長させるための方法 | |
US20020014654A1 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
US6133605A (en) | Semiconductor nonvolatile memory transistor and method of fabricating the same | |
JP3457533B2 (ja) | プログラマブル半導体デバイス及びその製造方法 | |
JP4244074B2 (ja) | Monos型半導体不揮発性メモリトランジスタの製造方法 | |
KR980012630A (ko) | 반도체 장치 및 그의 제조방법 | |
KR100667920B1 (ko) | 반도체 소자의 형성 방법 | |
JP2691385B2 (ja) | 半導体メモリー装置 | |
KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
JPH07193059A (ja) | 半導体装置の製造方法 | |
JP2004146665A (ja) | 半導体装置の製造方法 | |
JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
KR100274352B1 (ko) | 플래쉬메모리셀제조방법 | |
JPH0745725A (ja) | 不揮発性半導体記憶装置及びその形成方法 | |
JPH06125095A (ja) | 半導体記憶装置およびその製造方法 | |
JPH10125807A (ja) | ゲート酸化膜の形成方法及び半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |