JPS63132434A - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPS63132434A
JPS63132434A JP61279378A JP27937886A JPS63132434A JP S63132434 A JPS63132434 A JP S63132434A JP 61279378 A JP61279378 A JP 61279378A JP 27937886 A JP27937886 A JP 27937886A JP S63132434 A JPS63132434 A JP S63132434A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
content
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61279378A
Other languages
English (en)
Other versions
JPH0752772B2 (ja
Inventor
Katsuyuki Yokoi
横井　勝之
Shigeru Suga
茂 菅
Toshio Fujioka
藤岡　俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP61279378A priority Critical patent/JPH0752772B2/ja
Priority to EP19870117110 priority patent/EP0269008A3/en
Priority to US07/123,566 priority patent/US4866003A/en
Publication of JPS63132434A publication Critical patent/JPS63132434A/ja
Publication of JPH0752772B2 publication Critical patent/JPH0752772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、絶縁ゲート電界効果トランジスタを有する
集積回路装置（以下ＭＯＳ型ＩＣと称する）のような半
導体装置及びその製法に関し、特にゲート絶縁膜・〜の
ホットキャリア注入に基づく特性劣化を低減するための
技術に関するものである。
［発明の概要コ この発明は、ＭＯ３型ＩＣの表面をおおう絶縁膜として
、例えばＥＣＲ（電子サイクロトロン共鳴）プラズマＣ
ＶＤ　（化学気相堆積）法により形成されたシリコン結
合水素（Ｓ　１−Ｈ）含有量の少ない（５Ｘ１０２１［
個／ｃｍ３］以下）のシリコンナイトライド膜を用いた
ことによりゲート絶縁膜へのホットキャリア注入による
トランジスタ特性の劣化を低減するようにしたものであ
る。
［従来の技術］ 従来、微細化されたＭＯ３型ＩＣ（ＭＯ３型ＬＳ　Ｉ）
にあっては、ドレイン近傍での電界集中によりゲート絶
縁膜中にホットキャリアが注入されるため素子特性が劣
化することが知られている。
また、この種のＭＯ３型ＩＣにおいて、高岡波プラズマ
ＣＶＤ法で形成したシリコンナイトライド膜を表面の保
護膜として用いることも知られている。
［発明が解決しようとする問題点］ 上記のように高周波プラズマＣＶＤ法で形成したシリコ
ンナイトライド膜を表面の保護膜として用いた場合、熱
ＣＶＤ法で形成したＰＳＧ　（リンケイ酸ガラス）膜を
用いた場合と比較すると、耐湿性が向上する利点はある
が、ホットキャリア注入に基づく特性劣化が顕著になる
という問題点があった。
通常、高周波プラズマＣＶＤ法でシリコンナイトライド
膜を形成する際には、原料ガスとして５ｉＨａ及びＮ）
（３が用いられる。このため、形成されたシリコンナイ
トライド膜中には、多く（２０〜３０　［ａｔｏｍ％Ｊ
）の水素が含まれている。そこで、このようなシリコン
ナイトライド膜中の水素がゲート絶縁膜中に拡散してホ
ットキャリアと反応することにより固定電荷や界面準位
が形成されるため特性劣化が顕著になるものと考えられ
ている。
シリコンナイトライド膜中の水素含有量を減らすための
方法として、（１）シリコンナイトライド膜を高温で形
成するか又は形成後高温で熱処理する、（２）ＮＨ３ガ
スの代りにＮ２ガスを用いる、（３）ＮＨ３ガスの代り
にＮ２ガスを用い且っ５ｉＨａ　ガスの代りに５ｉＦａ
、Ｓｉ０文４のような水素を含まないガスを用いる等の
方法が考えられる。
しかしながら、（１）の方法によると、ＡＩ又はＡ文合
金からなる配線層を損わないように約４５０℃以下に温
度条件を設定する必要があるため、水素含有量は１５　
［ａｔｏｍ％］程度までしか低減できず、十分でない。
また、（２）の方法でも、１５　［ａｔｏｍ％］程度ま
でしか低減できず、不十分である。さらに、（３）の方
法によると、原料ガス中に水素が含まれていないので、
殆ど水素を含まないシリコンナイトライド膜が得られる
が、このシリコンナイトライド膜にはフッ素又は塩素が
含まれており、これがＡＰ等からなる配線層を腐食する
という問題がある。
［問題点を解決するための手段］ この発明の目的は、配線層を損うことなくホットキャリ
ア注入に基づく特性劣化を低減することにある。
この発明による半導体装置は、表面をおおうシリコンナ
イトライド膜中のシリコン結合水素含有量を５Ｘ１０２
１［個／ｃｍ３］以下に設定したことを特徴とするもの
である。
また、この発明による半導体装置の製法は、表面をおお
って上記のようなシリコン結合水素含有量のシリコンナ
イトライド膜を形成するにあたり、ＥＣＲプラズマＣＶ
Ｄ法を使用することを特徴とするものである。
［作　用］ 発明者の研究によれば、ホットキャリア注入に基づく特
性劣化にとって問題となるのは、シリコンナイトライド
膜中の水素のうち、窒素と結合した水素（Ｎ　−Ｈ）で
はなく、シリコンと結合した水素（Ｓｔ−Ｈ）であるこ
とが判明した。これは、Ｎ−Ｈ結合に比べて５ｉ−Ｈ結
合の方が結合力が弱く、トランジスタの動作条件下で容
易に水素がシリコンから解離することによるものと推測
される。そこで、シリコンナイトライド膜中の５ｉ−Ｈ
含有量を低減すれば、ホットキャリア注入に基づく特性
劣化を低減できることになり、実際上、５ｉ−Ｈ含有量
を５Ｘ１０２１［個／ｃ１１３］以下に設定すれば十分
な特性劣化低減効果が得られることがわかった。
このような５ｔ−Ｈ含有量のシリコンナイトライド膜は
、ＥＣＲプラズマＣＶＤ法によって簡単に得ることがで
きる。
［実施例］ 第１図は、この発明の一実施例によるＭＯＳ型ＩＣのト
ランジスタ部の断面構造を示すものであり、この例では
、トランジスタ部がＮチャンネル絶縁ゲート電界効果ト
ランジスタがらなっている。
例えばシリコンからなるＰ型半導体基板の表面には、周
知の選択酸化法によりシリコンオキサイドからなるフィ
ールド絶縁膜１２が形成される。このフィールド絶縁膜
１２は、トランジスタ配置用の開口部を有し、この開口
部内の基板表面部分には、薄いシリコンオキサイド膜を
熱酸化法で形成した後その上にポリシリコン層を堆積し
てから所望のゲートパターンに従ってポリシリコン層及
びシリコンオキサイド膜をパターニングすることにより
、シリコンオキサイドからなるゲー（・絶縁１１々１４
及びポリシリコンからなるゲート電極層１６が形成され
る。
ゲート電極層１６の両側には、この電極層１６及びゲー
ト絶縁膜１４の積層とフィールド絶縁膜１２とをマスク
としてリン（又はヒ素）を選択的にイオン注入すること
によりゲート電極層１６にセルファラインされたＮ゛゛
ソース領域１８及びＮ゛型トドレイン領域２０形成され
る。
基板上面には、例えばＣＶＤ法によりＰＳＧからなる層
間絶縁膜２２が形成され、この層間絶縁膜２２には、ソ
ース用及びドレイン用のコンタクト孔が設けられる。そ
して、スパッタ法等によりＡＪＩ又はＡＭ−３ｉ合金を
基板上面に被着した後所望の配線パターンに従って被着
金属をパターニングすることによりソース配線層２４及
びドレイン配線層２６が形成される。
層間絶縁Ｉ々２２上には、配線層２４及び２６をおおう
ようにしてシリコンナイトライドからなる保護膜２８が
形成される。保護膜２８としてのシリコンナイトライド
膜は、その中の５ｔ−Ｈ含有量が５×１Ｑ２１　［個／
ｃｍ３］以下となるように例えばＥＣＲプラズマＣＶＤ
法によって形成される。
上記した構成において、トランジスタの動作時には、ド
レイン領域２０のゲート近傍部分に電界が集中すること
によりチャンネル領域からゲート絶縁膜１４にホットキ
ャリアが注入されることがある。注入されたホットキャ
リアは、しきい値電圧の変動等の特性劣化を生じさせる
ものであるが、これと保護膜２８から拡散してきた水素
とが反応すると特性劣化が顕著となる。しかしながら、
この発明によれば、保護膜２８中の５ｔ−Ｈ含有量を低
く抑えたので、ゲート絶縁膜１４に達する水素の量が少
なく、この結果として特性劣化低減効果が得られるもの
である。
第２図は、特性劣化の５ｉ−Ｈ含有は依存性を示すもの
で、横軸は保：ＪＪ膜２８としてのシリコンナイトライ
ド膜中の５ｉ−Ｈ含有量を示し、縦軸はドレイン電流Ｉ
ｄが１０［％］減少するまでのストレス時間を示す。ス
トレス印加は、チャンネル幅Ｗ＝５０［終！ｌ］、チャ
ンネル長Ｉ、　＝　１．４［鉢ｍｌのトランジスタにお
いて、ドレイン電圧ＶＤ＝７［Ｖｌ　、ゲート電圧ＶＧ
　＝３．２［Ｖｌの条件で行なった。
第２図によれば、５ｔ−Ｈ含有量が多いほどＩ　ｄ　（
Ｖｏ　＝　０．１　［Ｖｌ、Ｖｅ＝３［Ｖｌで測定）の
１０［％］減少までの時間が短いのに対し、５ｉ−Ｈ含
有量が５Ｘ１０２１［個／ｃｍ３］以下になると、Ｉｄ
の１０［％］減少までの時間が一定の高い値（約３　Ｘ
　１０５［ｓｅｃ］）を示すことがわかる。
第３図は、種々の保護膜による特性劣化を示すもので、
横軸はストレス時間を示し、縦軸はＩｄの減少率を示す
。同図において、破線Ａは、高周波プラズマＣＶＤ法で
形成したシリコンナイトライド膜を保護膜２８として用
いた場合であり、従来例に相当する。また、実線Ｂは、
ＥＣＲプラズマＣＶＤ法により５ｉ−Ｈ含有量が５×Ｉ
ＣＩ＋［個／ｃｍ３］となるように形成したシリコンナ
イトライド膜を保護膜２８として用いた場合であり、こ
の発明の実施例に相当する。さらに、一点鎖線Ｃは、熱
ＣＶＤ法で形成したＰＳＧ膜を保護膜２８として用いた
場合であり、いわば目標値に相当する。この線Ｃの場合
は、耐湿性は劣るが、線Ａの場合よりホットキャリア注
入に基づく特性劣化は少ない。
第３図によれば、この発明による線Ｂの場合には、はぼ
線Ｃの場合に匹敵する特性劣化低減効果が得られること
がわかる。
第４図は、ＥＣＲプラズマＣＶＤにおける５ｉ−Ｈ含有
量の圧力依存性を示すもので、横軸がＣＶＤ処理時の反
応室の圧力を示し、縦軸がシリコンナイトライド膜中の
５ｉ−Ｈ含有量を示す。この場合、原料ガスとして５ｉ
Ｈａ及びＮ２を用いたものであるが、圧力を約８　Ｘ　
１０−３［Ｔｏｒｒ］以下に設定すれば、５Ｘ１０２１
［個／Ｃｆｆ１３］以下の５ｔ−Ｈ含有量が得られるこ
とがわかる。このように低圧下でＥＣＲプラズマＣＶＤ
処理を行なうと５ｉ−Ｈ含有量の少ないシリコンナイ）
・ライド膜が得られるのは、低圧にすることでイオン衝
撃効果が増し、結合力の弱い５ｉ−Ｈが安定に存在でき
ないためであると推測される。
このようにしてＥＣＲプラズマＣＶＤ法により得られた
シリコンナイトライド膜には、水素が存在するとしても
殆どがＮ−Ｈの形で存在する。このＮ−Ｈ結合は安定で
あり、トランジスタの動作条件下では水素が容易に解離
しない。従って、このようなシリコンナイトライド膜は
、ホットキャリア注入に基づく特性劣化を効果的に低減
しうるものである。
［発明の効果コ 以上のように、この発明によれば、ゲート部をおおうシ
リコンナイトライド膜中の５ｔ−Ｈ含有量を低減するこ
とによりホットキャリア注入に基づく特性劣化を低減し
たので、配線層を害するようなＭ１成のシリコンナイト
ライド膜を用いたり。
シリコンナイトライド膜とゲート絶縁膜との間に木実拡
散阻止用の絶縁膜を介在させたりする必要がなく、低コ
ストで高信頼なＭＯ３型ＩＣを実現できる効果がある。
その上、５ｔ−Ｈ含有量の少ないシリコンナイトライド
膜をＥＣＲプラズマＣＶＤ法によって形成すれば、圧力
その他の条件を適宜設定するだけで熱処理等の追加工程
を要せず簡単に特性劣化低減効果が得られる利点もある
。
【図面の簡単な説明】
第１図は、この発明の一実施例によるＭＯ３型ＩＣのト
ランジスタ部を示す断面図、 第２図は、特性劣化の５ｔ−Ｈ含有量依存性を示すグラ
フ、 第３図は種々の保護膜による特性劣化を示すグラフ、 第４図は、ＥＣＲプラズマＣＶＤにおける５ｉ−Ｈ含有
量の圧力依存性を示すグラフである。 １０・・・半導体基板、１２・・・フィールド絶縁膜、
１４・・・ゲート絶縁膜、１６・・・ゲート電極層、１
８・・・ソース領域、２０・・・ドレイン領域、２２・
・・層間絶縁膜、２４・・・ソース配線層、２６・・・
ドレイン配線層、２８・・・保護膜。 出願人　　日木楽器製造株式会社 代理人　　弁理士　伊　沢　敏　昭 ＝１０ｃ％〕　１

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板の表面に絶縁ゲート電界効果トランジス
    タを形成し、このトランジスタの表面をシリコンナイト
    ライド膜で被覆して成る半導体装置において、 前記シリコンナイトライド膜中のシリコン結合水素含有
    量を５×１０＾２＾１［個／ｃｍ＾３］以下に設定した
    ことを特徴とする半導体装置。 ２、半導体基板の表面に絶縁ゲート電界効果トランジス
    タを形成し、このトランジスタの表面をシリコンナイト
    ライド膜で被覆することを含む半導体装置の製法におい
    て、 前記シリコンナイトライド膜を、シリコン結合水素含有
    量が５×１０＾２＾１［個／ｃｍ＾３］以下となるよう
    に電子サイクロトロン共鳴プラズマ化学気相堆積法によ
    り形成することを特徴とする半導体装置の製法。
JP61279378A 1986-11-22 1986-11-22 半導体装置の製法 Expired - Fee Related JPH0752772B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61279378A JPH0752772B2 (ja) 1986-11-22 1986-11-22 半導体装置の製法
EP19870117110 EP0269008A3 (en) 1986-11-22 1987-11-19 Semiconductor device with improved passivation film and process of fabrication thereof
US07/123,566 US4866003A (en) 1986-11-22 1987-11-20 Plasma vapor deposition of an improved passivation film using electron cyclotron resonance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61279378A JPH0752772B2 (ja) 1986-11-22 1986-11-22 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPS63132434A true JPS63132434A (ja) 1988-06-04
JPH0752772B2 JPH0752772B2 (ja) 1995-06-05

Family

ID=17610308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61279378A Expired - Fee Related JPH0752772B2 (ja) 1986-11-22 1986-11-22 半導体装置の製法

Country Status (3)

Country Link
US (1) US4866003A (ja)
EP (1) EP0269008A3 (ja)
JP (1) JPH0752772B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
WO2006080153A1 (ja) * 2005-01-28 2006-08-03 Nec Corporation 半導体受光素子及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
EP0569470B1 (en) * 1991-01-30 1999-04-07 Minnesota Mining And Manufacturing Company Process for making a polysilicon thin film transistor
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
EP0739037B1 (en) * 1993-08-05 2000-10-25 Matsushita Electronics Corporation Semiconductor device having capacitor and manufacturing method thereof
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
JPH0982588A (ja) * 1995-09-12 1997-03-28 Denso Corp 窒化物の直接接合方法及びその直接接合物
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
RU2216818C1 (ru) * 2003-01-28 2003-11-20 Общество с ограниченной ответственностью "ЭпиЛаб" Эцр-плазменный источник для обработки полупроводниковых структур, способ обработки полупроводниковых структур, способ изготовления полупроводниковых приборов и интегральных схем (варианты), полупроводниковый прибор или интегральная схема (варианты)
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
AU2006318589A1 (en) * 2005-11-25 2007-05-31 Vesta Research Ltd. Process for producing a silicon nitride compound
CA2740244A1 (en) * 2010-01-27 2011-07-27 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154171A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 絶縁ゲ−ト型電界効果半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
CA1159012A (en) * 1980-05-02 1983-12-20 Seitaro Matsuo Plasma deposition apparatus
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPH0635323B2 (ja) * 1982-06-25 1994-05-11 株式会社日立製作所 表面処理方法
JPS5946648A (ja) * 1982-09-10 1984-03-16 Nippon Telegr & Teleph Corp <Ntt> メンブレンの製造方法
JPS60107841A (ja) * 1983-11-16 1985-06-13 Hitachi Ltd 窒化シリコン膜の形成方法
JPS60214532A (ja) * 1984-04-11 1985-10-26 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154171A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 絶縁ゲ−ト型電界効果半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
US6905982B2 (en) 2001-05-15 2005-06-14 Renesas Technology Corp. Method of manufacturing a semiconductor integrated circuit device
WO2006080153A1 (ja) * 2005-01-28 2006-08-03 Nec Corporation 半導体受光素子及びその製造方法
JP4894752B2 (ja) * 2005-01-28 2012-03-14 日本電気株式会社 半導体受光素子及びその製造方法
US8148229B2 (en) 2005-01-28 2012-04-03 Nec Corporation Method for manufacturing a semiconductor light-receiving device

Also Published As

Publication number Publication date
EP0269008A2 (en) 1988-06-01
US4866003A (en) 1989-09-12
JPH0752772B2 (ja) 1995-06-05
EP0269008A3 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
JPS63132434A (ja) 半導体装置の製法
US7042054B1 (en) SONOS structure including a deuterated oxide-silicon interface and method for making the same
KR100563748B1 (ko) 반도체소자의제조방법
JPS61137367A (ja) 半導体集積回路装置の製造方法
JP2000208510A (ja) 酸窒化物ゲ―ト誘電体およびその形成方法
KR19990013424A (ko) 반도체 디바이스용 중수소 함유 막 형성 방법, 금속 산화막 반도체전계 효과 트랜지스터 디바이스 제조 방법과 반도체 디바이스형성 방법
JP2002299612A (ja) 半導体装置及びその製造方法
US7238997B2 (en) Semiconductor device and method of manufacturing the same
US6143632A (en) Deuterium doping for hot carrier reliability improvement
US6277718B1 (en) Semiconductor device and method for fabricating the same
KR100724573B1 (ko) 수소원 막을 갖는 반도체소자의 제조방법
US7256087B1 (en) Techniques for improving negative bias temperature instability (NBTI) lifetime of field effect transistors
JP2740722B2 (ja) 半導体装置及びその製造方法
JP3050165B2 (ja) 半導体装置およびその製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JPH1197683A (ja) 半導体装置及びその製造方法
KR100219102B1 (ko) 신뢰성있는 반도체 소자를 제조하기 위한 방법
US7037858B2 (en) Method for manufacturing semiconductor device including an ozone process
JPH10209449A (ja) 半導体装置及びその製造方法
JPS5817673A (ja) 電界効果トランジスタ
JP2937886B2 (ja) 半導体素子の層間絶縁膜形成方法
CN111162002A (zh) 存储器的制作方法及存储器
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR100358128B1 (ko) 게이트전극형성방법
JP3840965B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees