JPS61154171A - 絶縁ゲ−ト型電界効果半導体装置 - Google Patents
絶縁ゲ−ト型電界効果半導体装置Info
- Publication number
- JPS61154171A JPS61154171A JP27820584A JP27820584A JPS61154171A JP S61154171 A JPS61154171 A JP S61154171A JP 27820584 A JP27820584 A JP 27820584A JP 27820584 A JP27820584 A JP 27820584A JP S61154171 A JPS61154171 A JP S61154171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- semiconductor device
- field effect
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は絶縁ゲート型電界効果半導体装置に関し、特に
パッシベーション膜構造の改良に係る。
パッシベーション膜構造の改良に係る。
絶縁ゲート型電界効果半導体装置の一例として、シリコ
ンゲートによるＭＯ８型半導体装置の一般的な基本構造
を第２図に示す。同図において、１はＰ型シリコン基板
である。該シリコン基板１の表層には相互に分離された
Ｎ”型のソース領域２およびドレイン領域３が形成され
ている。この両頭域２．３は、夫々チャンネル領域側の
拡散深さの浅い部分２ｒ 、３１と、外側の拡散深さの
深い部分２２．３２からなっている。そのチャンネル領
域上にはゲート酸化１１４を介して多結晶シリコン層か
らなるゲート電極５が形成されている。ゲート電極上に
は層間絶縁膜としてＣＶＤ−８ｉＯ２１６が形成され、
該ＣＶＤ−８ｉ０２膜６上にはコンタクトホールを介し
てソース領域、ドレイン領域またはゲート電橋に夫々オ
ーミックコンタクトした金属配線層７１〜７３が形成さ
れている。
ンゲートによるＭＯ８型半導体装置の一般的な基本構造
を第２図に示す。同図において、１はＰ型シリコン基板
である。該シリコン基板１の表層には相互に分離された
Ｎ”型のソース領域２およびドレイン領域３が形成され
ている。この両頭域２．３は、夫々チャンネル領域側の
拡散深さの浅い部分２ｒ 、３１と、外側の拡散深さの
深い部分２２．３２からなっている。そのチャンネル領
域上にはゲート酸化１１４を介して多結晶シリコン層か
らなるゲート電極５が形成されている。ゲート電極上に
は層間絶縁膜としてＣＶＤ−８ｉＯ２１６が形成され、
該ＣＶＤ−８ｉ０２膜６上にはコンタクトホールを介し
てソース領域、ドレイン領域またはゲート電橋に夫々オ
ーミックコンタクトした金属配線層７１〜７３が形成さ
れている。
また、金属配線層７１〜７３の上には、表面を保護して
信頼性を維持するため絶縁膜かうなる最終保ｌ１ｌ（一
般にはパッシベーション膜と呼ばれる）８が形成されて
いる。なお、ソース領域２およびドレイン領域３のチャ
ンネル領域側を夫々拡散深さの浅いＮ”型頭ＩＥ２ｔ
、３ｔとしたのは、素子の微細化にに伴って問題になる
所謂ショートチャンネル効果を抑制するためである。即
ち、これによって不純物の横方向拡散が抑制される結果
、ソース領域およびドレイン領域がゲート電極下へ侵入
して形成されることによる実効チャンネル長の短縮が抑
制されることになる。
信頼性を維持するため絶縁膜かうなる最終保ｌ１ｌ（一
般にはパッシベーション膜と呼ばれる）８が形成されて
いる。なお、ソース領域２およびドレイン領域３のチャ
ンネル領域側を夫々拡散深さの浅いＮ”型頭ＩＥ２ｔ
、３ｔとしたのは、素子の微細化にに伴って問題になる
所謂ショートチャンネル効果を抑制するためである。即
ち、これによって不純物の横方向拡散が抑制される結果
、ソース領域およびドレイン領域がゲート電極下へ侵入
して形成されることによる実効チャンネル長の短縮が抑
制されることになる。
ところで、上記ＭＯ８型半導体装置におけるパッシベー
ション膜８としては、ＰＳＧｇｌ （燐を添加した５１
０２膜）が従来一般に用いられている。
ション膜８としては、ＰＳＧｇｌ （燐を添加した５１
０２膜）が従来一般に用いられている。
然し乍ら、ＰＳＧＩＨによるパッシベーション膜は耐湿
性に問題があり、且つ侵入した水によってＰＳＧ中に含
まれる燐が燐酸に転化されるため、金属配置１７ｔ〜７
３ （通常はＡ１が用いられる）が腐践して不良を生じ
易いといった問題が発生していた。特に、水を通し易い
樹脂封止パッケージの場合にはこの問題が顕著に現れ、
装置の信頼性が著しく低下することになる。
性に問題があり、且つ侵入した水によってＰＳＧ中に含
まれる燐が燐酸に転化されるため、金属配置１７ｔ〜７
３ （通常はＡ１が用いられる）が腐践して不良を生じ
易いといった問題が発生していた。特に、水を通し易い
樹脂封止パッケージの場合にはこの問題が顕著に現れ、
装置の信頼性が著しく低下することになる。
そこで、近年では上記ＰＳＧＩＩに代えて、耐湿性の良
好な窒化シリコン膜（以下ＳｉＮ膜という）をパッシベ
ーション膜に使用する試みが種々なされ、プラズマＳｉ
Ｎ膜を用いた例（下記文献１および文献２）、スパッタ
ＳｉＮを用いた例（下記文献３）が夫々報告されている
。
好な窒化シリコン膜（以下ＳｉＮ膜という）をパッシベ
ーション膜に使用する試みが種々なされ、プラズマＳｉ
Ｎ膜を用いた例（下記文献１および文献２）、スパッタ
ＳｉＮを用いた例（下記文献３）が夫々報告されている
。
記
文献１
Ｆａｉｒ ＆ Ｓｕｎ著のｒ Ｔ ｈｒｅｓｙｏｌｄ
−Ｖ ｏｌｔａｇｅｌｎｓｔｂｉｌｉｔｙ ｉｎ
ＭＯＳＦＥＴ−ｓ ｄｕｅ ｔ。
−Ｖ ｏｌｔａｇｅｌｎｓｔｂｉｌｉｔｙ ｉｎ
ＭＯＳＦＥＴ−ｓ ｄｕｅ ｔ。
Ｃｈａｎｎｅｌ Ｈｏｔ Ｈｏ１ｅ Ｅｍｉｔｔｉ
ｏｎ Ｊ ： ＩＥ３Ｔｒａｎｓａｃｔｉｏｎ ｏ
ｎ Ｅｌｅ（ｉｔｒｏｎ ｏｅｖ＋ｃｅ 、 ｖｏｌ
、ＥＱ−２８ｐｐ８３〜９４ （１９８１）文献２ ５ｕｎ他著： Ｐｒｏｃ １８ｔｈ Ｉ ｎｔ、 Ｒ
ｅｌ、 Ｐｈｙｓ。
ｏｎ Ｊ ： ＩＥ３Ｔｒａｎｓａｃｔｉｏｎ ｏ
ｎ Ｅｌｅ（ｉｔｒｏｎ ｏｅｖ＋ｃｅ 、 ｖｏｌ
、ＥＱ−２８ｐｐ８３〜９４ （１９８１）文献２ ５ｕｎ他著： Ｐｒｏｃ １８ｔｈ Ｉ ｎｔ、 Ｒ
ｅｌ、 Ｐｈｙｓ。
ｓｙ■ｐ、 ｐｐ２４４〜２５１ （１９８Ｇ）文
献３ Ｗ、Ｇ、Ｍａｋｅｒ ＆ Ｒ，Ｂ、Ｆａｒｅ著：Ｉ
Ｅ ” Ｔ ｒａｎｓａｃｔｉｏｎ ｏｎ
Ｅ １ｅｃｔｒｏｎ Ｄ ｅｖｉｃｅ 。
献３ Ｗ、Ｇ、Ｍａｋｅｒ ＆ Ｒ，Ｂ、Ｆａｒｅ著：Ｉ
Ｅ ” Ｔ ｒａｎｓａｃｔｉｏｎ ｏｎ
Ｅ １ｅｃｔｒｏｎ Ｄ ｅｖｉｃｅ 。
ｖｏｌ、ＥＤ−３０，ｎｏ、２． ｐｐ９Ｂ 〜１０３
（１９８３）（背景技術の問題点〕 上記文献１〜３には、ＳｉＮ躾をＭＯ８型半導体装置の
パッシベーション膜に用いることで何れの場合にも期待
通りの耐湿′性を得られることが報告されている反面、
夫々法のような別の問題を派生することが報告されてい
る。
（１９８３）（背景技術の問題点〕 上記文献１〜３には、ＳｉＮ躾をＭＯ８型半導体装置の
パッシベーション膜に用いることで何れの場合にも期待
通りの耐湿′性を得られることが報告されている反面、
夫々法のような別の問題を派生することが報告されてい
る。
まず、プラズマＳｉＮ膜でパッシベーション膜を形成し
た場合には、ＭＯ８型半導体装置のフンダクタンス低下
、閾値電圧の変動が、ＰＳＧ膜を用いた場合よりも大き
いことが前記文献１および文献２に記載されている。著
者等はその原因についても言及し、次のように述べてい
る。
た場合には、ＭＯ８型半導体装置のフンダクタンス低下
、閾値電圧の変動が、ＰＳＧ膜を用いた場合よりも大き
いことが前記文献１および文献２に記載されている。著
者等はその原因についても言及し、次のように述べてい
る。
即ち、上記のようにトランジスタのフンダクタンスが動
作中に低下する機構については、製造中の雰囲気やパッ
シベーション膜中に含まれる水素がＭＯＳトランジスタ
のゲート酸化膜中に侵入し、この水素がトランジスタの
動作領域で発生する高エネルギーを持ったキャリアと反
応する結果、シリコン基板（Ｓ ｉ ）とゲート酸化１
１（ＳｉＯｚ）界面における所謂ダングリングボンドを
生成して界面単位が増加するというモデルを提出し、界
面単位の増加を実際に確認している。また、ゲート酸化
膜界面に電子がトラップされて同値電圧が変動すること
を確認し、この電子のトラップは前記界面単位の増加に
よりもたらされるものと推論している。そして、プラズ
マＳｉＮ膜をパッシベーション膜とした場合にこれらの
特性変動が激しいのは、Ｓ ｉ Ｈ４及びＮＨ４の熱分
解反応でプラズマ５ｉＮＩＩ［を形成するため、工程雰
囲気中ヤバッシベーション膜中に存在する水素が多いた
めと考えられている。
作中に低下する機構については、製造中の雰囲気やパッ
シベーション膜中に含まれる水素がＭＯＳトランジスタ
のゲート酸化膜中に侵入し、この水素がトランジスタの
動作領域で発生する高エネルギーを持ったキャリアと反
応する結果、シリコン基板（Ｓ ｉ ）とゲート酸化１
１（ＳｉＯｚ）界面における所謂ダングリングボンドを
生成して界面単位が増加するというモデルを提出し、界
面単位の増加を実際に確認している。また、ゲート酸化
膜界面に電子がトラップされて同値電圧が変動すること
を確認し、この電子のトラップは前記界面単位の増加に
よりもたらされるものと推論している。そして、プラズ
マＳｉＮ膜をパッシベーション膜とした場合にこれらの
特性変動が激しいのは、Ｓ ｉ Ｈ４及びＮＨ４の熱分
解反応でプラズマ５ｉＮＩＩ［を形成するため、工程雰
囲気中ヤバッシベーション膜中に存在する水素が多いた
めと考えられている。
これに対し、スパッタ５ｉＮＩＩをパッシベーション膜
に用いる場合にはＳｉＮ膜形成の工程雰囲気中に水素は
存在しないから、特性変動の増大を回避できることが期
待される。ところが前記の文献３には、プラズマ５ｉＮ
ｉｌを用いた場合に較べれば確かに特性変動は小さいが
、ＰＳＧＩＩの場合に比較すると依然として特性変動が
激しいという事実が報告され、その原因として著者等は
次のように述べている。
に用いる場合にはＳｉＮ膜形成の工程雰囲気中に水素は
存在しないから、特性変動の増大を回避できることが期
待される。ところが前記の文献３には、プラズマ５ｉＮ
ｉｌを用いた場合に較べれば確かに特性変動は小さいが
、ＰＳＧＩＩの場合に比較すると依然として特性変動が
激しいという事実が報告され、その原因として著者等は
次のように述べている。
即ち、ＰＳＧ膜は水素を通し易いから、半導体装置中に
取り込まれていた水素が系外に抜出せるのに対し、スパ
ッタＳｉＮ膜は水素を通し難いため、パッシベーション
膜の形成工程以前に半導体 。
取り込まれていた水素が系外に抜出せるのに対し、スパ
ッタＳｉＮ膜は水素を通し難いため、パッシベーション
膜の形成工程以前に半導体 。
＠置中（特にゲート酸化膜）に取込まれた水素がホット
キャリヤの影響で放出されても閉込められたまま外に抜
出せない。従って、ＳｉＮ膜形成時のユバツタ工程時に
水素の侵入が生じなくても、水素による影響はＰＳＧ膜
の場合より大きくなる。
キャリヤの影響で放出されても閉込められたまま外に抜
出せない。従って、ＳｉＮ膜形成時のユバツタ工程時に
水素の侵入が生じなくても、水素による影響はＰＳＧ膜
の場合より大きくなる。
ところで、現在の集積回路製造に用いられているＳｉＮ
膜はプラズマ堆積法によるものが大部分であるため、プ
ラズマ５ｉＮＩＩをパッシベーション膜とした場合の素
子特性変動を抑制することが要求される。そこでＭ ａ
ｌｒとｌ” ａｉｒは、更にプラズマＳｉＮパッシベー
ション膜の下層に水素の吸収膜として低温堆積（プラズ
マＣＶＤ法）によるシリコン酸化膜を積層した構造を提
案し、その場合の特性変動を試験している。水素の吸収
膜を追加する目的は、プラズマＳｉＮ膜の堆積時にＭＯ
ＳＦＥＴに取込まれる水素を当該吸収膜に吸収させてＭ
Ｏ８ＦＥＴ部分にまで拡散するのを防止すると共に、ホ
ットキャリヤの発生でゲート酸化膜から放出さえる水素
を吸収してＭＯ３ＦＥＴ部分へ再拡散するのを防止する
ことにある。この構造によりホットキャリヤによる素子
特性の変動は半、減するが、ヤはりＰＳＧＩＩの場合と
同程度にまで改善することはできなかった。
膜はプラズマ堆積法によるものが大部分であるため、プ
ラズマ５ｉＮＩＩをパッシベーション膜とした場合の素
子特性変動を抑制することが要求される。そこでＭ ａ
ｌｒとｌ” ａｉｒは、更にプラズマＳｉＮパッシベー
ション膜の下層に水素の吸収膜として低温堆積（プラズ
マＣＶＤ法）によるシリコン酸化膜を積層した構造を提
案し、その場合の特性変動を試験している。水素の吸収
膜を追加する目的は、プラズマＳｉＮ膜の堆積時にＭＯ
ＳＦＥＴに取込まれる水素を当該吸収膜に吸収させてＭ
Ｏ８ＦＥＴ部分にまで拡散するのを防止すると共に、ホ
ットキャリヤの発生でゲート酸化膜から放出さえる水素
を吸収してＭＯ３ＦＥＴ部分へ再拡散するのを防止する
ことにある。この構造によりホットキャリヤによる素子
特性の変動は半、減するが、ヤはりＰＳＧＩＩの場合と
同程度にまで改善することはできなかった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、Ｓ＆ＮＩＩ
をパッシベーション膜とした絶縁ゲート型電界効果半導
体装置において、ＳｉＮ膜の存在により増長されるホッ
トキャリヤによる素子特性の変動を有効に防止でき、且
つプラズマＳｉＮ膜を用いた場合にも効果的なパッシベ
ーション膜構造を提供するものである。
をパッシベーション膜とした絶縁ゲート型電界効果半導
体装置において、ＳｉＮ膜の存在により増長されるホッ
トキャリヤによる素子特性の変動を有効に防止でき、且
つプラズマＳｉＮ膜を用いた場合にも効果的なパッシベ
ーション膜構造を提供するものである。
本発明による絶縁ゲート型電界効果半導体装置は、第一
導電型半導体層の表層に相互に離間して形成された第二
導電型のソース領域およびドレイン領域と、該両領域間
のチャンネル領域上にゲート酸化膜を介して形成された
ゲート電極と、前記半導体層を覆って形成された層間絶
縁膜上に形成された各種の金属配線層と、該金属配線層
を覆って形成されたパッシベーション膜とを具備し、こ
のパッシベーション膜が水素の半透過性膜、水素吸収能
を有する絶縁Ｓおよびシリコン窒化膜を順次積層した構
造の積層膜からなることを特徴とするものである。
導電型半導体層の表層に相互に離間して形成された第二
導電型のソース領域およびドレイン領域と、該両領域間
のチャンネル領域上にゲート酸化膜を介して形成された
ゲート電極と、前記半導体層を覆って形成された層間絶
縁膜上に形成された各種の金属配線層と、該金属配線層
を覆って形成されたパッシベーション膜とを具備し、こ
のパッシベーション膜が水素の半透過性膜、水素吸収能
を有する絶縁Ｓおよびシリコン窒化膜を順次積層した構
造の積層膜からなることを特徴とするものである。
本発明における水素の半透過性膜としては、膜厚を所定
の厚さに調節したシリコン窒化膜を用いることができる
。即ち、膜厚約１０００Å程度のシリコン窒化膜はこの
ような性質を有することが知られている。但し、本発明
の目的から明らかなように、水素の半透過性膜として用
いるシリコン窒化膜はスパッタＳｉＮ膜でなければなら
ず、プラス？５ｊＮＩＩは使用できない。
の厚さに調節したシリコン窒化膜を用いることができる
。即ち、膜厚約１０００Å程度のシリコン窒化膜はこの
ような性質を有することが知られている。但し、本発明
の目的から明らかなように、水素の半透過性膜として用
いるシリコン窒化膜はスパッタＳｉＮ膜でなければなら
ず、プラス？５ｊＮＩＩは使用できない。
本発明における水素吸収能を有する絶縁膜としては、Ｍ
ａｙｅｒとＦ ａｉｒが用いたと同じ低温気相成長法
（プラズマＣＶＤ法）により堆積されたシリコン酸化膜
を用いることができる。
ａｙｅｒとＦ ａｉｒが用いたと同じ低温気相成長法
（プラズマＣＶＤ法）により堆積されたシリコン酸化膜
を用いることができる。
本発明におけるシリコン窒化膜としては、プラズマＳｉ
ＮまたはスパッタＳｉＮの何れをも使用することができ
る。しかし、本発明の価値がプラズマＳｉＮ膜を使用で
きる点にあることは記述したところから明らかである。
ＮまたはスパッタＳｉＮの何れをも使用することができ
る。しかし、本発明の価値がプラズマＳｉＮ膜を使用で
きる点にあることは記述したところから明らかである。
本発明におけるパッシベーション膜構造を、Ｍａｙｅｒ
とＦ ａｉｒが試みた低温堆積によるシリコン酸化膜お
よびプラズマ５ｉＮｉｌの積層構造と比較すると、本発
明ではこの＠層構造にの両ｌＩｉ間に更に水素の半透過
性膜を介在させた点が異なっている。
とＦ ａｉｒが試みた低温堆積によるシリコン酸化膜お
よびプラズマ５ｉＮｉｌの積層構造と比較すると、本発
明ではこの＠層構造にの両ｌＩｉ間に更に水素の半透過
性膜を介在させた点が異なっている。
後述の実施例で説明するように、本発明はこの特・黴に
よって動作中に発生したホットキャリアと水素の相互作
用によるコンダクタンスの劣化および閾値電圧の変動を
抑制する１ものである。
よって動作中に発生したホットキャリアと水素の相互作
用によるコンダクタンスの劣化および閾値電圧の変動を
抑制する１ものである。
第１図は本発明の一実施例になる絶縁ゲート型電界効果
半導体装置を示す断面図である。この実施例におけるパ
ッシベーション膜以外の構造は第２図の従来例と全く同
じであるから、図中同一の部分には同一の参照番号を付
し、その説明を省略する。即ち、１はＰ型シリコン基板
、２．２ｓ 。
半導体装置を示す断面図である。この実施例におけるパ
ッシベーション膜以外の構造は第２図の従来例と全く同
じであるから、図中同一の部分には同一の参照番号を付
し、その説明を省略する。即ち、１はＰ型シリコン基板
、２．２ｓ 。
２２はＮ０型ソース領域、３，３１．３２はＮ＋型トド
レイン領域４はゲート酸化膜、５はゲートｍｍ、ａはｍ
ｓ絶Ｒ１１１トＬＴ：（１）ＣＶＤ−８ｉ ０２膜、７
１〜７３はアルミニウム配線層である。他方、第１図の
実施例におけるパッシベーション膜の構造は第２図の従
来例とは異なり、スパッタＳｉ Ｎｌ１１１ 、低温気
相成長法により堆積したシリコン酸化膜１２およびプラ
ズマＳｉＮ膜１３を順次積層形成した構造からなってい
る。プラズマＳｉ Ｎｌ１１１の膜厚は１０００人で、
水素の半透過性膜としての性質を有している。シリコン
酸化膜１２は膜厚５０００人で、水素吸収能を有してい
る。また、プラズマＳｉＮ膜１３は膜厚７０００人で形
成されている。
レイン領域４はゲート酸化膜、５はゲートｍｍ、ａはｍ
ｓ絶Ｒ１１１トＬＴ：（１）ＣＶＤ−８ｉ ０２膜、７
１〜７３はアルミニウム配線層である。他方、第１図の
実施例におけるパッシベーション膜の構造は第２図の従
来例とは異なり、スパッタＳｉ Ｎｌ１１１ 、低温気
相成長法により堆積したシリコン酸化膜１２およびプラ
ズマＳｉＮ膜１３を順次積層形成した構造からなってい
る。プラズマＳｉ Ｎｌ１１１の膜厚は１０００人で、
水素の半透過性膜としての性質を有している。シリコン
酸化膜１２は膜厚５０００人で、水素吸収能を有してい
る。また、プラズマＳｉＮ膜１３は膜厚７０００人で形
成されている。
上記実施例における作用および効果について、スパッタ
５ｉＮ１１１を設けた構成を中心に説明すれば次の通り
である。
５ｉＮ１１１を設けた構成を中心に説明すれば次の通り
である。
即ち、まず上記の実施例のＭＯ８型半導体装置を製造す
る際に装置内部に取込まれる水素について検討すると、
プラズマＳｉＮ膜１３を堆積形成する際、ＭＯ８ＦＥＴ
部分は既にスパッタＳｉＮ膜１１およびシリコン酸化膜
１２で覆われている。
る際に装置内部に取込まれる水素について検討すると、
プラズマＳｉＮ膜１３を堆積形成する際、ＭＯ８ＦＥＴ
部分は既にスパッタＳｉＮ膜１１およびシリコン酸化膜
１２で覆われている。
そして、スパッタＳｉＮ膜が水素の半透過性膜で水素の
透過に対する充分なバリヤになることから、プラズマＳ
ｉＮの堆積中に水素が内部に拡散して侵入するのを十分
に防止することができる。この場合、シリコン酸化１１
１２が存在することも、水素の侵入を防止する上で成る
程度寄与することが期待される。しかし、スパッタＳｉ
Ｎ膜１１を設けたことがこの効果を生じる中心的構成で
あることは明らかである。こうして、上記実施例におい
ては製造工程中にＭＯ８ＦＥＴ部分に取込まれる水素は
顕著に低減されることになる。 ′次に、上記実施例の
ＭＯ８型半導体装置において、その動作中にホットキャ
リヤの発生でゲート酸化１１１４から放出された水素の
挙動を検討すると、この場合、放出された水素は半透過
性のスパッタ５ｉＮＩ１１１を極めてゆり（りと透過し
てシリコン酸化膜１２に吸収されることになる。しかし
、一旦スバッタ５ｉＮＩ１１１を透過してシリコン酸化
膜１２にに吸収された後は、スパッタＳｉＮ膜１１の存
在によってゲート酸化膜４へ再拡散し難くなるから、Ｍ
ＯＳＦＥＴ”の特性に影響することは殆どな（なる。
透過に対する充分なバリヤになることから、プラズマＳ
ｉＮの堆積中に水素が内部に拡散して侵入するのを十分
に防止することができる。この場合、シリコン酸化１１
１２が存在することも、水素の侵入を防止する上で成る
程度寄与することが期待される。しかし、スパッタＳｉ
Ｎ膜１１を設けたことがこの効果を生じる中心的構成で
あることは明らかである。こうして、上記実施例におい
ては製造工程中にＭＯ８ＦＥＴ部分に取込まれる水素は
顕著に低減されることになる。 ′次に、上記実施例の
ＭＯ８型半導体装置において、その動作中にホットキャ
リヤの発生でゲート酸化１１１４から放出された水素の
挙動を検討すると、この場合、放出された水素は半透過
性のスパッタ５ｉＮＩ１１１を極めてゆり（りと透過し
てシリコン酸化膜１２に吸収されることになる。しかし
、一旦スバッタ５ｉＮＩ１１１を透過してシリコン酸化
膜１２にに吸収された後は、スパッタＳｉＮ膜１１の存
在によってゲート酸化膜４へ再拡散し難くなるから、Ｍ
ＯＳＦＥＴ”の特性に影響することは殆どな（なる。
こうして、上記実施例のＭＯ８型半導体装置では装置中
の水素によるコンダクタンスの劣化や閾値電圧の変動が
抑制され、安定した特性を得ることができる。また、Ｓ
ｉＮ膜をパッシベーション膜としていｉことから良好な
耐湿性が得られ、高い信頼性が得られることはいうまで
もない。
の水素によるコンダクタンスの劣化や閾値電圧の変動が
抑制され、安定した特性を得ることができる。また、Ｓ
ｉＮ膜をパッシベーション膜としていｉことから良好な
耐湿性が得られ、高い信頼性が得られることはいうまで
もない。
以上詳述したように、本発明による絶縁ゲート型電界効
果半導体装置は、ＳｉＮ膜でバッジベージコン膜を形成
することにより良好な耐湿性を得ると共に、動作中のホ
ットキャリアによる特性変動をも抑制して安定した高い
信頼性を得ることができ、しかもプラズマＳｉＮ膜を用
いて実施することが可能である等、顕著な効果が得られ
るものである。
果半導体装置は、ＳｉＮ膜でバッジベージコン膜を形成
することにより良好な耐湿性を得ると共に、動作中のホ
ットキャリアによる特性変動をも抑制して安定した高い
信頼性を得ることができ、しかもプラズマＳｉＮ膜を用
いて実施することが可能である等、顕著な効果が得られ
るものである。
第１図は本発明の一実施例になるＭＯ８型半導体装置の
構造を示す断面図、第２図は従来のＭＯ８型半導体装置
の構造を示す断面図である。 １・−Ｐ型シリコン基板、２・・・Ｎ＋型リソース領域
３・・・Ｎ＋型トドレイン領域４ゲート酸化膜、５−・
・ゲート電極、６・・・ＣＶＤ−８ｉ０２膜、７１〜７
３・・・アルミニウム配線層、８・・・パッシベーショ
ン膜、１１・・・スパッタｓ＋Ｎｇ、１２・・・シリコ
ン酸化膜、１３・・・プラズマＳｉＮ膜。 出願人代理人 弁理士 鈴江武彦 ２〕１ 図 第２図
構造を示す断面図、第２図は従来のＭＯ８型半導体装置
の構造を示す断面図である。 １・−Ｐ型シリコン基板、２・・・Ｎ＋型リソース領域
３・・・Ｎ＋型トドレイン領域４ゲート酸化膜、５−・
・ゲート電極、６・・・ＣＶＤ−８ｉ０２膜、７１〜７
３・・・アルミニウム配線層、８・・・パッシベーショ
ン膜、１１・・・スパッタｓ＋Ｎｇ、１２・・・シリコ
ン酸化膜、１３・・・プラズマＳｉＮ膜。 出願人代理人 弁理士 鈴江武彦 ２〕１ 図 第２図
Claims (4)
- （１）第一導電型半導体層の表層に相互に離間して形成
された第二導電型のソース領域およびドレイン領域と、
該両領域間のチャンネル領域上にゲート酸化膜を介して
形成されたゲート電極と、前記半導体層を覆つて形成さ
れた層間絶縁膜上に形成された各種の金属配線層と、該
金属配線層を覆つて形成されたパッシベーション膜とを
具備し、このパッシベーション膜が水素の半透過性膜、
水素吸収能を有する絶縁膜およびシリコン窒化膜を順次
積層した構造の積層膜からなることを特徴とする絶縁ゲ
ート型電界効果半導体装置。 - （２）前記水素の半透過性膜がスパッタ法により形成さ
れた膜厚略１０００Å程度のシリコン窒化膜であること
を特徴とする特許請求の範囲第（１）項記載の絶縁ゲー
ト型電界効果半導体装置。 - （３）前記水素吸収能を有する絶縁膜が気相成長法によ
り形成されたシリコン酸化膜であることを特徴とする特
許請求の範囲第（１）項または第（２）項記載の絶縁ゲ
ート型電界効果半導体装置。 - （４）前記シリコン窒化膜がプラズマ堆積法により形成
されたシリコン窒化膜であることを特徴とする特許請求
の範囲第（１）項、第（２）項または第（３）項記載の
絶縁ゲート型電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27820584A JPS61154171A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27820584A JPS61154171A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154171A true JPS61154171A (ja) | 1986-07-12 |
Family
ID=17594058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27820584A Pending JPS61154171A (ja) | 1984-12-27 | 1984-12-27 | 絶縁ゲ−ト型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154171A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132434A (ja) * | 1986-11-22 | 1988-06-04 | Yamaha Corp | 半導体装置の製法 |
| JPS63213934A (ja) * | 1987-03-03 | 1988-09-06 | Nec Corp | 半導体装置 |
| US5714408A (en) * | 1995-12-14 | 1998-02-03 | Denso Corporation | Method of forming silicon nitride with varied hydrogen concentration |
| JP2009252841A (ja) * | 2008-04-02 | 2009-10-29 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
-
1984
- 1984-12-27 JP JP27820584A patent/JPS61154171A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132434A (ja) * | 1986-11-22 | 1988-06-04 | Yamaha Corp | 半導体装置の製法 |
| JPS63213934A (ja) * | 1987-03-03 | 1988-09-06 | Nec Corp | 半導体装置 |
| US5714408A (en) * | 1995-12-14 | 1998-02-03 | Denso Corporation | Method of forming silicon nitride with varied hydrogen concentration |
| US6137156A (en) * | 1995-12-14 | 2000-10-24 | Denso Corporation | Semiconductor device employing silicon nitride layers with varied hydrogen concentration |
| JP2009252841A (ja) * | 2008-04-02 | 2009-10-29 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
| US9082704B2 (en) | 2008-04-02 | 2015-07-14 | Renesas Electronics Corporation | Semiconductor memory device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065222A (en) | Semiconductor device having two-layered passivation film | |
| US4855798A (en) | Semiconductor and process of fabrication thereof | |
| US4883766A (en) | Method of producing thin film transistor | |
| JPH0567792A (ja) | 強誘電体を備えた半導体装置 | |
| JPS61154171A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JP3435186B2 (ja) | 半導体装置 | |
| EP0032042B1 (en) | An insulated gate field effect transistor | |
| US6274417B1 (en) | Method of forming a semiconductor device | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH0677478A (ja) | 半導体装置及びその製造方法 | |
| JP2791090B2 (ja) | 半導体装置 | |
| JP2937886B2 (ja) | 半導体素子の層間絶縁膜形成方法 | |
| JPS61154131A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| US5962920A (en) | Semiconductor device and a manufacturing method thereof | |
| JPH118234A (ja) | 半導体装置 | |
| JP2506726B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JPS61139066A (ja) | 半導体装置の製造方法 | |
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JP2840261B2 (ja) | 半導体集積回路装置 | |
| KR100280797B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06120479A (ja) | 半導体装置及びその製造方法 | |
| JP3840965B2 (ja) | 半導体装置の製造方法 | |
| JP2584094B2 (ja) | 半導体装置 | |
| KR960035888A (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 |