JP2791090B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2791090B2 JP2791090B2 JP1070625A JP7062589A JP2791090B2 JP 2791090 B2 JP2791090 B2 JP 2791090B2 JP 1070625 A JP1070625 A JP 1070625A JP 7062589 A JP7062589 A JP 7062589A JP 2791090 B2 JP2791090 B2 JP 2791090B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- concentration
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に、微細化、高集積化に好適
な半導体装置に関する。
な半導体装置に関する。
従来、半導体装置のAl配線間の層間絶縁膜としては、
PSGまたはBPSG膜が用いられていた。
PSGまたはBPSG膜が用いられていた。
この種の半導体装置に関する技術としては、サイエン
スフォーラム社、昭和58年11月28日発行、「超LSIデバ
イスハンドブック」、P117〜P119に記載されている。
スフォーラム社、昭和58年11月28日発行、「超LSIデバ
イスハンドブック」、P117〜P119に記載されている。
ところで、素子の微細化、高密度化に伴い、配線の多
層化が行われるようになってきたが、このためには、Al
配線の下地平坦化が重要な課題である。
層化が行われるようになってきたが、このためには、Al
配線の下地平坦化が重要な課題である。
しかし、層間絶縁膜としてのPSG膜は、平坦化するた
めには、10モルパーセント以上の高濃度のリンを含む必
要があるため、吸湿し易く、フローティングゲートを有
するEPROM装置では、データ保持特性の悪化、Ｐチャン
ネル型のMISFETはホットキャリアによるデバイス特性変
動、さらには、Al配線が断線というような信頼度を低下
させる原因となっており、あまり高濃度にできないとい
う問題があった。
めには、10モルパーセント以上の高濃度のリンを含む必
要があるため、吸湿し易く、フローティングゲートを有
するEPROM装置では、データ保持特性の悪化、Ｐチャン
ネル型のMISFETはホットキャリアによるデバイス特性変
動、さらには、Al配線が断線というような信頼度を低下
させる原因となっており、あまり高濃度にできないとい
う問題があった。
そこで、この吸湿性を改善し、平坦化が可能な層間絶
縁膜として最近BPSG膜が適用されるようになってきてい
る。しかし、BPSG膜はリン濃度を５モルパーセント程度
に少なくしても平坦化が可能でかつ吸湿しにくいという
反面、一旦吸湿した水分に対しブロックする作用がない
ため、半導体素子表面に水分が拡散し、PSG膜を同様の
信頼度低下を招く恐れがある。
縁膜として最近BPSG膜が適用されるようになってきてい
る。しかし、BPSG膜はリン濃度を５モルパーセント程度
に少なくしても平坦化が可能でかつ吸湿しにくいという
反面、一旦吸湿した水分に対しブロックする作用がない
ため、半導体素子表面に水分が拡散し、PSG膜を同様の
信頼度低下を招く恐れがある。
したがって、本発明の目的は、信頼性が高い半導体装
置を提供することにある。
置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。
概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明の半導体装置は、層間絶縁膜をBPSG
膜としてリン濃度が高くボロン濃度が低い下層部とリン
濃度が低くボロン濃度が高い上層部の２層構造とするも
のである。
膜としてリン濃度が高くボロン濃度が低い下層部とリン
濃度が低くボロン濃度が高い上層部の２層構造とするも
のである。
上記した手段によれば、上層部のBPSG膜は、リン濃度
が低いため、吸湿しにくい。一方下層部のBPSG膜はリン
濃度が高いため吸湿し易い。
が低いため、吸湿しにくい。一方下層部のBPSG膜はリン
濃度が高いため吸湿し易い。
すなわち、上記２層構造とすることにより、外部から
の水分の浸入を防止するとともに、一旦浸入した水分
は、下層部のBPSG膜中に固定されるため、素子表面に到
達することがない。
の水分の浸入を防止するとともに、一旦浸入した水分
は、下層部のBPSG膜中に固定されるため、素子表面に到
達することがない。
以下、本発明の実施例を第１図に基づいて説明する。
すなわち、Ｐ型半導体基板１の表面には、ゲート絶縁
膜２、多結晶シリコン膜からなるフローティングゲート
３、層間絶縁膜４、多結晶シリコンまたは、多結晶シリ
コンと金属シリサイドからなるコントロールゲート５が
順次形成されている。また、Ｐ型半導体基板１の表面に
は、コントロールゲート、フローティングゲートと自己
整合で形成されたN+型半導体領域からなるソール，ドレ
イン領域６が形成され、前述のフローティングゲート、
コントロールゲートとによって不揮発性メモリ素子を構
成している。フローティングゲート３の側面、コトロー
ルゲート５の表面および側面、さらにはソース−ドレイ
ン領域６表面には、酸化により形成した酸化シリコン膜
７が形成されている。
膜２、多結晶シリコン膜からなるフローティングゲート
３、層間絶縁膜４、多結晶シリコンまたは、多結晶シリ
コンと金属シリサイドからなるコントロールゲート５が
順次形成されている。また、Ｐ型半導体基板１の表面に
は、コントロールゲート、フローティングゲートと自己
整合で形成されたN+型半導体領域からなるソール，ドレ
イン領域６が形成され、前述のフローティングゲート、
コントロールゲートとによって不揮発性メモリ素子を構
成している。フローティングゲート３の側面、コトロー
ルゲート５の表面および側面、さらにはソース−ドレイ
ン領域６表面には、酸化により形成した酸化シリコン膜
７が形成されている。
酸化シリコン膜７上には、CVD法により形成した不純
物を含まない酸化シリコン膜８、BPSG膜９（層間絶縁
膜）が順次形成されている。BPSG膜９は、８〜12モルパ
ーセントのリンと０〜４モルパーセントのボロンを含む
200nm程度の下層部9aと、２〜６モルパーセントのリン
と６〜10モルパーセントのボロンを含む200nm程度の上
層部9bにより構成されている。
物を含まない酸化シリコン膜８、BPSG膜９（層間絶縁
膜）が順次形成されている。BPSG膜９は、８〜12モルパ
ーセントのリンと０〜４モルパーセントのボロンを含む
200nm程度の下層部9aと、２〜６モルパーセントのリン
と６〜10モルパーセントのボロンを含む200nm程度の上
層部9bにより構成されている。
BPSG膜９は、SiH4、PH3、B2H6のガス流量比により、
そのモル濃度を自由に設定でき、しかもガス流量の切り
換えにより前述の２層膜を形成することができる。ま
た、BPSG膜９は、形成後900〜950℃で熱処理することに
よりフローされ、平坦化されている。N+型半導体領域６
の一部には、酸化シリコン膜7,8、BPSG膜９の一部が開
孔され、接続孔10が形成され、配線層としてアルミニウ
ム膜11が形成されている。さらに、アルミニウム膜11の
表面には、ファイナルパッシベーション膜としてプラズ
マ窒化膜（図示せず）等が形成されている。
そのモル濃度を自由に設定でき、しかもガス流量の切り
換えにより前述の２層膜を形成することができる。ま
た、BPSG膜９は、形成後900〜950℃で熱処理することに
よりフローされ、平坦化されている。N+型半導体領域６
の一部には、酸化シリコン膜7,8、BPSG膜９の一部が開
孔され、接続孔10が形成され、配線層としてアルミニウ
ム膜11が形成されている。さらに、アルミニウム膜11の
表面には、ファイナルパッシベーション膜としてプラズ
マ窒化膜（図示せず）等が形成されている。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、前記実施例では、アルミニウムの１層配線
であるが、２層以上の多層配線としてもよい。
であるが、２層以上の多層配線としてもよい。
また、本実施例では、フローティングゲートを有する
不揮発性メモリへの適用例を示したが、他の不揮発性メ
モリ、あるいは通常のMISFETに適用することもできる。
不揮発性メモリへの適用例を示したが、他の不揮発性メ
モリ、あるいは通常のMISFETに適用することもできる。
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
よって得られる効果を簡単に説明すれば、下記のとおり
である。
（１）．すなわち、本発明によれば、外部からの水分
が、層間絶縁膜中に浸入しにくく、また浸入したとして
も、膜中に固定されるため、半導体素子表面に到達する
ことはないので、信頼度を向上できる。
が、層間絶縁膜中に浸入しにくく、また浸入したとして
も、膜中に固定されるため、半導体素子表面に到達する
ことはないので、信頼度を向上できる。
（２）．また、工程途中で浸入した水分も、高濃度のリ
ンを含む層間絶縁膜の下層部で吸収するため、同様に素
子の信頼度を向上できる。
ンを含む層間絶縁膜の下層部で吸収するため、同様に素
子の信頼度を向上できる。
（３）．さらに、上層部にリン濃度が低い層間絶縁膜を
用いるので吸湿しにくいため、リンの溶出がない。この
ためAlと反応してAl配線が断線するようなことがない。
用いるので吸湿しにくいため、リンの溶出がない。この
ためAlと反応してAl配線が断線するようなことがない。
（４）．上記（１），（２），（３）により、半導体装
置の微細化、高集積化が可能となる。
置の微細化、高集積化が可能となる。
第１図は本発明の一実施例を示す半導体装置の部分断面
図である。 １……Ｐ型半導体基板、２……ゲート絶縁膜、３……フ
ローティングゲート、４……層間絶縁膜、５……コント
ロールゲート、６……ソース−ドレイン領域、7,8……
酸化シリコン膜、９……BPSG膜（層間絶縁膜）、9a……
リン濃度が高いBPSG膜の下層部、9b……リン濃度が低い
BPSG膜の上層部、10……接続孔、11……アルミニウム
膜。
図である。 １……Ｐ型半導体基板、２……ゲート絶縁膜、３……フ
ローティングゲート、４……層間絶縁膜、５……コント
ロールゲート、６……ソース−ドレイン領域、7,8……
酸化シリコン膜、９……BPSG膜（層間絶縁膜）、9a……
リン濃度が高いBPSG膜の下層部、9b……リン濃度が低い
BPSG膜の上層部、10……接続孔、11……アルミニウム
膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (72)発明者 目黒 怜 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (56)参考文献 特開 昭64−25551（ＪＰ，Ａ) 特開 昭58−137233（ＪＰ，Ａ) 特開 昭62−48027（ＪＰ，Ａ) 特開 平２−58252（ＪＰ，Ａ) 特開 昭60−198847（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/314 - 21/3213
Claims (2)
- 【請求項１】半導体基板主面にゲート絶縁膜およびゲー
ト電極を有する半導体素子と、前記半導体素子を覆う層
間絶縁膜とを備え、前記層間絶縁膜は、ボロンおよびリ
ンを含むPBSG膜であり、リン濃度が高く、ボロン濃度が
低い下層部と、前記下層部に対し相対的にリン濃度が低
く、ボロン濃度が高い上層部とで構成されていることを
特徴とする半導体装置。 - 【請求項２】半導体基板主面にゲート絶縁膜、フローテ
イングゲート電極およびコントロールゲート電極を有す
る不揮発性メモリと、前記不揮発性メモリを覆う層間絶
縁膜とを備え、前記層間絶縁膜は、ボロンおよびリンを
含むPBSG膜であり、リン濃度が高く、ボロン濃度が低い
下層部と、前記下層部に対し相対的にリン濃度が低く、
ボロン濃度が高い上層部とで構成されていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070625A JP2791090B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070625A JP2791090B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250356A JPH02250356A (ja) | 1990-10-08 |
| JP2791090B2 true JP2791090B2 (ja) | 1998-08-27 |
Family
ID=13436989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070625A Expired - Lifetime JP2791090B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2791090B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0497541A1 (en) * | 1991-01-28 | 1992-08-05 | Kawasaki Steel Corporation | Semiconductor device with a borophosphosilicate glass and method of manufacturing the same |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
| DE69417211T2 (de) * | 1994-04-12 | 1999-07-08 | St Microelectronics Srl | Planariezierungsverfahren für die Herstellung von integrierten Schaltkreisen, insbesondere für nichtflüssige Halbleiterspeicheranordnungen |
| DE19704534A1 (de) * | 1997-02-06 | 1998-08-20 | Siemens Ag | Halbleiterkörper |
| KR20000027838A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 플래시 메모리의 게이트 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137233A (ja) * | 1982-02-09 | 1983-08-15 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6248027A (ja) * | 1985-08-28 | 1987-03-02 | Nec Corp | 半導体装置 |
| JPS6425551A (en) * | 1987-07-22 | 1989-01-27 | Toshiba Corp | Semiconductor device |
| JP2679143B2 (ja) * | 1988-08-23 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-24 JP JP1070625A patent/JP2791090B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250356A (ja) | 1990-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600326B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| US7163886B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US7119443B2 (en) | Semiconductor integrated circuit device having a conductive film which contains metal atoms bondable to a halogen element | |
| KR100249481B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2000196037A (ja) | 半導体集積回路装置及びその製造方法 | |
| US20100224922A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3389112B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH04342164A (ja) | 半導体集積回路装置の形成方法 | |
| JPH07321236A (ja) | 不揮発性メモリ装置およびその製造方法 | |
| JP3116478B2 (ja) | 半導体メモリ装置 | |
| JP2791090B2 (ja) | 半導体装置 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01171229A (ja) | 不揮発性半導体記憶装置 | |
| JPH03194967A (ja) | 半導体不揮発性メモリの製造方法 | |
| JP2007005527A (ja) | 半導体装置 | |
| JPS6062163A (ja) | メモリ用半導体装置の製造方法 | |
| JPH04323829A (ja) | 半導体装置及びその製造方法 | |
| JP2652638B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS61154171A (ja) | 絶縁ゲ−ト型電界効果半導体装置 | |
| JPH09326490A (ja) | 半導体装置の製法 | |
| JP3470325B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| KR100721195B1 (ko) | 반도체 소자의 듀얼 다마신 금속 배선 형성 방법 | |
| JPH065876A (ja) | 不揮発性半導体装置およびその製造方法 | |
| JP2001244335A (ja) | 半導体装置及びその製造方法 | |
| JP2000164714A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |