JPS63213934A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63213934A JPS63213934A JP4911287A JP4911287A JPS63213934A JP S63213934 A JPS63213934 A JP S63213934A JP 4911287 A JP4911287 A JP 4911287A JP 4911287 A JP4911287 A JP 4911287A JP S63213934 A JPS63213934 A JP S63213934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- aluminium
- nitride film
- hillocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000005546 reactive sputtering Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 5
- 229910052782 aluminium Inorganic materials 0.000 abstract 5
- 239000004411 aluminium Substances 0.000 abstract 5
- 231100000989 no adverse effect Toxicity 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 230000002411 adverse Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にパッシベーション膜に
関する。
関する。
従来、半導体装置に使用されるパッシベーション膜とし
ては、第３図に示す様に、常圧ＣＶＤ法により形成され
るシリコン酸化膜く以下ＣＶＤ酸化膜と記す）４および
プラズマＣＶＤ法によるシリコン窒化膜（以下、Ｐ−３
ｉＮ膜と記す）５からなる２層構造のものもしくは、Ｃ
ＶＤ酸化膜又はｐ−５ｉＮ膜の単独膜からなる１層構造
のものがある。
ては、第３図に示す様に、常圧ＣＶＤ法により形成され
るシリコン酸化膜く以下ＣＶＤ酸化膜と記す）４および
プラズマＣＶＤ法によるシリコン窒化膜（以下、Ｐ−３
ｉＮ膜と記す）５からなる２層構造のものもしくは、Ｃ
ＶＤ酸化膜又はｐ−５ｉＮ膜の単独膜からなる１層構造
のものがある。
しかしながら、上述した従来のパッシベーション膜には
以下の欠点がある。
以下の欠点がある。
ＣＶＤ酸化膜ＩＮ構造においては、ＣＶＤ酸化膜形成時
の温度（約３５０〜４００℃〉によって＾２配線６に＾
ｅヒロック８を発生させる。このヒロック発生部は次の
ホトレジスト工程において完全にホトレジストに覆われ
ないため、Ａｅヒロック８上のＣＶＤ酸化膜にピンポー
ルを発生させ、耐湿性を低下させる欠点がある。
の温度（約３５０〜４００℃〉によって＾２配線６に＾
ｅヒロック８を発生させる。このヒロック発生部は次の
ホトレジスト工程において完全にホトレジストに覆われ
ないため、Ａｅヒロック８上のＣＶＤ酸化膜にピンポー
ルを発生させ、耐湿性を低下させる欠点がある。
Ｐ−ＳｉＮ膜１層構造においては、Ｐ−ＳｉＮ膜形成時
の温度（約２５０〜３５０℃）によって発生するへｅヒ
ロック８によるピンホール発生の欠点および、Ｐ−Ｓｉ
Ｎ膜中に混在する過剰の水素イオンが、素子特性に悪影
響をおよぼす欠点がある。
の温度（約２５０〜３５０℃）によって発生するへｅヒ
ロック８によるピンホール発生の欠点および、Ｐ−Ｓｉ
Ｎ膜中に混在する過剰の水素イオンが、素子特性に悪影
響をおよぼす欠点がある。
この対策としては、ＡＪ？配線６下に低圧ＣＶＤ法によ
る窒化膜３を設ける方法が一般に用いられている。
る窒化膜３を設ける方法が一般に用いられている。
ＣＶＤ酸化膜４およびＰ−５ｉＮ膜５の２層構造におい
ては、耐湿性の低下や水素イオンの悪影響は除かれるも
のの、構造が複雑となり、更にパッシベーション膜の膜
厚が厚くなるため、クラックが発生しやすくなり、また
Ａｆｆヒロック８によるピンホールの発生が除けない欠
点がある。
ては、耐湿性の低下や水素イオンの悪影響は除かれるも
のの、構造が複雑となり、更にパッシベーション膜の膜
厚が厚くなるため、クラックが発生しやすくなり、また
Ａｆｆヒロック８によるピンホールの発生が除けない欠
点がある。
本発明の目的は、耐湿性に勝れ、素子特性に悪影響を与
えずしかもへｌヒロックによるピンホールの発生を防止
することのできるパッシベーション膜を有する半導体装
置を提供することにある。
えずしかもへｌヒロックによるピンホールの発生を防止
することのできるパッシベーション膜を有する半導体装
置を提供することにある。
本発明の半導体装置は、半導体基板の一主面上に設けら
れた金属電極上に、パッシベーション膜としてスパッタ
法で形成されたシリコン窒化膜を有している。
れた金属電極上に、パッシベーション膜としてスパッタ
法で形成されたシリコン窒化膜を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第】の実施例の断面図である。
第１図において、拡散工程が終了したシリコン基板１上
に、酸化Ｍ２を介してＡ／配線６を電子ビーム薫着法お
よびフォトリングラフィ技術で形成し、Ａｆｆ配線６と
シリコンのコンタクトをとるための４００〜４６０℃の
熱処理前に、ＳｉのＮ２による反応性スパッタ法によっ
て厚さ２０００〜５０００人のシリコン窒化ｒＩＡ７を
形成する。
に、酸化Ｍ２を介してＡ／配線６を電子ビーム薫着法お
よびフォトリングラフィ技術で形成し、Ａｆｆ配線６と
シリコンのコンタクトをとるための４００〜４６０℃の
熱処理前に、ＳｉのＮ２による反応性スパッタ法によっ
て厚さ２０００〜５０００人のシリコン窒化ｒＩＡ７を
形成する。
このスパッタ法で形成されるシリコン窒化膜７は、膜形
成時の温度が２００℃以下と、他のパッシベーション膜
の形成時の温度く３００〜４００℃）に比較して低温で
あるためＡｅヒロックの高さは、他のパッシベーション
膜ては５０００Å以上であるのに対し、１０００Å以下
となる。このためｌ’ヒロックによりパッシベーション
膜に形成されるピンホールを防止することができる。ま
た、シリコン窒化膜７はＮ２のスパッタリングにより形
成されることより、膜中に素子に悪影響を与える過剰な
水素イオンを含んでいないため、特にその対策は必要で
はない。
成時の温度が２００℃以下と、他のパッシベーション膜
の形成時の温度く３００〜４００℃）に比較して低温で
あるためＡｅヒロックの高さは、他のパッシベーション
膜ては５０００Å以上であるのに対し、１０００Å以下
となる。このためｌ’ヒロックによりパッシベーション
膜に形成されるピンホールを防止することができる。ま
た、シリコン窒化膜７はＮ２のスパッタリングにより形
成されることより、膜中に素子に悪影響を与える過剰な
水素イオンを含んでいないため、特にその対策は必要で
はない。
第２図は本発明の第２の実施例の断面図であり、第１図
の第１の実施例と異なる所はシリコン窒化膜７上にさら
にＰ−ＳｉＮ膜５もしくは、ＣＶＤ酸化膜を設けたこと
である。
の第１の実施例と異なる所はシリコン窒化膜７上にさら
にＰ−ＳｉＮ膜５もしくは、ＣＶＤ酸化膜を設けたこと
である。
この第２の実施例の場合は、第１の実施例に比較してシ
リコン窒化膜７を１０００人程度Ｃ１くできるので、第
１の実施例に比較し、耐湿性は劣るが、スパッタ法によ
るシリコン窒化膜７の成長速度が遅いことを補い、量産
性に優れる利点がある。この第２の実施例の場合も＾ｌ
ヒロックによるピンホール発生は防止される。
リコン窒化膜７を１０００人程度Ｃ１くできるので、第
１の実施例に比較し、耐湿性は劣るが、スパッタ法によ
るシリコン窒化膜７の成長速度が遅いことを補い、量産
性に優れる利点がある。この第２の実施例の場合も＾ｌ
ヒロックによるピンホール発生は防止される。
尚、上記実施例においてはシリコン窒化膜７を反応性ス
パッタ法で形成した場合について説明したが、ＲＦスパ
ッタ法を用いることもできる。
パッタ法で形成した場合について説明したが、ＲＦスパ
ッタ法を用いることもできる。
以上説明したように本発明は、パッシベーション膜とし
てスパッタ法で形成されたシリコン窒化膜を使用するこ
とにより、耐湿性に勝れ、素子特性に悪影響を与えず、
しかも＾ｅヒロックによるピンホールの発生を防止でき
るパッシベーション膜が得られる効果がある。
てスパッタ法で形成されたシリコン窒化膜を使用するこ
とにより、耐湿性に勝れ、素子特性に悪影響を与えず、
しかも＾ｅヒロックによるピンホールの発生を防止でき
るパッシベーション膜が得られる効果がある。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来の半導体装置
の断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・窒化
膜、４・・・ＣＶＤ酸化膜、５・・・Ｐ−３ｉＮ膜、６
・・・Ａｆｆ配線、７・・・シリコン窒化膜、８・・・
Ａｅヒロック。
明の第２の実施例の断面図、第３図は従来の半導体装置
の断面図である。 １・・・シリコン基板、２・・・酸化膜、３・・・窒化
膜、４・・・ＣＶＤ酸化膜、５・・・Ｐ−３ｉＮ膜、６
・・・Ａｆｆ配線、７・・・シリコン窒化膜、８・・・
Ａｅヒロック。
Claims (1)
- 半導体基板の一主面上に設けられた金属電極上に、パッ
シベーション膜としてスパッタ法で形成されたシリコン
窒化膜を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049112A JP2550337B2 (ja) | 1987-03-03 | 1987-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62049112A JP2550337B2 (ja) | 1987-03-03 | 1987-03-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213934A true JPS63213934A (ja) | 1988-09-06 |
| JP2550337B2 JP2550337B2 (ja) | 1996-11-06 |
Family
ID=12821985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62049112A Expired - Fee Related JP2550337B2 (ja) | 1987-03-03 | 1987-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550337B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH08241969A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置 |
| US6127255A (en) * | 1989-03-20 | 2000-10-03 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206166A (ja) * | 1982-05-26 | 1983-12-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子 |
| JPS60103625A (ja) * | 1983-11-11 | 1985-06-07 | Nec Corp | 半導体装置 |
| JPS60249333A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61154171A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS62137855A (ja) * | 1985-12-12 | 1987-06-20 | Sumitomo Electric Ind Ltd | 多層配線構造を有する半導体装置 |
| JPS62166530A (ja) * | 1986-01-20 | 1987-07-23 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-03 JP JP62049112A patent/JP2550337B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206166A (ja) * | 1982-05-26 | 1983-12-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子 |
| JPS60103625A (ja) * | 1983-11-11 | 1985-06-07 | Nec Corp | 半導体装置 |
| JPS60249333A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61154171A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS62137855A (ja) * | 1985-12-12 | 1987-06-20 | Sumitomo Electric Ind Ltd | 多層配線構造を有する半導体装置 |
| JPS62166530A (ja) * | 1986-01-20 | 1987-07-23 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| US6127255A (en) * | 1989-03-20 | 2000-10-03 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| US6169324B1 (en) | 1989-03-20 | 2001-01-02 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| US6548847B2 (en) | 1989-03-20 | 2003-04-15 | Hitachi, Ltd. | Semiconductor integrated circuit device having a first wiring strip exposed through a connecting hole, a transition-metal film in the connecting hole and an aluminum wiring strip thereover, and a transition-metal nitride film between the aluminum wiring strip and the transition-metal film |
| US6894334B2 (en) | 1989-03-20 | 2005-05-17 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| JPH08241969A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550337B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63213934A (ja) | 半導体装置 | |
| JPH08181212A (ja) | 半導体装置およびその製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP3033376B2 (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPS61256626A (ja) | 絶縁膜表面での薄膜選択成長方法 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0464222A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH0492425A (ja) | 半導体装置の製造方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH01287963A (ja) | 半導体装置の製造方法 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| JPH04206828A (ja) | 半導体装置の製造方法 | |
| JPH07297390A (ja) | 半導体装置 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JP2000228403A (ja) | アルミ配線の形成方法 | |
| KR19980052402A (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH08236534A (ja) | 半導体素子のパッシベーション膜の形成方法 | |
| JPH04167547A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |