KR100233293B1 - 반도체 장치의 소자 분리막 형성방법 - Google Patents

반도체 장치의 소자 분리막 형성방법 Download PDF

Info

Publication number
KR100233293B1
KR100233293B1 KR1019960057778A KR19960057778A KR100233293B1 KR 100233293 B1 KR100233293 B1 KR 100233293B1 KR 1019960057778 A KR1019960057778 A KR 1019960057778A KR 19960057778 A KR19960057778 A KR 19960057778A KR 100233293 B1 KR100233293 B1 KR 100233293B1
Authority
KR
South Korea
Prior art keywords
film
gas
semiconductor device
device isolation
forming
Prior art date
Application number
KR1019960057778A
Other languages
English (en)
Other versions
KR19980038849A (ko
Inventor
정영석
김진태
홍병섭
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960057778A priority Critical patent/KR100233293B1/ko
Publication of KR19980038849A publication Critical patent/KR19980038849A/ko
Application granted granted Critical
Publication of KR100233293B1 publication Critical patent/KR100233293B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치의 소자 분리막 형성방법에 관한 것으로, PBLOCOS 방식의 소자 분리막 형성시 이중 버즈 비크의 발생을 방지할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명은 PBLOCOS 방식의 소자 분리막 형성시 이중 버즈 비크의 원인이 되는 완충 폴리실리콘막 상의 자연 산화막을 불소를 포함하는 가스를 사용하여 제거하는 공정을 산화방지막을 증착하기 전에 추가하였다.

Description

반도체 장치의 소자 분리막 형성방법{A method for forming field oxide layer in semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치의 소자 분리막 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 소자 분리는 LOCOS(LOCal Oxidation of Silicon) 또는 이를 개선한 PBLOCOS(Poly-Bufferd LOCOS) 방식을 사용하여 수행되어 왔다. PBLOCOS를 첨부된 도면 도 1a 내지 도 1d를 참조하여 살펴보면 먼저, 도 1a에 도시된 바와 같이 실리콘 기판(10) 상에 활성 영역의 소자 분리 산화막 성장을 차단하는 층으로 사용되는 질화막의 응력을 완화시키기 위해 패드 산화막(11)과 완충 폴리실리콘막(12)을 차례로 형성시킨다. 이때, 패드 산화막(11)은 900℃의 온도에서 건식 산화를 통해 150Å 정도 성장시키고, 완충 폴리실리콘막(12)은 625℃의 저압 증착로에서 SiH4가스를 분해하여 500Å 두께로 증착한다.
이어서, 도 1b에 도시된 바와 같이 전체구조 상부에 질화막(14)을 증착한다. 이때, 질화막(14)은 산화 방지막 역할을 하게 되며, 800℃에서 SiH2Cl2가스와 NH3가스를 반응시켜 2000Å 두께로 성장시킨다. 여기서, 도면 부호 '13'은 완충 폴리실리콘막(12) 상에 생성된 자연 산화막을 나타낸 것이다.
다음으로, 도 1c에 도시된 바와 같이 소자 분리 마스크 공정을 진행하여 질화막(14), 완충 폴리실리콘막(12)의 일부까지 식각하고 마스크로 사용된 감광막을 제거한다.
끝으로, 도 1d에 도시된 바와 같이 세정 용액을 사용하여 세정을 실시하고, 습식 산화 방식으로 1100℃의 고온 반응로에서 3000Å 내지 3500Å 두께로 소자 분리 산화막(15)을 성장시킨다.
이후, 남아있는 질화막(14)을 인산 용액으로 제거하고 후속 공정을 진행한다.
그런데, 완충 폴리실리콘막(12)의 증착과 질화막(14)의 증착이 각각 다른 반응로에서 진행되는 이유로 인하여 웨이퍼를 이동시키는 과정에서 완충 폴리실리콘막(12) 상에 자연 산화막(13)이 10Å 내지 20Å 두께로 성장하며, 소자 분리 산화막 성장시 완충 폴리실리콘막(12)과 질화막(14)의 계면에 존재하는 자연 산화막(13)을 통해 산소가 침투하여 이중 버즈 비크(double bird`s beak)(A)를 발생시킨다. 이러한 이중 버즈 비크(A)는 모스 트랜지스터의 게이트 전극으로 사용되는 폴리실리콘막의 낫치(notch) 또는 넥킹(necking) 현상을 유발하여 반도체 장치의 특성을 열화시키는 문제점이 있었다.
도 3은 이중 버즈 비크(A)가 발생한 소자 분리막의 현미경 사진을 나타낸 것이다.
본 발명은 PBLOCOS 방식의 소자 분리막 형성시 이중 버즈 비크의 발생을 방지할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치의 소자 분리막 형성 공정도.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 장치의 소자 분리막 형성 공정도.
도 3은 이중 버즈 비크가 발생한 소자 분리막의 현미경 사진.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 실리콘 기판 11, 21 : 패드 산화막
12, 22 : 완충 폴리실리콘막 13 : 자연 산화막
14, 24 : 질화막 15, 25 : 소자 분리 산화막
A : 이중 버즈 비크
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 소자 분리막 형성방법은, 웨이퍼 상에 패드 산화막 및 완충 폴리실리콘막을 차례로 형성하는 단계; 불소를 포함하는 가스를 사용하여 상기 완충 폴리실리콘막 상의 자연 산화막을 제거하는 단계; 상기 완충 폴리실리콘막 상에 산화 방지막을 형성하는 단계; 소자분리 영역의 상기 산화 방지막 및 상기 완충 폴리실리콘막을 식각하는 단계; 및 산화 공정을 실시하여 소자 분리막을 형성하는 단계를 포함하여 이루어진다.
본 발명은 PBLOCOS 방식의 소자 분리막 형성시 이중 버즈 비크의 원인이 되는 완충 폴리실리콘막 상의 자연 산화막을 불소를 포함하는 가스를 사용하여 제거하는 공정을 산화방지막을 증착하기 전에 추가하였다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 PBLOCOS 공정도로서, 이하 이를 참조하여 그 공정을 살펴본다.
먼저, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 존재하는 자연산화막을 제거시킨 후, 900℃의 반응로에서 O2가스를 사용한 건식 산화 방식으로 약 150Å 두께로 패드 산화막(21)을 성장시킨다. 이때, 패드 산화막(21)은 이후 증착될 질화막의 응력 감소를 위하여 형성하는 것이다. 계속하여, 전체구조 상부에 625℃의 저압 증착로에서 SiH4가스를 분해하여 500Å 두께로 완충 폴리실리콘막(22)을 증착한다.
이어서, 도 2b에 도시된 바와 같이 질화막 증착로에 웨이퍼를 로딩(loading)하고, NF3가스를 증착로 내에 1ℓ 내지 20ℓ 정도 주입하여 550℃ 내지 650℃의 온도에서 10분 내지 50분 정도 유지시킴으로써 완충 폴리실리콘막(22) 상의 자연 산화막을 제거한다. 이때, NF3외에도 CF4가스, CHF3가스, C3F8가스, SiF4가스, C2F6가스, CH3F 가스, HF 가스, ClF3가스 등 불소(F)를 포함한 가스를 사용할 수도 있다.
NF3가스를 사용하는 경우, 예상되는 화학 반응식은 다음과 같다.
3SiO2+ 4NF3→ 3SiF4+ 2N2+ 3O2
계속하여, NF3가스를 배출시키고, 전체구조 상부에 질화막(24)을 증착한다. 이때, 질화막(24)은 산화 방지막 역할을 하게 되며, 약 0.35 Torr의 압력 및 약 800℃의 온도에서 SiH2Cl2가스와 NH3가스를 반응시켜 2000Å 두께로 성장시킬 수 있다. 여기서, SiH2Cl2가스와 NH3가스의 비율은 1 : 10으로 조절하는 것이 바람직하다.
다음으로, 도 2c에 도시된 바와 같이 소자 분리 마스크 공정을 진행하여 질화막(24), 완충 폴리실리콘막(22)을 식각하고 마스크로 사용된 감광막을 제거한다.
끝으로, 도 2d에 도시된 바와 같이 세정 용액을 사용하여 세정을 실시하고, 습식 산화 방식으로 약 1100℃의 고온 반응로에서 3000Å 내지 3500Å 두께로 소자 분리 산화막(25)을 성장시킨다.
이후, 인산 용액을 사용하여 남아있는 질화막(24)을 제거하고 후속 공정을 진행한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 외기에의 노출로 인하여 완충 폴리실리콘막 상에 형성된 자연 산화막을 제거함으로써 소자 분리 산화막의 이중 버즈 비크를 방지하는 효과가 있으며, 이로 인하여 반도체 장치의 신뢰도 및 수율을 향상시키는 효과가 있다.

Claims (6)

  1. 웨이퍼 상에 패드 산화막 및 완충 폴리실리콘막을 차례로 형성하는 단계;
    불소를 포함하는 가스를 사용하여 상기 완충 폴리실리콘막 상의 자연 산화막을 제거하는 단계;
    상기 완충 폴리실리콘막 상에 산화 방지막을 형성하는 단계;
    소자분리 영역의 상기 산화 방지막 및 상기 완충 폴리실리콘막을 식각하는 단계; 및
    산화 공정을 실시하여 소자 분리막을 형성하는 단계
    를 포함하여 이루어진 반도체 장치의 소자 분리막 형성방법.
  2. 제1항에 있어서,
    상기 불소를 포함하는 가스가,
    NF3가스, CF4가스, CHF3가스, C3F8가스, SiF4가스, C2F6가스, CH3F 가스, HF 가스, ClF3가스 중 어느 하나 또는 둘 이상을 혼합한 가스인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 불소를 포함하는 가스의 주입량이,
    1ℓ 내지 20ℓ인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  4. 제3항에 있어서,
    상기 자연 산화막을 제거하는 단계가,
    550℃ 내지 650℃의 온도 범위에서 10 분 내지 50 분 동안 수행되는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  5. 제1항 또는 제2항에 있어서,
    상기 산화 방지막이,
    질화막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  6. 제5항에 있어서,
    상기 자연 산화막을 제거하는 단계가,
    질화막 증착로 내에서 수행되는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
KR1019960057778A 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법 KR100233293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057778A KR100233293B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057778A KR100233293B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
KR19980038849A KR19980038849A (ko) 1998-08-17
KR100233293B1 true KR100233293B1 (ko) 1999-12-01

Family

ID=19483709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057778A KR100233293B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100233293B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143633A (ja) * 1984-11-29 1985-07-29 Hitachi Ltd 半導体装置の製造方法
KR960019660A (ko) * 1994-11-28 1996-06-17 김주용 필드산화막 형성시의 산화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143633A (ja) * 1984-11-29 1985-07-29 Hitachi Ltd 半導体装置の製造方法
KR960019660A (ko) * 1994-11-28 1996-06-17 김주용 필드산화막 형성시의 산화 방법

Also Published As

Publication number Publication date
KR19980038849A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US4764248A (en) Rapid thermal nitridized oxide locos process
US8703005B2 (en) Methods for removing dielectric materials
KR100274601B1 (ko) 반도체장치의식각마스크형성방법
KR100390919B1 (ko) 반도체소자의 제조방법
KR100233293B1 (ko) 반도체 장치의 소자 분리막 형성방법
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
US6835634B1 (en) Streamlined field isolation process
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100325605B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 제조 방법
US20040048438A1 (en) Method of forming a metal-oxide semiconductor transistor
KR19990005904A (ko) 반도체 소자의 필드 산화막 형성 방법
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
KR100334524B1 (ko) 반도체소자의게이트산화막제조방법
KR19990057370A (ko) 반도체 소자의 제조방법
KR20050063045A (ko) 반도체 소자의 제조방법
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法
KR0172045B1 (ko) 산화막 형성방법
JPH1050695A (ja) 半導体装置の製造方法
KR19990060888A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990060851A (ko) 반도체 소자의 필드 산화막 형성 방법
KR19980055964A (ko) 반도체 소자의 소자분리막 형성방법
US20020127863A1 (en) Method of fabricating recessed locos isolation for semiconductor device
KR20000004213A (ko) 반도체 소자의 소자 분리막 형성방법
JP2000236016A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee