KR100233266B1 - 반도체 장치의 소자 분리막 형성방법 - Google Patents

반도체 장치의 소자 분리막 형성방법 Download PDF

Info

Publication number
KR100233266B1
KR100233266B1 KR1019960057777A KR19960057777A KR100233266B1 KR 100233266 B1 KR100233266 B1 KR 100233266B1 KR 1019960057777 A KR1019960057777 A KR 1019960057777A KR 19960057777 A KR19960057777 A KR 19960057777A KR 100233266 B1 KR100233266 B1 KR 100233266B1
Authority
KR
South Korea
Prior art keywords
film
forming
gas
semiconductor device
device isolation
Prior art date
Application number
KR1019960057777A
Other languages
English (en)
Other versions
KR19980038848A (ko
Inventor
남기원
김동현
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960057777A priority Critical patent/KR100233266B1/ko
Publication of KR19980038848A publication Critical patent/KR19980038848A/ko
Application granted granted Critical
Publication of KR100233266B1 publication Critical patent/KR100233266B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 특히 이중 버즈비크(double bird`s beak) 발생을 방지하는 반도체 장치의 소자 분리막 형성방법에 관한 것으로, PBLOCOS 방식의 필드 산화 공정시 필드 산화막의 이중 버즈비크를 제거할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 장치의 소자 분리막 형성방법은 웨이퍼 상에 차례로 적층된 패드 산화막, 완충 폴리실리콘막 및 질화막으로 이루어진 산화 방지막 패턴을 형성하는 단계; 상기 질화막을 산화 방지막으로 사용하여 필드 산화막을 성장시키는 단계; 상기 질화막을 제거하는 단계; 및 불소를 포함하는 가스 및 CxHy계 가스의 혼합가스를 사용하여 상기 완충 폴리실리콘막을 제거하고 상기 소자 분리 산화막의 일부를 식각하는 단계를 포함하여 이루어진다.

Description

반도체 장치의 소자 분리막 형성방법
본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 특히 이중 버즈비크(double bird`s beak) 발생을 방지하는 반도체 장치의 소자 분리막 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 소자 분리는 LOCOS(LOCal Oxidation of Silicon) 또는 이를 개선한 PBLOCOS(Poly-Buffered LOCOS) 방식을 사용하여 수행되었다.
첨부된 도면 도 1은 종래 기술에 따라 형성된 반도체 장치의 소자 분리막 단면도를 도시한 것이다.
이하, 이를 참조하여 PBLOCOS 방식을 사용하는 경우의 문제점을 살펴보고자 한다.
도면 도 1은 실리콘 기판(10) 상에 활성 영역의 소자 분리 산화막 성장을 차단하는 층으로 사용되는 질화막의 응력을 완화시키기 위해 패드 산화막(도시 안됨)과 완충 폴리실리콘막(11)을 차례로 형성시키고, 전체구조 상부에 산화 방지막 역할을 하는 질화막(12)을 증착한 다음, 소자 분리 영역을 형성하기 위해 소자 분리 마스크 공정을 진행하여 질화막(12), 완충 폴리실리콘막(11)을 식각하고 마스크로 사용된 감광막을 제거한후, 습식 산화 방식으로 소자 분리 산화막(13)을 성장시킨 상태를 나타낸 것이다.
그런데, 완충 폴리실리콘막(11)의 성장과 질화막(12)의 성장이 각각 다른 반응로에서 진행되는 이유로 인하여 웨이퍼를 옮기는 과정에서 완충 폴리실리콘막(11) 상에 자연 산화막이 10Å 내지 20Å 두께로 성장하며, 소자 분리 산화막 성장시 완충 폴리실리콘막(11)과 질화막(12)의 계면에 존재하는 자연 산화막을 통해 산소가 침투하여 이중 버즈비크(A)를 발생시킨다. 이러한 이중 버즈비크(A)는 모스 트랜지스터의 게이트 전극으로 사용되는 폴리실리콘막의 낫치(notch) 또는 넥킹(necking) 현상을 유발하여 반도체 장치의 특성을 열화시키는 문제점이 있다.
본 발명은 PBLOCOS 방식의 필드 산화 공정시 필드 산화막의 이중 버즈비크를 제거할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 반도체 장치의 소자 분리막 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 소자 분리막 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10, 20 : 실리콘 기판 11, 21 : 완충 폴리실리콘막
12, 22 : 질화막 13, 23 : 소자 분리 산화막
A : 이중 버즈비크
상기 목적을 달성하기 위한 본 발명은, 웨이퍼 상에 차례로 적층된 패드 산화막, 완충 폴리실리콘막 및 질화막으로 이루어진 산화 방지막 패턴을 형성하는 단계; 상기 질화막을 산화 방지막으로 사용하여 필드 산화막을 성장시키는 단계; 상기 질화막을 제거하는 단계; 및 불소를 포함하는 가스 및 CxHy계 가스의 혼합가스를 사용하여 상기 완충 폴리실리콘막을 제거하고 상기 소자 분리 산화막의 일부를 식각하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 PBLOCOS 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.
먼저, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 패드 산화막(도시 안됨)과 완충 폴리실리콘막(21)을 차례로 형성시키고, 전체구조 상부에 산화 방지막 역할을 하는 질화막(22)을 증착한다.
계속하여, 소자 분리 영역을 형성하기 위해 소자 분리 마스크 공정을 진행하여 질화막(22), 완충 폴리실리콘막(21)을 식각하고 마스크로 사용된 감광막을 제거하고, 습식 산화 방식으로 소자 분리 산화막(23)을 성장시킨 다음, 질화막(22) 및 완충 폴리실리콘막(21)을 제거한다. 통상적으로 완충 폴리실리콘막(21)의 식각은 주로 SF6를 사용하여 주 식각 및 과도 식각을 수행하는데, 본 실시예에서는 상기 SF6가스에 C2H2가스, C2H4가스와 같은 CxHy류의 가스를 하나 또는 둘 이상 첨가하여 사용한다. 첨가한 CxHy가스는 SF6와 반응을 일으켜 CxHy의 H와 SF6의 F가 결합하여 HF를 형성하고, 이러한 HF는 소자 분리 산화막(23)을 부분 식각함으로써 이중 버즈비크를 제거할 수 있게 된다. 이때, CxHy가스는 HF 생성량을 고려하여 전체 가스 유량의 30%를 넘지 않도록 한다.
도 2b는 상기와 같은 공정으로 이중 버즈비크(A)가 제거된 소자 분리 산화막(23)을 도시한 것이다.
상기와 같은 공정을 진행함으로써 이후의 게이트 전극 형성시 발생하는 낫치를 방지할 수 있고, 종래 낫치 방지를 위하여 실시하던 반사방지막인 산화질화막 증착 공정을 생략할 수 있어 공정을 단순화 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 반도체 장치의 소자 분리막 형성 공정시 완충 폴리실리콘막 제거 공정에서 종래 에천트로 사용되는 SF6에 CxHy를 첨가하여 반도체 장치의 열화를 유발할 수 있는 이중 버즈비크를 제거함으로써 반도체 장치의 신뢰도 및 동작 특성을 향상시키고, 이후의 반사방지막 공정을 생략할 수 있게하여 생산성을 향상시키는 효과가 있다. 또한, 반도체 장치 제조 공정 상의 수율을 향상시키는 효과가 있다.

Claims (4)

  1. 웨이퍼 상에 차례로 적층된 패드 산화막, 완충 폴리실리콘막 및 질화막으로 이루어진 산화 방지막 패턴을 형성하는 단계;
    상기 질화막을 산화 방지막으로 사용하여 필드 산화막을 성장시키는 단계;
    상기 질화막을 제거하는 단계; 및
    불소를 포함하는 가스 및 CxHy계 가스의 혼합가스를 사용하여 상기 완충 폴리실리콘막을 제거하고 상기 소자 분리 산화막의 일부를 식각하는 단계
    를 포함하여 이루어진 반도체 장치의 소자 분리막 형성방법.
  2. 제1항에 있어서,
    상기 불소를 포함하는 가스가,
    SF6가스인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 CxHy계 가스가,
    C2H2가스 또는 C2H4가스인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  4. 제1항 또는 제2항에 있어서,
    상기 CxHy계 가스의 유량이,
    상기 혼합가스 전체의 30%를 넘지 않도록 하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
KR1019960057777A 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법 KR100233266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057777A KR100233266B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057777A KR100233266B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Publications (2)

Publication Number Publication Date
KR19980038848A KR19980038848A (ko) 1998-08-17
KR100233266B1 true KR100233266B1 (ko) 1999-12-01

Family

ID=19483708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057777A KR100233266B1 (ko) 1996-11-26 1996-11-26 반도체 장치의 소자 분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100233266B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828850A (ja) * 1981-08-12 1983-02-19 Fujitsu Ltd 半導体装置の製造方法
JPS60143633A (ja) * 1984-11-29 1985-07-29 Hitachi Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828850A (ja) * 1981-08-12 1983-02-19 Fujitsu Ltd 半導体装置の製造方法
JPS60143633A (ja) * 1984-11-29 1985-07-29 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980038848A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
US5631189A (en) Method of forming element isolation region
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
US5970364A (en) Method of nitride-sealed oxide-buffered local oxidation of silicon
US6261926B1 (en) Method for fabricating field oxide
JPH09326391A (ja) 素子分離酸化膜の製造方法
KR100233293B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100312969B1 (ko) 반도체소자의필드산화막형성방법
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100470943B1 (ko) 반도체소자의필드산화막형성방법
KR0186082B1 (ko) 반도체 소자의 소자분리방법
KR100466199B1 (ko) 반도체소자의소자분리막형성방법
KR19980055964A (ko) 반도체 소자의 소자분리막 형성방법
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
JPH0817814A (ja) 素子分離用酸化阻止膜の形成方法
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR20010003417A (ko) 반도체 소자의 소자분리막 형성방법
KR100250226B1 (ko) 반도체 소자의 격리막 형성방법
KR100327661B1 (ko) 반도체소자의 소자분리막 형성방법
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPH1050695A (ja) 半導体装置の製造方法
KR19990060888A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990057360A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee