KR100470943B1 - 반도체소자의필드산화막형성방법 - Google Patents

반도체소자의필드산화막형성방법 Download PDF

Info

Publication number
KR100470943B1
KR100470943B1 KR1019970081088A KR19970081088A KR100470943B1 KR 100470943 B1 KR100470943 B1 KR 100470943B1 KR 1019970081088 A KR1019970081088 A KR 1019970081088A KR 19970081088 A KR19970081088 A KR 19970081088A KR 100470943 B1 KR100470943 B1 KR 100470943B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
pad
field oxide
mask layer
Prior art date
Application number
KR1019970081088A
Other languages
English (en)
Other versions
KR19990060842A (ko
Inventor
김우진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970081088A priority Critical patent/KR100470943B1/ko
Publication of KR19990060842A publication Critical patent/KR19990060842A/ko
Application granted granted Critical
Publication of KR100470943B1 publication Critical patent/KR100470943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 패드 산화막을 형성한 후 패터닝하여 필드 지역을 확정하고, 패터닝된 패드 산화막을 포함한 전체 구조상에 패드 질화막을 형성한 후 필드 지역의 가장자리에 패드 질화막이 남도록 패터닝하여 스페이서(spacer) 구조를 갖는 산화 방지층을 형성하므로, 패드 산화막을 두껍게 형성할 수 있어 패드 질화막으로 인한 스트레스(stress)를 최소화하면서, 버즈 빅(bird's beak)을 최소화할 수 있어, 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성 방법
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히 패드산화막과 패드 질화막을 임계치(CD)가 다른 마스크를 사용하여 각각 패터닝한 후에 필드 산화막을 형성하므로, 패드 산화막을 두껍게 형성할 수 있어 패드 질화막으로 인한 스트레스(stress)를 최소화하면서, 버즈 빅(bird's beak)을 최소화할 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
일반적으로, 필드 산화막은 선택 산화법(LOCOS)과 폴리 완충 선택 산화법(PBL)을 주로 이용한 산화 공정으로 형성된다. 최근, 반도체 소자가 고집적화 되어감에 따라 이들 방법으로는 필드 산화막의 버즈 빅 크기를 줄이는데 한계가 있다. 이러한 문제를 해결하기 위해서는 산화 공정시 산화 방지층으로 이용되는 패드 질화막의 두께를 두껍게 해야하는데, 패드 질화막의 두께를 두껍게 할 경우 기판의 스트레스 증가로 기판 내에 결함이 발생하게 된다. 기판의 스트레스를 줄이면서 버즈 빅의 발생을 최소화하기 위한 방법으로 스페이서 구조를 적용하고 있는데, 이를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도로서, 반도체 기판(1)상에 패드 산화막(2) 및 패드 질화막(3)을 순차적으로 형성하여 포토리소그라피(photolithography) 공정 및 패터닝 공정으로 스페이서 질화막(4)을 형성하고, 이들 막을 산화 방지층으로 한 필드 산화 공정으로 필드 산화 막(5)을 형성한다.
상기한 공정으로 필드 산화막(5)을 형성할 경우 버즈 빅의 발생을 줄일 수 있으나, 반도체 소자가 더욱 고집적화 될 경우 버즈 빅의 발생을 더욱 억제 시켜야 한다. 버즈 빅을 제거하기 위해서는 패드 산화막(2)의 두께를 약 50 Å 이하로 감소시키면서 패드 질화막(3)의 두께를 증가시켜야 하는데, 이러한 방법은 패드 산화막(2)의 두께가 감소함에 따라 패드 질화막(3)에 의한 스트레스를 충분히 완충시키지 못하게 되므로서 반도체 기판(1)에 스트레스가 가중되어 필드 산화 공정시 반도체 기판(1)에 손상(damage)을 주게되어 단층(dislocation) 등의 결함(defect; 6)을 유발시키게 된다. 따라서, 접합 누설(junction leakage) 특성을 저하시키는 문제점등을 지니고 있다. 또한, 스페이서 질화막(4) 형성시 전면 식각 방식에 의해 스페이서 질화막(4)을 형성하게 되는데, 이때 반도체 기판 후면의 스페이서 질화막(4)은 그대로 남아 있게되어, 이로 인하여 반도체 기판(1)의 전면 질화막 두께 "T1" 보다 후면 질화막 두께 "T2"가 두꺼워 스트레스를 더욱 가중시키게 되는 문제가 있다.
따라서, 본 발명은 패드 질화막에 의한 스트레스를 줄이면서 버즈 빅을 억제시킬 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은 반도체 기판 상에 패드 산화막을 형성한 후에 제 1 소자 분리 마스크층을 이용한 식각 공정으로 상기 패드 산화막을 패터닝하는 단계; 상기 제 1 소자 분리 마스크층을 제거하고, 상기 반도체 기판의 노츨된 표면에 화학 산화막을 형성한 후, 패드 질화막을 형성하는 단계; 제 2 소자분리 마스크층을 이용한 식각 공정으로 상기 패드 질화막을 패터닝하는 단계; 및 상기 제 2 소자 분리 마스크층을 제거한 후, 필드 산화 공정으로 필드 산화막을 형성하고, 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(11)상에 패드 산화막(12)을 형성한 후에 제 1 소자 분리 마스크층(13)을 이용한 건식 식각 공정으로 반도체 기판(11)이 노출되는 시점까지 패드 산화막(12)의 선택된 부분을 식각 한다.
상기에서, 패드 산화막(12)은 HF 및 H2O가 1 : 50 내지 300 의 부피비율로 혼합된 세정 용액으로 세정 공정을 실시하여 반도체 기판(11)의 표면에 생성된 자연 산화막을 제거시킨 후, H2 가스와 O2 가스를 이용한 습식 산화 방식으로 750 내지 950 ℃ 의 온도 범위에서 100 내지 500 Å 의 두께로 형성한다.
도 2(b)를 참조하면, 제 1 소자 분리 마스크층(13)을 제거한 후, 반도체 기판(11)의 노출된 표면에 화학 산화막(chemical oxide film; 15)을 형성한다. 이후,패드 질화막(14)을 형성하고, 제 2 소자 분리 마스크층(16)을 이용한 건식 식각 공정으로 반도체 기판(11)이 노출되는 시점까지 패드 질화막(14)을 식각 한다.
상기에서, 화학 산화막(15)은 패드 질화막(14) 증착 전에 실시하는 습식 세정 공정 중 NH4OH + H2O2 + H2O로 이루어지는 세정 용액으로 마지막 처리할 때 반도체 기판(11)에 성장된다. 이 세정 용액에 의해 반도체 기판(11)의 표면이 거칠어지는 것을 억제하고, 패드 산화막(12)의 손실을 작게 하기 위해서, NH4OH, H2O2 및 H2O가 1 : 4 : 20 내지 100 의 부피비율이 되도록 혼합시키며, 온도는 상온 내지 60 ℃로 한다. 패드 질화막(14)은 650 내지 800 ℃ 의 온도 범위에서 800 내지 2000 Å 의 두께로 형성된다.
한편, 패드 질화막(14)을 패터닝할 때 이용된 제 2 소자 분리 마스크층(16)의 임계치는 패드 산화막(12)을 패터닝할 때 이용된 제 1 소자 분리 마스크층(13)의 임계치보다 0.03 내지 0.08 ㎛ 작도록 하여 패터닝된 패드 질화막(14)이 패터닝된 패드 산화막(12)을 완전히 감싸도록 하므로써, 필드 산화막이 형성될 부위에서 스페이서 구조를 이루게 한다.
도 2(c)를 참조하면, 제 2 소자 분리 마스크층(16)을 제거한 후, 이들 막(12 및 14)을 산화 방지층으로 한 필드 산화 공정으로 필드 산화막(17)을 형성한다.
상기에서, 필드 산화막(17)은 2단계 필드 산화 공정에 의해 2500 내지 3500 Å 의 두께로 형성되는데, 먼저 건식 산화 방식으로 1000 내지 1100 ℃ 의 온도 범위에서 1000 내지 2000 Å 의 두께로 성장시킨 다음, 나머지 두께를 습식 산화 방식으로 900 내지 1000 ℃ 의 온도 범위에서 성장시킨다. 필드 산화막(17)을 형성한 후 1000 내지 1100 ℃ 의 온도 범위에서 N2 가스 분위기로 1 내지 5 시간 열처리를 실시한다.
상술한 바와 같이, 본 발명은 패드 산화막을 형성한 후 필드 지역의 임계치를 갖는 마스크로 패드 산화막을 패터닝하고, 패터닝된 패드 산화막을 포함한 전체 구조상에 패드 질화막을 형성한 후, 필드 지역의 임계치보다 작은 마스크로 패드 질화막을 패너팅하여 스페이서 구조를 갖는 산화 방지층을 형성하므로, 패드 산화막을 두껍게 형성할 수 있고, 반도체 기판의 전후면에 질화막이 동일한 두께로 형성되어 패드 질화막으로 인한 스트레스 (STRESS)를 최소화할 수 있으며, 버즈 빅을 최소화할 수 있어, 소자의 수율 및 신뢰성을 향상시키면서 소자의 고집적화를 실현시킬 수 있다.
도 1은 종래 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 및 11: 반도체 기판 2 및 12: 패드 산화막
13: 제 1 소자 분리 마스크층 3 및 14: 패드 질화막
15: 화학 산화막 16: 제 2 소자 분리 마스크층
5 및 17: 필드 산화막 4: 스페이서 질화막
6: 결함

Claims (9)

  1. 반도체 기판 상에 패드 산화막을 형성한 후에 제1 소자분리 마스크층을 이용한 식각 공정으로 상기 패드 산화막을 패터닝하여 상기 반도체 기판을 노출하는 단계;
    상기 제1 소자분리 마스크층을 제거하고, 상기 반도체 기판의 노출된 표면에 화학산화막을 형성한 후, 패드 질화막을 형성하는 단계;
    상기 제1 소자분리 마스크층의 임계치보다 작도록 형성된 제2 소자분리 마스크층을 이용한 식각 공정으로 상기 패드 질화막 및 상기 반도체 기판을 패터닝하는 단계; 및
    상기 제2 소자분리 마스크층을 제거한 후, 필드 산화 공정으로 필드 산화막을 형성하고, 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제 1 항에 있어서,
    상기 패드 산화막은 H2 가스와 O2 가스를 이용한 습식 산화 방식으로 750 내지 950 ℃ 의 온도 범위에서 100 내지 500 Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  3. 제 1 항에 있어서,
    상기 화학 산화막은 상기 패드 질화막 증착 전에 실시하는 습식 세정 공정 중 NH4OH + H2O2 + H2O로 이루어지는 세정 용액으로 마지막 처리할 때 성장되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  4. 제 1 항에 있어서,
    상기 화학 산화막은 상온 내지 60℃ 의 온도에서 NH4OH, H2O2 및 H2O 가 1 : 4 : 20 내지 100 의 부피비율이 되도록 혼합된 세정 용액으로 성장되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 패드 질화막은 650 내지 800 ℃의 온도 범위에서 800 내지 2000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  6. 제 1 항에 있어서,
    상기 패드 질화막을 패터닝할 때 이용된 제 2 소자 분리 마스크층의 임계치는 상기 패드 산화막을 패터닝할 때 이용된 제 1 소자 분리 마스크층의 임계치보다 0.03 내지 0.08 ㎛ 작은 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  7. 제 1 항에 있어서,
    상기 필드 산화막은 2500 내지 3500 Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  8. 제 1 항 또는 제 7 항에 있어서,
    상기 필드 산화막은 건식 산화 방식으로 1000 내지 1100 ℃ 의 온도 범위에서 1000 내지 2000 Å 의 두께로 성장시킨 다음, 나머지 두께를 습식 산화 방식으로 900 내지 1000 ℃ 의 온도 범위에서 성장시켜 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  9. 제 1 항에 있어서,
    상기 열처리는 1000 내지 1100 ℃ 의 온도 범위에서 N2 가스 분위기로 1 내지 5 시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
KR1019970081088A 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법 KR100470943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081088A KR100470943B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081088A KR100470943B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Publications (2)

Publication Number Publication Date
KR19990060842A KR19990060842A (ko) 1999-07-26
KR100470943B1 true KR100470943B1 (ko) 2005-05-17

Family

ID=37302509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081088A KR100470943B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Country Status (1)

Country Link
KR (1) KR100470943B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430582B1 (ko) * 2001-12-20 2004-05-10 동부전자 주식회사 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001059A (ko) * 1988-06-29 1990-01-31 루이스 에이.헥트 배선장치용 접속기 보유기
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900001059A (ko) * 1988-06-29 1990-01-31 루이스 에이.헥트 배선장치용 접속기 보유기
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法

Also Published As

Publication number Publication date
KR19990060842A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR20010058774A (ko) 반도체 소자의 제조 방법
KR100470943B1 (ko) 반도체소자의필드산화막형성방법
KR970030626A (ko) 반도체 소자의 소자 분리막 제조방법
JPH03145131A (ja) 集積回路フィールドアイソレーションプロセス
JP2875972B2 (ja) 半導体素子の隔離方法
JP3998288B2 (ja) 半導体装置の素子分離方法
JPH09232304A (ja) 半導体装置のｌｏｃｏｓ素子分離方法
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
KR100274350B1 (ko) 반도체소자의필드산화막형성방법
KR930008845B1 (ko) 반도체소자의 소자 격리방법
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100440266B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR0131367B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
KR20030056154A (ko) 반도체 소자 제조 방법
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
KR0155845B1 (ko) 반도체장치의 소자분리방법
KR0186082B1 (ko) 반도체 소자의 소자분리방법
KR100444609B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000065984A (ko) 반도체 장치의 트렌치 소자분리 방법
KR19990057849A (ko) 반도체 장치의 소자 분리막 형성방법
KR20000003507A (ko) 반도체 소자의 소자분리막 형성 방법
JPH08213449A (ja) 半導体装置の製造方法
KR19980055964A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee