JPS5828850A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5828850A
JPS5828850A JP12533881A JP12533881A JPS5828850A JP S5828850 A JPS5828850 A JP S5828850A JP 12533881 A JP12533881 A JP 12533881A JP 12533881 A JP12533881 A JP 12533881A JP S5828850 A JPS5828850 A JP S5828850A
Authority
JP
Japan
Prior art keywords
silicon oxide
resin
film
silicon
entire surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12533881A
Other languages
English (en)
Inventor
Shiro Takeda
武田 志郎
Minoru Nakajima
実 中島
Hirofumi Okuyama
奥山 弘文
Tetsuya Ogawa
哲也 小川
Nobuo Toyokura
豊蔵 信夫
Tetsuo Nakamura
哲夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12533881A priority Critical patent/JPS5828850A/ja
Publication of JPS5828850A publication Critical patent/JPS5828850A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造ラフ法、さらに特定−すれば
、半導体装W1の素子量分14%Th酸化けい素の坤込
みに工っで行なう方法に関する。
従来、けい素全基板とする半211杯f It’/の素
子量分1ii111 ’に酸化けい素埋込みにLって行
なうどきは、第1a図に示す↓うに、けい素膜4;ソ1
に未了分It!it用溝會四入させた後、気′111成
艮法などによ−)て酸化けい素膜2を、溝を含む全面−
トに形成し、この土にポリイミド甘たはレジストなどを
塗イ1】シて樹脂膜3全形成し、これを酸素含有雰囲気
中で加熱して、さきに残した樹脂層以外の酸化けい素2
を除去し、最後に樹脂層3を酸化して除去して埋込み層
2のみを残す。この方法は特開昭51−66778号に
も記載されているが、次の工うな欠点を伴なう。すなわ
ち、拉■旨膜3をエツチングすると、ダラファイトと思
われる分解物質粒4が残1イイしく第1bし1)、次に
酸化けい素膜2をエツチングすると、この残留粒4の下
に酸化けい素膜5が残留する(第1c図)。これはぶつ
化水素溶液で除去することができるが、残留粒4はけい
素基板1の上のみでなく、溝内の酸化けい素2の上にも
残シ、この部分の表面をも不規則にエツチングする(第
1d図)。なお溝内の酸化けい素2の上の樹脂層3を酸
化して除去するときも、残留粒7全残す(第1e図)。
このように酸化けい素膜2は均一なエツチングが困難で
あって、かつ残留した分解物質粉4,7が素子特性を劣
化させることも考えられる。さらに上記特開昭51−6
6778号には、第2図に示す↓うに、酸化けい素膜2
に、熱処理によって酸化けい素に変化する物質の膜8を
上記樹脂膜3の代シに形成しく第2a図)、これを酸化
することによって酸化けい素膜9に変え、これらの酸化
けい素膜2,9全全面エツチングして、基板平坦面全露
出させ、溝のなかに絶縁層を残す(第2c図)ことを開
示しているが、具体的な物質名を明記しておらず、実施
例も記載していない。
熱処理して酸化けい素に変化する物質としては、四塩化
けい素にアルコール全作用させて141られるテトラア
ルコキシシランの11(合体であるポリジアルコキシシ
ランとが、一般にけい素樹脂として使用される+1?リ
ジメチルシロキν−ン 、4′!リシルセスキオキサン
がある。これらを塗イDし熱処理して得た酸化けい素膜
は、次のような欠点含有する。すなわち、ポリジアルコ
キシシランからの酸化膜は、硬化収縮歪みが大きいので
酸化膜にクラックが入シ易く、凹凸のない平坦面上でも
膜j学0.371mを形成することができず、凹凸のあ
る基板上では膜厚0.17+m K達しないこと全見出
した。またポリジメチルシロキサン系樹脂を単独で塗布
し、高温度で熱分解させると、主鎖の−81−0−結合
が分カイして、蒸発するので残膜率が小さい。これに対
して、残膜率の大きいポリシルセスキλキサンtj単独
で使用して熱分解すると、クラックが発生し易い。また
フェニル基金有するたとえばフェニルポリシルセスキオ
キサンは、熱分解後に、ベンゼン構造のグラファイト残
留粒全形成し易い。
本発明の目的は上記欠点を解消することである。
本発明の上記目的は、素子分離用溝を凹入させ、かつ活
性領域または絶縁層または導体層を設けたけい素基板の
全面に酸化けい素膜を形成し、次にこの酸化けい素膜の
全面にけい素樹脂膜を塗布し、加熱酸化してけい素樹脂
を酸化けい素に変えた後、ぶつ化炭素系ガスで全面エツ
チング全行ない、前記溝以外のけい素基板面においてけ
い素が露出するまで酸化けい素を除去し、溝のなかのみ
に酸化けい素を残すことによってP縁分離する、半導体
装置の製造方法において、前記けい素樹脂として(CH
6)SiX340モルチ以上、(CH3)25IX20
〜20モルチ、5IX4残部(式中、X = CL 、
 OCH,、OC2H5、H)の共重合体または重合体
(共重合体を含む)混合物を使用し、酸素含有雰囲気中
で温度500℃以上に加熱することを特徴とする、半導
体装置の製造方法に工って達成することができる。
本発明の製法で使用するけい素樹脂は、フェニル基を有
せず、しかも熱分解または高温における酸化分解の後に
、ベンゼン環またはグラファイト物質を生成し難い。こ
の樹脂は、(CH3)5 IX5、(CH3)25IX
2オニび5tx4(式中、x=ct。
OCH3、OC2■I5、■)の三元共重合体であって
もよいし、いずれかの二元共重合体と残りの単量体の重
合体との混合物、または各単量体の重合体の混合物であ
ってもよい。(CH3)s +X340モルチ以下、ま
たはSiX460モルチ以上のときは樹脂膜にクラック
が発生し易くなり、(CH3)25IX220モル係以
上では熱処理後の残膜率が小さくなる。また(CH3)
25IX2は含まなくとも差支えないが、これを含むこ
とによって熱分解時の収縮歪會少なくするものと思われ
、クラック発生を抑えることができる。また各単量体の
X基を構成するCI 、OCH,お工びOC2H5は、
いずれもその作用が縮合反応の点で同一であシ、Xの一
部がHのときは熱分解時に酸化され5i−o−st結合
を形成する点で同一であシ、各単量体はどの基を含んで
いても、クラック発生および残膜率に対する爽質的な影
響はない。酸素含有雰囲気中で加熱する温度は500℃
以下では有機基の完全な除去ができない。500〜75
0℃の範囲で目的を達成することが可能であるが、51
02の緻密性の点からは750℃以上が好ましい。
実施例 第2a図に示すように、けい素基板1に深さ0.8μm
の溝を凹入させ、この上に化学気相成長法によって厚み
1μmの酸化けい素膜2を全面に形成し、この上に、モ
ノメチルジクロルシラン70モル係、ジメチルクロルシ
ラン10モル係およびテトラメトキシシッフ20モルチ
の混合組成物に水を加えて共重合させたけい素樹脂7を
、エチルアルコールおよヒイングロビルアルコールノ1
=2混合溶剤に溶解してスピンコードし、乾燥後、第2
b図に示すように酸素中で温度900℃で30分熱処理
し、けい素樹脂膜7を酸化けい素膜8に変えた。次にC
HF3′(il−反応ガスとして、平行平板型プラズマ
エツチングによって全面エツチングし、第2C図に示す
ように、溝以外の基板面のけい素を露出させて、素子間
分離用の絶縁部2を形成す(7) ることかできた。
比較例 実施例と同様な基板を用い、フェノール系ポジ型レジス
ト、シップレイ社製商品名A Z 1350 Jをスピ
ンコードし、温度130Cで30分加熱して、第1a図
に示すレジスト膜3全形成した。酸素を反応ガスとして
全面エツチングして、第2b図に示すように、溝にのみ
レジスト3を残したところ、この枳態で顕微鏡観察する
と、第1b図に示す工うに酸化分解物質粒4が残留した
。次にレジスト膜3奮マスクとして、CHF3反応ガス
で酸化けい素膜2全全面エツチングして、第1c図に示
す;うに、分解物質粉4の下に酸化けい素膜5が残留し
た。これiHFおよびH2Oの1=20混合液で10秒
エツチングして、第1d図に示すように、酸化けい素膜
5を除くことはできたが、分解物質粉4は依然として残
シ、しかもレジストマスク3に隣接する酸化けい素には
激しい凹凸が形成された。次に酸素反応ガスでレジスト
マスク3を除き、第1e図に示す工うに溝を埋込む酸化
け(8) い素2を形成したが、この上にも分解物質粉6が見られ
た。
【図面の簡単な説明】
第1図は従来の樹脂膜をマスクとして、けい素基板の消
に酸化けい累P縁層を設ける工程図であシ、 第2図は本発明のけい素樹脂膜をマスクとして、けい素
基板の溝に酸化けい素絶縁層を設ける工程図である。 1・・・けい素基板、2・・・酸化けい素膜、3・・・
樹脂膜、4,6.7・・・酸化分解物質粒、5・・・酸
化けい素膜、8・・・けい素樹脂膜、9・・・酸化けい
累に変ったけい素樹脂膜。 特許出願人 富士通株式会社 特V(出願代理人 弁理士 青 木   朗 弁理士西舘和之 弁理士 内 1)幸 男 弁理士 山 [1昭 之

Claims (1)

    【特許請求の範囲】
  1. 1、素子分離用溝を凹入させ、かつ活性領域または絶縁
    層または導体層全役けたけい素基板の全面に酸化けい素
    膜を形成し、次にこの酸化けい素膜の全面にけい素樹脂
    膜を塗布し、加熱酸化してけい素樹脂全酸化けい素に変
    えた後、ぶつ化炭素系ガスで全面エツチングを行ない、
    前記溝以外のけい素基板面においてけい素が露出するま
    で酸化けい素を除去し、溝のなかのみに酸化けい素を残
    すことによって絶縁分離する、半導体装置の製造方法に
    おいて、前記けい素樹脂として(CH3)51X340
    モル多以上、(CH3)25iX20〜20モルチ、S
    iX4残部(式中、X−C410CH3、OC2H5、
    H)の共重合体または重合体(共重合体を含む)混合物
    を使用し、酸素含有雰囲気中で温度500℃以上に加熱
    すること全特徴とする、半導体装置の製造方法。
JP12533881A 1981-08-12 1981-08-12 半導体装置の製造方法 Pending JPS5828850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12533881A JPS5828850A (ja) 1981-08-12 1981-08-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12533881A JPS5828850A (ja) 1981-08-12 1981-08-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5828850A true JPS5828850A (ja) 1983-02-19

Family

ID=14907637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12533881A Pending JPS5828850A (ja) 1981-08-12 1981-08-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5828850A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230828A (ja) * 1985-12-17 1987-10-09 Sumitomo Chem Co Ltd 半導体用絶縁膜形成塗布液
US4746886A (en) * 1984-10-09 1988-05-24 Mitsubishi Mining & Cement Co. Ltd. Electromagnetic actuator
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
KR100233266B1 (ko) * 1996-11-26 1999-12-01 김영환 반도체 장치의 소자 분리막 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746886A (en) * 1984-10-09 1988-05-24 Mitsubishi Mining & Cement Co. Ltd. Electromagnetic actuator
JPS62230828A (ja) * 1985-12-17 1987-10-09 Sumitomo Chem Co Ltd 半導体用絶縁膜形成塗布液
US4876217A (en) * 1988-03-24 1989-10-24 Motorola Inc. Method of forming semiconductor structure isolation regions
KR100233266B1 (ko) * 1996-11-26 1999-12-01 김영환 반도체 장치의 소자 분리막 형성방법

Similar Documents

Publication Publication Date Title
JP4053494B2 (ja) 剥離せずに半導体からポリシランを除去する方法
JP5405031B2 (ja) シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
JP4015214B2 (ja) 電子ビームによる水素シルセスキオキサン樹脂の硬化
JP4982659B2 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
CN101316945B (zh) 低介电常数薄膜的灰化/湿法蚀刻损伤的抵抗性以及整体稳定性的改进方法
JP2001521045A5 (ja)
TWI252538B (en) Method of removing photoresist
KR920007106A (ko) 고체전자소자 및 그의 제조방법
CN1816773A (zh) 从基底上去除光致抗蚀剂的方法
TW200913011A (en) Oxygen SACVD to form sacrificial oxide liners in substrate gaps
CN114256065A (zh) SiC MOSFET器件的栅氧化层的制作方法
TW201003839A (en) Shallow trench isolation structure and method for formation thereof
US4041190A (en) Method for producing a silica mask on a semiconductor substrate
KR20150128870A (ko) 저-k 유전체 막들에 대한 기계적 강도 및 처리량을 개선하기 위한 uv 경화 프로세스
JP5329825B2 (ja) 半導体装置の製造方法
JPS5828850A (ja) 半導体装置の製造方法
WO2021212864A1 (zh) 碳化硅器件及其制备方法
JP2008053666A (ja) パターン形成方法およびパターン形成体
JP2829301B2 (ja) 絶縁膜の形成方法
JPS62113443A (ja) 半導体素子分離領域の形成方法
TW200425326A (en) Method of removing silicon oxide from a surface of a substrate
WO2022124199A1 (ja) 絶縁膜の製造方法
Kakuchi et al. Electrically conducting two-layer resist system using amorphous carbon films
WO2009096420A1 (ja) 凹凸パターン形成方法、およびそれを利用した磁気記録媒体の製造方法
JPS6313339B2 (ja)