JP3137644B2 - 半導体装置を製造するためのスピンオン・ガラス加工技術 - Google Patents

半導体装置を製造するためのスピンオン・ガラス加工技術

Info

Publication number
JP3137644B2
JP3137644B2 JP03503644A JP50364491A JP3137644B2 JP 3137644 B2 JP3137644 B2 JP 3137644B2 JP 03503644 A JP03503644 A JP 03503644A JP 50364491 A JP50364491 A JP 50364491A JP 3137644 B2 JP3137644 B2 JP 3137644B2
Authority
JP
Japan
Prior art keywords
layer
spin
line
glass
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03503644A
Other languages
English (en)
Other versions
JPH05506330A (ja
Inventor
オウレット、ルク
Original Assignee
ミテル・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミテル・コーポレイション filed Critical ミテル・コーポレイション
Publication of JPH05506330A publication Critical patent/JPH05506330A/ja
Application granted granted Critical
Publication of JP3137644B2 publication Critical patent/JP3137644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Surface Treatment Of Glass (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 本発明はスピンオン・ガラス（spin−on glass）に関
し、より詳しくは、スピンオン・ガラス、特に無機スピ
ンオン・ガラスまたは擬似無機スピンオン・ガラスを、
半導体装置に対して、クラックまたは装置への損傷を生
じることなく塗布する方法に関する。
スピンオン・ガラス（SOGs）は、種々の溶媒またはア
ルコール類中に溶解されたシロキサンまたはシリケート
系モノマーを含有した法的所有権に係る液体溶液であ
る。コーティングおよび効果の間に、モノマー類は縮合
により重合し、水、アルコールおよび他の溶媒を放出す
る。
この硬化した材料は、出発溶液ならびにコーティング
及び硬化プロセスに依存した機械的、化学的および電気
的性質を有する固体薄膜である。
SOGsの主要な用途は、半導体装置の製造における誘電
体の平坦化にある。以下に詳細に説明するように、製造
プロセスの間に誘電体中にトレンチが形成される。特に
高パッケージング密度においては、これらトレンチを充
填して、更なる加工のために平坦な表面を与えることが
重要になる。この方法は「平坦化」として知られてい
る。
多くの誘電体平坦化技術の中で、LSG平坦化は特に魅
力的な方法である。これは比較的単純で、経済的で且つ
高いスループットを得ることができる。SOG平坦化は多
結晶シリコン、高融点金属、ポリサイド、シリサイド、
アルミニウム及びアルミニウム合金、銅ならばに金の上
に使用され、その主要な目的は表面の段差をなくすこと
と、誘電体およびインターコネクトによるステップカバ
レージを向上させることである。
SOG平坦化は、下記の三つの形を取り得る。
（１）完全なエッチバック （２）部分的なエッチバック （３）エッチバックなし 完全／部分的なエッチバック技術の主な製造上の制限
は、非エッチバック法に対して、製造環境における好ま
しいものとしての印象を与える。
この方法においては、SOGは永久的に誘電体の一部と
なる。従って、膜の性質は最も重要である。一般に、SO
GはLPCVD、APCVD、SLCVD、PhACVDまたはPECVD酸化物よ
りも多孔質の材料であるから、水を吸収する傾向が強
い。この水吸収によって、SOGのバルク比抵抗が減少
し、隣接する同一接続レベルのトラック間での電流リー
クによって半導体装置の電力消費が増大する。この理由
で、特にSOGはこれらトラックに直接接触せず、より高
密度の二つの誘電体膜（例えばSOGはLPCVD、APCVD、SLC
VD、PhACVDまたはPECVD）の間にサンドイッチされる。
上部および下部トラックの間には、コンタクト又はバ
イアホール（contacts or vias）の使用を必要とする接
続が要求され、従ってSOGはこれらの位置で配線に直接
接触する。もし、SOG中に多くの水が存在すると、バイ
アポイズニング（via poisoning）のような問題が生じ
得る。
市場には、100以上の異なったSOG溶液がある。これら
は二つの主なファミリーに分類される。
・擬似無機SOGs シロキサン類（メチル−、エチル−、フェニル−、ブ
チル−、ドープされた又は非ドープの） ・純無機SOGs シリケート類（ドープされた又は非ドープの） 純無視シリケートSOGsは、激しくクラッキングする傾
向がある。擬似無機シロキサンSOGsは、縮合下における
SiOxCyHzマトリックスの完全な架橋を妨げる幾つかの有
機基の存在によって、より可撓性の構造を有している。
この可撓性構造は有機SOGのクラックする傾向を低減す
るが、不幸にも、擬似無機SOGs中の水素原子の存在によ
って誘電特性が損なわれるため、敏感なCMOS装置におけ
る使用からは本質的に排除される。
更に、上記の有機基は恒温で安定ではなく、また酸素
プラズマによるフォトレジスト剥離器と適合しない。こ
のレジスト剥離器は、有機結合を燃焼させることによっ
て、擬似無機SOGを純無機SOGに変換する傾向があり、H2
O、COxHy及びシラノールSi−OHのような揮発性の化合物
を生成する。フォトレジスト剥離器で分解しない無機SO
Gsは好ましいが、クラッキングの問題によって膜厚、従
って達成され得る平坦化の度合いに厳しい制限が課され
る。
平坦化技術は、集積回路の寸法がミクロンまたはサブ
ミクロンの領域にまで縮小したときに重要さを増す。
無機SOG層のクラッキングを低減するために種々の技
術が提案されているが、これら全ての場合においても、
クラックなしで得られる最大膜厚は厳しく限定される。
モトローラ社に付与された米国特許第4,801,560号に
は、化学的気相成長により堆積された酸化物で分離され
た多層としてスピンオン・ガラスを被着することによっ
て、厚いガラス層が得られることが開示されている。こ
の特許は、従来達成可能であった4,000オングストロー
ムに対して、層間に30,000オンクストロームまでのガラ
スが被着され得ることを示唆している。しかし、この特
許は専ら炭素を含有するSOGsまたは擬似有機SOGsに関す
る。該特許は、炭素がないとスピンオン・ガラス層は高
度のストレスを受けて容易にクラックを生じると述べて
いる。更に、炭素がないと複数の層が相互に充分に結合
しないため、多層構造を形成できないと述べている。
「凹部を形成したNMOSフィールド分離を充填するため
のスピンオン・二酸化シリコンの材料特性」を題する論
文（J.Electrocem,Vol.137,no.1,Jan 1990,page 229−2
34）には、シリコン基板のトレンチを充填するための複
数のボロンドープされたSOX層を塗布することを含む平
坦化技術が記載されている。この方法においては、高密
度化を達成するために900℃オーダーの温度が要求され
る。かかる高温は低融点の材料（アルミニウムの融点は
660℃である）を溶融させるから、このような方法は、
金属配線を有する装置には役立たないであろう。低温に
おいては高密度化は起こらず、多層装置は形成され得な
い。
米国特許第4,185,294号は、単一のスピンオン・ガラ
ス平坦化層を開示している。この特許は、1500オングス
トローム（150nm）より大きい厚さにおいて「得られる
シリカ膜はクラックを生じ易い」と述べており、この問
題の解決を意図していない。
米国特許第3,663,277号には、二酸化シリコンの液体
分散物を10秒間隔で添加することによって、配線パター
ンを覆って形成された層状の絶縁層の使用を開示してい
る。この絶縁層は平坦化の目的では提供されていない
し、またクラック形成の問題は全く問題にされていな
い。バルク材料のみが硬化され、塗布の間で個々の層は
硬化されないから（明らかに、10秒では硬化は起きない
であろう）、事実上、層化された絶縁層はバルク塗布層
と等価である。同様のクラック形成の問題が生じる。
本発明の一つの目的は、クラックを低減して厚いスピ
ンオン・ガラス層、特に無機スピンオン・ガラス層の形
成を可能とすることである。
本発明に従えば、金属配線層が形成された基板に対し
てスピンオン・ガラスの平坦化層を塗布する方法が提供
される。本発明に従えば、この平坦化層は複数の隣接し
て塗布された成分層から形成され、スピンオン・ガラス
は無機または擬似無機の燐ドープされたスピンオン・ガ
ラスであり、また夫々の成分層は次の層の塗布の前に、
300℃〜425℃の温度において、配線層を破壊することな
く、有機金属触媒を接触し且つ残留炭素含有率を１％未
満に低減するに充分な時間だけ、インラインで硬化され
る。
本発明は特に、半導体への適用に好ましく、またクラ
ッキングの問題が最も厳しい無機スピンオン・ガラスに
適用可能である。驚くべきことに、本発明によれば、ク
ラックのない1,000nm以上の複合無機層の形成が可能に
なる。これは触媒的結合、並びに重層される層の塗布に
先立って残留揮発性溶媒を除去することによる結果であ
る。このような結果は、スピンオン・ガラス層が少なく
とも300℃、好ましくは少なくとも350℃の温度に加熱さ
れるときに驚異的に起こる。
本発明は無機スピンオン・ガラスに対して最も有用に
適用され得るが、擬似無機スピンオン・ガラスに対して
も有益に適用することができ、各層間の付着性が改善さ
れる。
スピンオン・ガラスは多くの目的に適用され得るが、
本発明の主要な用途は、CMOS装置を含む半導体装置にお
ける誘電体層の平坦化にある。
本発明の他の側面によれば、スピンオン・ガラス層を
有する装置が提供される。ここで、このスピンオン・ガ
ラスは無機または擬似無機であり、また前記スピンオン
・ガラス層は夫々が略t/nの厚さを有するｎ個の隣接す
る薄層からなる厚さｔの複合膜である。
以下、添付の図面を参照して、単なる実施例として本
発明をより詳細に説明する。
ここで、図1a〜1hは、従来の平坦化層を有する半導体
装置の製造における種々の段階を示している。
図2aは、ライン間隔の減少した平坦化された装置を示
しており、SOG層におけるクラック形成を示している。
図2bは、本発明に従う複合SOG層を有する、図2aと同
様のウエハーを示している。
図3aは、200nmの単一のSOG層を示している。
図3bは、67nmの三つの薄層からなる210nmの複合SOG層
を示している。
図４は、有機金属触媒材料を接続し、ネットワークを
高密度化し、またエタノールのような揮発性の副生物を
蒸発させるために必要とされる温度を決定するために行
われた示差熱分析のチャートである。
図1a〜1hを参照すると、従来の平坦化プロセスにおい
て、第一の配線材料層、好ましくはアルミニウム１（図
1a）が基板２上に堆積され、エッチング除去されてトラ
ック1a,1bが露出される（図1b）。誘電体層３（これ
は、例えばLPCVD、APCVD、LACVD、PhACVD、PECVDであり
得る）がトラック1a,1bの上に適用され（図1C）、スピ
ンオン・ガラス層４で平坦化される（図1d）。このスピ
ンオン・ガラスによる平坦化は、典型的には以下のプロ
セスによって行われる。
ｉ）ウエハーを送給カセットからコーティング室内に移
す。
ii）数mlのSOG溶液をウエハーの中央に滴下する。
iii）ウエハーを所定のRPMで回転し、SOG溶液を均一に
広げ、揮発性化合物を蒸発させ、膜を固体化する。
iv）続いて、典型的には250℃よりも低い比較的低温で
のインライン硬化のために、ウエハーをインラインホッ
トプレートに移す。
ｖ）ウエハーを収容カセット内に保存する。
vi）全てのウエハーが収容カセット内に収容されたと
き、これらウエハーは一緒に、典型的には425℃超〜450
℃の高温処理に送られる。
第二の誘電体層５が適用され（図1e）、誘電体層3,5
にコンタクトホール（図1f）が形成されて、トラック1
a,1bが露出される（図1f）。得られた構造の上に第二の
配線材料層７が堆積され（図1g）、この第二配線層の余
計な部分がエッチング除去されて、配線トラック7a,7b
が形成される。
図1hに見られるように、SOG層４の可能な厚さが限定
されているため、平坦化は完全ではない。ライン間隔が
図1hに示されるように広いときには、不完全な平坦化は
許容され得るものである。
図2aは、狭いライン間隔を採用した高密度装置を示し
ている。アルミニウムトラック17a,17b,17c,17dは、SOG
層14で平坦化された誘電体層13,15により分離されてい
る。不都合なことに、表面聴力およびキャピラリー効果
によって深いSOG層14でクラックが形成されることは、
このような高密度装置に体してこの技術を適用すること
を制限する。
第二の誘電体層は硬化したSOG上に直接堆積されるか
ら、良好な平坦化には高粘度のSOG溶液が必要とされ、
これは非常に厚いSOG層が谷部に蓄積されることを意味
する。高温硬化の間に膜の収縮が起こり、膜ストレスは
増大し、そしてクラックが生じる。
このクラックの問題を防止するために、極めて可撓性
に富んだ炭素含有率の高い擬似無機SOGが試された。し
かしながら、擬似無機SOGsの有機結合に含まれる水素の
影響に起因して、CMOS半導体装置の特性に関する重要な
フィールド反転の問題を生じるため、この技術は許容さ
れ得ず、このようなSOGsはCMOS装置には使用し得ないこ
とが明らかになった。その結果、SOG平坦化はその固有
の利点にもかかわらず、これらの装置においては全く回
避される傾向にある。
驚くべきことに、特に無機SOGsで生じるクラッキング
の問題は、複合構造を構成する夫々の層を、次の層を塗
布する前に少なくとも300℃、好ましくは少なくとも350
℃に加熱するようにすれば、このような多層複合構造を
形成することによって除去され得ることが分かった。そ
の理由は、夫々のコーティング後に有機金属触媒が接続
され、該接続による揮発性の副生成物が蒸発されて、最
終硬化プロセスの間に放出され得る水およびアルコール
類のような溶媒が存在しないことによって層間の相互結
合が増強されるためである。下地層には存在しないこれ
ら物質を含んだ後続の層が塗布されれば、内部揮発圧は
生じず、複数の層が一緒になって良好に結合されること
になるから、固有の複合構造を形成することが可能であ
る。
図2bにおいて、厚さ210nmの複合SOG層14は、夫々が厚
さ67nmの三つの薄層14a,14b,14cからなっている。平坦
化ステップで塗布されるSOG溶液は、燐ドープされたSOG
溶液である。これはシラノールSixOy（OH）ｚまたは有
機シラノールポリマーSiwOx（OH）ｙ（OC2H5）ｚ、リン
有機金属ポリマーPwOx（OH）ｙ（OR）ｚ、水およびアル
コール類の混合物Ｒ−OHの混合物である。この溶液は、
密封ボトル中に収容されたときに安定である。
滴下および回転の後、アルコール類および水は蒸発
し、これは水形成を伴うシラノール縮合により、非常に
多孔質の固体の形成を可能にする。
こうして、この多孔質の固体は溶解された水、アルコ
ール類および未結合の燐有機金属化合物を含む。この多
孔質固体で被覆されたウエハーは、通常は、アルコール
類および水の蒸発のために、引き続いてインラインホッ
トプレートに移される。
正常には、燐有機金属化合物および多孔質個体の間の
化学結合は、インラインホットプレートでのこの熱処理
の間には起こらない。何故なら、典型的なインライン温
度は約250℃に制限されるからである。
高温（＞400℃）に曝されると、燐有機金属分子は多
孔質個体に結合し、実質的に容積が縮小し、高密度化さ
れ、水（H2O）及びエタノール（C2H5OH）のようなアル
コール類を形成する。このプロセスは以下のように表さ
れる。
この多孔質固体の高密度化段階において、エタノール
のような大きく且つ高度に揮発性の分子を遊離すること
は、固体中に高いストレスが発生する原因になる。閉鎖
孔におけるガス圧の増大は、使用する高温およびこれら
副生成物の揮発性に起因するものである。
底部で生成されたメタノールが大きな距離を拡散して
表面に達し、逃散するのが困難であるという事実に起因
して、該層の加圧は均一ではない。従って、ストレスは
層の底部においてより大である。
膜の表面はその内部よりも迅速に高密度化するから、
層の底部からのこのエタノールの拡散は特に困難であ
る。膜が厚くなるほど、表面へのエタノール拡散はより
困難であり、クラックの防止はより困難になる。
内部圧によって、固体の機械的強度を越えるような機
械的ストレスが局部的に発生すると、クラックが形成さ
れて伝播する。
高温露出の間に、水およびエタノールは、そこから蒸
発する表面にまで固体層を通して拡散しなければならな
い。拡散理論は次のように述べている； ｄ＝（Dt）1/2 ここで、ｄは層の厚さであり、ｔは硬化時間である。
従って、表面に達するために必要な時間は、膜厚は２乗
に比例する； ｔ＝Dd2 単一の厚い層の代わりに多重薄層を用いることによっ
て、溶解した水およびアルコールの除去は大幅に容易に
なり、クラックは除去され得る。例えば、ｄ＝200nmの
単一のSOG層を用いる代わりに、67nmの厚さｄ′を有す
る三つの薄層を用いたとき、及び完全なSOG硬化が夫々
の塗布の間に担持されたとき、溶解された水およびアル
コールを除去するために必要とされる単位コート当たり
の時間ｔ′は： ｔ′＝Ｄ（ｄ′）２＝Ｄ（d/3）２ ＝Ｄ（ｄ）2/9＝t/9; であり、三つのコートが塗布されるときは、必要とされ
る合計時間は3t′＝t/3tである。多重薄コートを用いる
ことによって、SOG硬化は大きく改善され得る。事実、
単位コート当たりの硬化時間ｔ′が全体の硬化時間ｔに
等しく保持されるならば、より乾燥したより高い品質の
SOG膜が得られ、より大きな累積厚さが可能であり、ま
たより高密度のIC構造が達成され得る。三つの層につい
て説明したが、コート数をより多くすれば、より良好な
最終結果およびクラック防止を得ることができる。
実施例 フォトリソグラフィーによりパターンニングされた種
々のアルミニウム線および間隔をもった、図2bに示した
ような試験構造体が作製された。TOK OCD−2P−37313−
SG、4.0重量％P2O5の厚さ67nmの三つの層が塗布され、
夫々の層は350℃において、溶解された水およびアルコ
ールを除去するのに充分な時間だけ硬化された。この場
合、単位コート当たりｔ′＝60秒で、全体の時間3t′は
180秒であった。
図3bに示したように、得られた複合SOG層にはクラッ
クが存在しなかった。
比較例 厚さ200nmの単一のSOG層が、図2aと同一の構造上に形
成された。このSOG層はTOK OCD−2P−80327−SG、4.0重
量％P2O5からなっている。従来技術のプラクティスに従
った層化の後、60秒間の単一の硬化が行われた。次い
で、SOGを割るようにウエハーを分割すると、図3aに示
されるようにクラックが観察された。
有機金属触媒接続を確実にするために必要な温度を決
定するために、夫々のコートの間での揮発性副生成物の
蒸発が行われ、次いで多重SOG層間の充分な結合、およ
びSOG中に含まれる有機金属物質の多孔質自立マトリッ
クス（self matrix）に対する接続が起きる温度を決定
するための重量的熱量的示唆熱分析（DTA）実験が行わ
れた。使用されたSOGはOCD−2P−37313−SGであった。
図４は、その結果を示すチャートである。
このようなDTA分析のために、或るSOG溶液が140℃の
温度で約３時間乾燥され、室内空気中で多くの時間冷却
され、DTA装置内に設置された。その温度は、10℃／分
の固定速度で25℃から1000℃まで上昇された。
上方の曲線はSOG膜の重量ロスを示し、また下方の曲
線は温度上昇に伴う熱ロス/SOGゲインを示している。
10.00重量％ロスを伴う低温の発熱ピークは、低温（6
2℃）において、吸収された多量のガスが開放孔から放
出されることを示している。これは主に水分およびエタ
ノールである。16％の重量ロスを伴う高温（327℃）で
のピークが問題のピークである。それは燐有機金属分子
の多孔質ネットワークに対する節初、容積縮小、および
エタノール関連副生成物の蒸発に対応している。このグ
ラフは、有機金属を接続し、マトリックスを高密度化
し、また新たに生成されたエタノール副生成物を蒸発さ
せるために、約350℃の温度が必要とされることを示し
ている。
300℃程度の温度も使用し得るが、良好な接続、高密
度化および蒸発を確実に行うためには350℃が好まし
い。
エタノールが全部除去されたことの確認は、核分析
（nuclear analysis）によって行われた。
高エネルギー（30MeV）のC1イオン、マイラー吸収体
（mylar absorber）および飛行時間分析器（time of fl
ight ahalyzer）を用いた弾性反動検出（Elastic Recoi
l Detection;ERD）は、ＨおよびＣのような膜中の軽量
元素を容易に検出することができる。この技術は、SOG
プロセッサー上でインライン硬化された後に得られたSO
Gと、制御オーブン内で高温硬化された後に得られたSOG
とを分析し、比較するために用いられた。
使用したSOGについて、燐有機金属分子の存在が、そ
のエトキシ基中に存在する炭素によって検出された。こ
の炭素含有率（検出限界は0.01原子％より小さい）は、
約2.0原子％であった。この分子が固体に結合すると、
そのエトキシ基は揮発性のエタノールを形成し、その炭
素含有率は低下する。炭素含有率が低いほど、有機金属
分子接続の確立は良好である（クラック防止が良好であ
る）。
厚さ67nmの膜がコートされ、エトキシ基の結合および
揮発性エタノールの形成を行うために、ホットプレート
を用いて350℃でインラインで硬化された。同じ厚さの
他のコートが塗布され、同じ方法で硬化された。最後
に、第三の同じコートが塗布され、硬化された。次い
で、この三つのコートサンドイッチ（200nm）は、二段
階高温オーブン中において、窒素中での425℃を越えな
い温度（高Ｔ＃１及び高Ｔ＃２と記す）で加熱され、分
析された。測定された原子濃度は下記の通りであった。
インライン硬化後にも燐は存在するが、炭素は検出さ
れないことが分かる。燐有機金属分子のエトキシ基（−
C2H5）は高密度化固体のシラノール基（Si−OH）と架橋
して、燐の結合および揮発性エタノール（C2H5OH）の生
成を可能にし、これは固体から完全に逃散する。
「インライン硬化」後、「高Ｔ゜＃１」後および「高
Ｔ゜＃２」後における炭素および水素の組成を比較する
ことによって、膜のクラッキングを生じ得る揮発性物質
は、インライン350℃ホットプレートによって、SOGプロ
セッサ上の三つのコートのインライン硬化の後には既に
除去されていることが示される。この結果は極めて重要
である。
望ましくない残留水素は、酸素を介してシリコンおよ
びリンに結合しており、−Si.OHおよびP.OH基を形成す
る。
最も激しいクラッキング問題を起こすのは無機SOGsで
あり、またCMOS装置における平坦化層として最も望まし
いのは無機SOGsであるから、本発明は特に無機SOGsに対
して適用可能である。しかし、クラッキングを減少し、
揮発性の有機副生成物を減少させるために、本発明は擬
似SOGsに対しても有益に適用可能である。
薄層の数は変更し得る。一般則として、層の数が多く
なるほど良好な結果がもたらされる。
積層されたSOG層は、触媒の接続および有機副生成物
の除去を可能とするために、インライン高温ホットプレ
ート、インラインオーブン、インラインプラズマ硬化装
置、インラインマイクロ波装置、インラインオゾン装
置、またはインラインUVオゾン装置で硬化され得る。重
要なことは、この揮発性物質が、夫々のSOG層の塗布の
間で除去されることである。
以上、集積回路の製造における誘電体層の平坦化に関
連して本発明を説明してきたが、本発明は下記のような
他の分野でも適用可能応である。
＜ICの製造における他の工程に対して＞： ・平坦化 ・拡散源 ・誘電体層 ・拡散バリア ・封止 ・接着層 ・バッファー層 ・抗反射層 ・腐食防止層 ・Etc ＜他の半導体装置に対して＞： ・発光ダイオード ・液晶ディスプレー ・電子着色ディスプレー ・光検出器 ・太陽電池 ・センサー ＜他の分野に対して＞： ・光ファイバー ・腐食保護 ・接着促進剤 ・摩擦低減 ・光／熱の反射調節
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ // Ｂ０５Ｄ 7/24 ３０２ Ｈ０１Ｌ 21/30 ５７８ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/312

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】その上に金属配線層が形成された基板を平
    坦化するためのインライン方法であって：前記基板上に
    複数のスピンオン・ガラス成分層を連続的に堆積して複
    合平坦化層を形成することを包含し；前記スピンオン・
    ガラスの成分層は、シラノールポリマー［SixOy（OH）
    ｚ］または有機シラノール［SiwOx（OH）ｙ（OC
    2H5）ｚ］、リン有機金属触媒［PwOx（HO）ｙ（O
    R）ｚ］、水および混合アルコール類の混合物であり；
    夫々の成分層は次の層の塗布前に、300℃〜425℃の温度
    において、配線層を破壊することなく、前記有機金属触
    媒で架橋し且つ該有機金属での架橋後における残留炭素
    含有率を１％未満に低減するのに充分な時間、典型的に
    は約60秒だけインラインでの加熱を受ける方法。
  2. 【請求項２】請求項１に記載の方法であって、夫々の薄
    層が約350℃の温度で硬化される方法。
  3. 【請求項３】請求項２に記載の方法であって、夫々の薄
    層が、前記複数の薄層の複合膜厚に等しい厚さを有する
    単一のスピンオン・ガラス層から揮発性の副生成物を除
    去するために必要とされる実質的に充分な硬化時間だけ
    硬化されることを特徴とする方法。
  4. 【請求項４】請求項１に記載の方法であって、前記スピ
    ンオン・ガラスは無機スピンオン・ガラスであることを
    特徴とする方法。
  5. 【請求項５】請求項１に記載の方法であって、前記スピ
    ンオン・ガラスが、インライン高温プレート、インライ
    ンオーブン、インラインプラズマ硬化装置、インライン
    マイクロ波装置、インラインオゾン装置およびインライ
    ンUVオゾン装置からなる群から選択される加熱手段を用
    いて、少なくとも300℃の温度で硬化されることを特徴
    とする方法。
  6. 【請求項６】請求項１に記載の方法であって、夫々の成
    分層の厚さが約67nmであることを特徴とする方法。
JP03503644A 1990-02-07 1991-02-06 半導体装置を製造するためのスピンオン・ガラス加工技術 Expired - Lifetime JP3137644B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2009,518 1990-02-07
CA002009518A CA2009518C (en) 1990-02-07 1990-02-07 Spin-on glass processing technique for the fabrication of semiconductor device
PCT/CA1991/000041 WO1991012630A1 (en) 1990-02-07 1991-02-06 Spin-on glass processing technique for the fabrication of semiconductor devices

Publications (2)

Publication Number Publication Date
JPH05506330A JPH05506330A (ja) 1993-09-16
JP3137644B2 true JP3137644B2 (ja) 2001-02-26

Family

ID=4144227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03503644A Expired - Lifetime JP3137644B2 (ja) 1990-02-07 1991-02-06 半導体装置を製造するためのスピンオン・ガラス加工技術

Country Status (6)

Country Link
US (1) US5320983A (ja)
JP (1) JP3137644B2 (ja)
KR (1) KR100192937B1 (ja)
CA (1) CA2009518C (ja)
GB (1) GB2257700B (ja)
WO (1) WO1991012630A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204212A (ja) * 1992-08-21 1994-07-22 Sgs Thomson Microelectron Inc 平坦化技術
US5331117A (en) * 1992-11-12 1994-07-19 Sgs-Thomson Microelectronics, Inc. Method to improve interlevel dielectric planarization
US5459352A (en) * 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) * 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
US5858880A (en) * 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
GB9409713D0 (en) * 1994-05-14 1994-07-06 Electrotech Equipments Ltd A method of treating a semi-conductor wafer
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5453406A (en) * 1994-06-13 1995-09-26 Industrial Technology Research Institute Aspect ratio independent coating for semiconductor planarization using SOG
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5643407A (en) * 1994-09-30 1997-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Solving the poison via problem by adding N2 plasma treatment after via etching
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6130152A (en) 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
KR100219562B1 (ko) * 1996-10-28 1999-09-01 윤종용 반도체장치의 다층 배선 형성방법
US6030904A (en) * 1997-08-21 2000-02-29 International Business Machines Corporation Stabilization of low-k carbon-based dielectrics
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
US6939817B2 (en) * 2003-05-08 2005-09-06 Micron Technology, Inc. Removal of carbon from an insulative layer using ozone
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7101754B2 (en) * 2004-06-10 2006-09-05 Dalsa Semiconductor Inc. Titanium silicate films with high dielectric constant
US7141503B2 (en) * 2004-06-25 2006-11-28 Ami Semiconductor, Inc Methods for manufacturing a soft error and defect resistant pre-metal dielectric layer
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663277A (en) * 1969-08-04 1972-05-16 Ncr Co Method of insulating multilevel conductors
FR2123652A5 (ja) * 1970-02-19 1972-09-15 Ibm
US3658584A (en) * 1970-09-21 1972-04-25 Monsanto Co Semiconductor doping compositions
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4826709A (en) * 1988-02-29 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Devices involving silicon glasses
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices

Also Published As

Publication number Publication date
WO1991012630A1 (en) 1991-08-22
US5320983A (en) 1994-06-14
JPH05506330A (ja) 1993-09-16
KR100192937B1 (ko) 1999-06-15
CA2009518A1 (en) 1991-08-07
GB2257700B (en) 1993-12-15
GB2257700A (en) 1993-01-20
GB9218935D0 (en) 1992-10-28
CA2009518C (en) 2000-10-17

Similar Documents

Publication Publication Date Title
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
EP0536160B1 (en) Moisture-free sog process
JP3418458B2 (ja) 半導体装置の製造方法
CN102569179B (zh) 形成受控的空隙的材料和方法
JP3568537B2 (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
US6214748B1 (en) Semiconductor device and method for the fabrication thereof
CN100530564C (zh) 密封多孔低k介电材料的方法
US5457073A (en) Multi-level interconnection CMOS devices with SOG
US6423651B1 (en) Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film
US5541445A (en) High performance passivation for semiconductor devices
US7563706B2 (en) Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
CA2439812A1 (en) Dielectric films for narrow gap-fill applications
WO1991019317A1 (en) Sog with moisture resistant protective capping layer
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
KR19980071624A (ko) 실리카 박막 형성용 조성물 및 이의 형성 방법
KR940005723B1 (ko) 반도체 장치
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
JP2883333B2 (ja) 半導体装置の製造方法
JP4269696B2 (ja) 絶縁膜形成方法とそれを用いた半導体装置
TW492145B (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
JPH08213456A (ja) 半導体装置
JPS63137433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11