KR19980071624A - 실리카 박막 형성용 조성물 및 이의 형성 방법 - Google Patents

실리카 박막 형성용 조성물 및 이의 형성 방법 Download PDF

Info

Publication number
KR19980071624A
KR19980071624A KR1019980005694A KR19980005694A KR19980071624A KR 19980071624 A KR19980071624 A KR 19980071624A KR 1019980005694 A KR1019980005694 A KR 1019980005694A KR 19980005694 A KR19980005694 A KR 19980005694A KR 19980071624 A KR19980071624 A KR 19980071624A
Authority
KR
South Korea
Prior art keywords
hydrogen silsesquioxane
silica
silsesquioxane resin
substrate
solvent
Prior art date
Application number
KR1019980005694A
Other languages
English (en)
Inventor
아키히코 고바야시
가쓰티시 미네
다카시 나카무라
모토시 사사키
기요타카 사와
Original Assignee
다나베 에이치
다우 코닝 도레이 실리콘 캄파니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP05688297A external-priority patent/JP3848424B2/ja
Priority claimed from JP11126497A external-priority patent/JP3589337B2/ja
Application filed by 다나베 에이치, 다우 코닝 도레이 실리콘 캄파니, 리미티드 filed Critical 다나베 에이치
Publication of KR19980071624A publication Critical patent/KR19980071624A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/06—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/20—Diluents or solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Abstract

본 발명은 기판에 적용시 평탄화 피복물로서 작용하며 고-에너지 조사에 노출시 후속적으로 전환되는, 실리카 박막을 형성하는 조성물에 관한 것이다. 수득되는 실리카 박막은 우수한 전기 절연성을 지닌다. 이 조성물은 (A) 분자량이 1,500 이하인 하이드로겐 실세스퀴옥산 수지 45중량% 이상을 포함하는 하이드로겐 실세스퀴옥산 수지 및 (B) 용매를 포함한다. 실리카 박막은 용매 (B)를 증발시킨 다음 피복된 기판을 고-에너지 조사에 노출시켜 하이드로겐 실세스퀴옥산 수지 (A)의 일부분 이상을 실리카로 전환시킴으로써 수득된다. 바람직한 기판은 하나 이상의 전기 전도 층을 갖는 반도체 기판이다.

Description

실리카 박막 형성용 조성물 및 이의 형성 방법
본 발명은 실리카 박막을 형성하는 조성물 및 이들의 형성 방법에 관한 것이다. 수득되는 생성물은 기판에 대한 평탄화 피복물로서의 성능이 탁월하고 고-에너지 조사에 대한 노출에 의해 세라믹형 실리카 박막으로 전환된다. 본 발명은 또한 전기 절연층을 포함하는 반도체 장치 및 이러한 장치의 조립 방법에 관한 것이다.
DRAM 및 와이퍼(기판)상에 형성된 논리 집적 회로(logic integrated circuits: 전기 전도 층 및 전도체와 같은 요소를 포함하는 상호연결 구조)와 같은 반도체 장치는 회로 표면상에 전기 절연 층을 제공함으로써 보호된다. 이러한 장치내에 다수의 전기 회로를 집적시킴으로써 형성된 다층 상호연결 구조에 있어서, 중간층인 유전층은 예를 들면 상부층 및 하부층내 상호연결체 사이에 제공된다.
전자 장치의 보호 또는 절연층으로서의 세라믹형 실리카 박막의 용도가 공지되어 있다. 예를 들어, 미국 특허 제4,756,977호는 하이드로겐 실세스퀴옥산 수지를 기판상에 피복한 후, 용매를 증발시키고 150℃ 내지 1,000℃로 가열하여 세라믹형 실리카로 전환시키는, 실리카 박막에 의한 전자 장치의 피복 방법을 교시하고 있다.
그러나, 하이드로겐 실세스퀴옥산 수지는 통상적으로 상당한 양의 휘발성 성분을 포함한다. 그 결과, 고온 노출시, 필름 두께가 감소되고 필름내 내부 응력이 생성되는 문제가 유발된다. 더우기, 휘발성 성분의 증발 및 제거는 주변 장치의 오염을 유발시킬 수 있다.
하이드로겐 실세스퀴옥산 수지의 저 분자량 성분을 제거하는 방법은 제안되어 있다. 예를 들어, 미국 특허 제5,416,190호는 상기 수지에 용매를 첨가함으로써 이러한 성분을 제거하는 것을 청구하고 있다. 불행히도, 이러한 방법에 의할 경우 기판에 적용시 평탄화 피복물로서의 성능이 불량한 하이드로겐 실세스퀴옥산 수지가 수득된다. 또한, 고 분자량 하이드로겐 실세스퀴옥산 수지는 연화점이 높기 때문에(180℃ 이상), 기판에 대한 평탄화 피복물로서의 성능은 불량하다. 따라서, 기판 평탄화에 이를 사용하기 위해서는 고온(200℃ 이상)에서의 가열 및 용융을 필요로 한다. 고 분자량 하이드로겐 실세스퀴옥산 수지는 또한 다층 구조를 갖는 전자 장치용 기판상의 표면 형태적 불규칙성을 채우는 능력이 불량하므로 그 결과, 일부 적용에 있어서는 충분히 만족스럽지 않을 수 있다.
본 발명의 목적은 기판에 적용시 평탄화 피복물로서의 성능이 우수하고 고-에너지 조사에 노출시 탁월한 전기 절연성을 갖는 실리카 박막으로 용이하게 전환되는 필름 형성 조성물을 제공하는 것이다.
또한, 본 발명의 목적은 이러한 실리카 박막의 형성 방법을 제공하는 것이다.
또한, 본 발명의 목적은 기판상의 상호연결 구조물을 피복 및 평탄화시키는데 있어 탁월한 능력을 나타내는 전기 절연 층을 포함하는 반도체 장치를 제공하는 것이다.
도 1a 내지 도 1d는 본 발명의 반도체 장치의 조립에 있어서 각종 방법을 도시한 개략도이다.
도 2는 스핀 피복에 의해 실시예 7에서 생성된 하이드로겐 실세스퀴옥산 수지 박막을 나타내는 단면도이다.
도 3은 실시예 7에서 생성된 실리카 박막을 나타내는 단면도이다.
도 4는 스핀 피복에 의해 비교 실시예 2에서 생성된 하이드로겐 실세스퀴옥산 수지 박막을 나타내는 단면도이다.
도 5는 비교 실시예 2에서 생성된 실리카 박막을 나타내는 단면도이다.
본 발명은 (A) 분자량이 1,500이하인 하이드로겐 실세스퀴옥산 수지 45중량% 이상을 함유하는 하이드로겐 실세스퀴옥산 수지 및 (B) 용매를 포함하는, 실리카 박막의 형성용 조성물을 제공한다. 본 발명은 또한 기판의 표면을 상기 실리카 박막 형성 조성물로 피복시키는 단계, 용매(B)를 증발시키는 단계 및, 피복된 기판을 고-에너지 조사에 노출시켜 하이드로겐 실세스퀴옥산 수지(A)의 일부분 이상을 실리카로 전환시키는 단계를 포함하는, 실리카 박막의 형성 방법에 관한 것이다. 바람직한 기판은 장치의 표면이 하나 이상의 전기 전도 층을 포함하는 상호연결 구조를 갖는 반도체 장치이다.
본 발명의 하이드로겐 실세스퀴옥산 수지는 주요 구조가 3작용성 실옥산 단위 HSiO3/2[즉, 화학식 (HSiO3/2)n(여기서, n은 정수이다)의 중합체]로 이루어진 폴리실록산이다. 분자 구조에 의한 차이를 기본으로 하여, 하이드로겐 실세스퀴옥산 수지는 래더(ladder) 폴리실록산 및 케이지(cage) 폴리실록산을 포함한다. 래더 폴리실록산의 말단은 예를 들면, 하이드록실 그룹, 트리메틸실록시와 같은 트리오가노실록시 그룹 또는 디메틸하이드로겐실록시와 같은 디오가노하이드로겐실록시 그룹으로 말단차단된다.
하이드로겐 실세스퀴옥산 수지(A)는 분자량이 1,500이하인 하이드로겐 실세스퀴옥산 수지를 각각 45중량%이상 및 바람직하게는 50중량%이상 포함하여야 한다. 이 성분이 45중량% 미만인 경우, 수득되는 피복물은 기판 평탄화 피복물로서의 성능이 불량하다. 특히, 상기 수지(45중량%Mw≤1,500)는 다층 구조, 즉 상부층 상호연결체상의 하부층 상호연결체를 갖는 전자 장치용 기판상의 표면 형태적 불규칙성을 채우는 능력이 부족하여, 우수한 전기 절연 특성을 갖는 균일한 실리카 박막을 형성할 수 없다.
하이드로겐 실세스퀴옥산 수지는 일반적으로 당해 분야에 공지되어 있으며 트리클로로실란의 가수분해 및 다중축합에 의해 합성된다[참조: 미국 특허 제3,615,272호 및 JP-As 제59-189126호(1984) 또는 제60-42426호(1985)].
성분(A)는 또한 저 분자량 성분(1,500 이하의 분자량)의 제조를 증가시키는 방법으로 하이드로겐 실세스퀴옥산 수지를 합성하는 공지 방법에 의해 제조될 수 있다. 이러한 수지(A)는 또한 공지 방법으로 이미 합성된 하이드로겐 실세스퀴옥산 수지상에서의 분자 분획화에 의해 저 분자량 성분을 분리함으로써 또한 제조될 수 있다. 이러한 분자량 분획화는 이미 합성된 수지를 비극성 용매중에 용해한 후 극성 용매를 수득된 용액에 가함으로써 용이하게 수행된다.
용매(B)가 성분(A)의 화학적 변화를 유발하지 않으면서 성분(A)를 용해할 수 있는 한 용매(B)에 대한 적용에 있어 특별한 제한은 없다. 적용가능한 용매는 톨루엔 또는 크실렌과 같은 방향족 용매; 헥산, 옥탄 및 헵탄과 같은 지방족 용매; 메틸 에틸 케톤 또는 메틸 이소부틸 케톤과 같은 케톤 용매; 부틸 아세테이트 또는 이소아밀 아세테이트와 같은 지방족 에스테르 용매; 및 쇄 메틸실록산(예: 1,1,1,3,3,3-헥사메틸디실란 또는 1,1,3,3-테트라메틸디실록산), 사이클릭 실록산(예: 1,1,3,3,5,5,7,7-옥타메틸테트라사이클로실록산 또는 1,3,5,7-테트라메틸테트라사이클로실록산) 및 실란 화합물(예: 테트라메틸실란 및 디메틸디에틸실란)과 같은 실리콘 용매로 예시된다. 실리콘 용매가 바람직하다.
본 발명인 실리카 박막 형성 조성물은 통상적으로 (A) 및 (B)의 배합 중량을 기준으로 하여, 하이드로겐 실세스퀴옥산 수지(A) 5 내지 50중량%, 바람직하게는 10 내지 40중량%를 포함한다.
본 조성물은 성분 (A) 및 (B)를 균질하게 혼합함으로써 간단하게 제조된다. 세라믹 옥사이드 전구체와 같은 기타 성분 또한 본 발명의 목적에 반하지 않는한 혼합될 수 있다. 이들 전구체는 테트라-n-프로폭시지르코늄, 테트라이소부톡시티타늄, 트리스펜탄디옥소알루미늄, 펜타에톡시탄탈륨, 트리프로폭시바나듐, 펜타에톡시니오븀, 펜탄디옥소지르코늄 및 디부톡시비스펜탄디옥소티타늄으로 예시된다.
플라티늄 촉매 또는 로듐 촉매를 본 실리카 박막 형성 조성물에 가하여 필름의 형성 속도와 형성도를 증가시킬 수 있다. 이들 촉매는 클로로플라틴산 또는 클로로플라틴산과 테트라메틸디비닐디실록산의 착물로 예시된다. 이들 촉매는 일반적으로 성분(A)의 백만 중량부 각각에 대해 1 내지 500중량부의 범위로 사용될 것이다.
본 발명의 조성물은 고-에너지 조사에 노출되는 경우 실리카 박막을 형성한다. 본원에 사용된 것으로써, 실리카는 이산화규소(SiO2)를 의미하며 무정형 실리카 및 실라놀 그룹 및/또는 수소 원자가 완전히 제거되지 않은 무정형 실리카 모두를 포함한다. 세라믹 전구체가 가해지는 경우, 이러한 첨가제도 또한 존재할 수 있다.
본 발명의 방법에 사용가능한 기판은 세라믹 기판, 각종 금속 기판 및 전자 장치로 예시될 수 있으며, 전자 장치가 바람직하다.
실리카 박막을 형성시키기 위한 본 발명의 방법은 1) 기판의 표면을 실리카 박막 형성 조성물로 피복시키는 단계; 2) 용매 (B)를 증발시키는 단계 및 3) 피복된 기판을 고-에너지 조사에 노출시켜 하이드로겐 실세스퀴옥산 수지(A)의 일부분 이상을 실리카로 전환시키는 단계를 포함한다.
실리카 박막 형성 조성물을 기판상에 적용시키기 위한 피복 기술은 이것이 실리카 형성 조성물을 균일하게 적용할 수 있는 한 중요하지는 않다. 적합한 피복 기술은 스핀 피복, 침지 피복, 분무 피복 및 유동 피복이 있다.
성분(B)를 증발시키는 기술은 중요하지 않으며 주위 온도 또는 승온에 정치시키거나 감압하 또는 가스 대류하에 공기중에서 건조시키는 것으로 예시된다. 스핀 피복을 피복 기술로써 사용하는 경우, 용매는 회전하는 동안 배출되며 건조 시간이 최소화된다.
기판 표면을 피복한 후, 피복된 기판을 고-에너지 조사에 노출시킴으로써 기판 표면상의 하이드로겐 실세스퀴옥산(A) 일부분 이상을 실리카로 전환시킨다. 고-에너지 조사는 전자 빔, 자외선 조사, x-선, 적외선 조사 및 단파장 조사, 바람직하게는 전자 빔 형태로부터 선택된다. 고-에너지 조사에 대한 노출은 바람직하게는 공기 또는 산소-함유 가스중에서 수행된다. 산소-함유 가스외에 다른 가스를 또한 사용할 수 있다. 비-산소 가스로는 질소 또는 아르곤이 예시된다.
고-에너지 조사는 하이드로겐 실세스퀴옥산 수지중의 규소-결합된 수소 원자를 활성화시킴에 의해 실리카로 전환시켜, 대기 중 가스성 산소를 산화시킨다. 고-에너지 조사에 대한 노출 및 실리카로의 전환 동안의 온도는 바람직하게는 저-분자량 하이드로겐 실세스퀴옥산 수지의 배출 및 외부로의 이동을 최대로 억제하는 온도이며, 바람직하게는 10℃ 내지 50℃의 범위이다.
도 1a에서 나타낸 바와 같이, 반도체 장치의 조립은 반도체 기판의 표면(1)상에 기재 절연 층(2)를 형성시키는 것으로 시작한다. 다음, 전기 전도 층을 금속, 예를 들면 알루미늄을 스퍼터링(sputtering)시켜 기재 절연 층(2)상에 형성시킨다. 하부층 상호연결체(3a), (3b) 및 (3c)를 공지된 방법으로 전도 층을 패턴화(patterning)시켜 형성시킨다.
도 1b에서 나타낸 바와 같이, 절연 층(4)을 하부층 상호연결체(3a), (3b) 및 (3c)위에 후속적으로 형성시킨다. 이러한 절연층의 표면을 감광성내식막(photoresist)으로 차폐시키고, 하부층 상호연결체(3a) 및 (3c)위에 있는 절연 층(4)를 선택적으로 에칭시킴으로써 각각 하부층 상호연결체(3a) 및 (3c)에 이르는 구멍을 제공한다. 이들 구멍내의 금속, 예를 들면 알루미늄을 스퍼터링시킴으로써 전도층이 형성된다. 이후 플라즈마 에칭에 의해 절연 층(4)이 노출될때까지 역에칭(etchback)하여 상기 구멍내에 중간층 연결체(5)를 생성시킨다[참조: 도 1c].
다음 상부층 상호연결체(6a) 및 (6b)와 절연 층(7)을 하부층 상호연결체 (3a) 및 (3c)와 절연 층(4)를 제공하는데 사용된 방법과 동일한 방법으로 역에칭된 표면상에 형성시킨다(참조: 도 1d). 앞서의 단계들에 의해, 상호연결체가 기재 절연 층(2) 및 중간층인 유전층(4)와 (7)에 의해 전기적으로 절연되어 있는 하부층 상호연결체(3a) 및 (3c)와 상부층 상호연결체 (6a) 및 (6b)의 다층 상호연결체 구조가 반도체 기판(1)상에 형성된다.
기재 절연층(2) 및 중간층인 유전층(4)와 (7)은 실리카 박막 형성 조성물로부터 제조된, 주로 실리카인 박막이다. 기부 절연 층(2) 및 중간층인 유전층(4)와 (7)을 형성시키기 위해, 우선 반도체 기판 (1)의 표면(도 1a) 또는 하부층 상호연결체(3a), (3b) 및 (3c)(도 1b)위에, 또는 상부층 상호연결체(6a) 및 (6b)(도 1d)위에 본 발명의 실리카 박막 형성 조성물을 도포시켜 피복물을 형성시킨다. 다음, 도포된 피복물로부터 용매를 증발시켜 제거한다.
피복 형성 동안에, 반도체 기판의 표면 형태적 차이로 인하여 저면에 갭(gap)이 생성될 수 있다. 즉 하부층 상호연결체(3a), (3b) 및 (3c)중에, 및 상부층 상호연결체(6a) 및 (6b) 사이에 함몰(depression)이 형성된다. 피복물 표면 자체는 흔히 굴곡형 또는 파도형 상태로 된다. 이들 갭과 굴곡형 표면 상태를 제거하기 위하여, 도포된 피복물을 바람직하게는 피복물의 휘발이 방지되는 온도(60℃ 이하)에서 가열하고 용융시킴으로서 표면 형태적 차이를 채우고 메꾸어 도포된 피복물을 평탄화시킨다.
하이드로겐 실세스퀴옥산 수지 피복물의 경화는 도포된 피복물을 고-에너지 조사에 노출시킴으로써 수행된다. 이것은 상기 수지의 일부분 이상을 전환, 즉 피복물을 실리카로 전환시키고, 이로써, 실리카 기재 절연 층(2) 또는 실리카 중간층인 유전층(4) 또는 (7)을 형성시킨다.
청구된 실리카 박막 형성 조성물은 기판에 대한 평탄화 피복물로서의 탁월한 성능을 제공하며, 다층 구조를 갖는 전자 장치용 기판상의 불균일한 표면 형태적 특징을 채우는데 탁월한 눙력을 지니며, 고-에너지 조사에 노출시킴으로써 전기 절연 특성이 탁월한 실리카 박막으로 전환된다. 본 발명의 조성물은 다층화된 반도체 장치에 있어서 중간층 유전 필름과 같은 적용물에 있어 유용하다.
당해 분야의 숙련가들이 본 발명을 더욱 잘 이해하고 숙지할 수 있도록 하기 실시예를 나타내며, 본 발명은 청구범위에 완전히 한정된다.
실시예
본 실시예에서의 부는 중량부를 말한다. 실시예에서 실리카로의 전환은 푸우리에 변환(Fourier transform) 적외선 흡수 분광 분석에 의해 필름내 SiH의 잔류%를 측정함으로써 평가한다. 실시예 2 내지 6 및 비교 실시예 1에서의 측정은 투과 모드로 수행되는 반면, 실시예 7 및 비교 실시예 2에서의 측정은 반사 모드로 수행된다. 참조로, 전자 빔 노출 전 및 후 모두에서 스핀 피복에 의해 도포된 하이드로겐 실세스퀴옥산 수지 박막에 대해 각 실시예에서 굴절율을 측정한다.
분자량은 하기 측정 조건을 사용한 겔 침투 크로마토그래피(GPC)로 측정한다.
장치: 802A(Tosoh Corporation 제조원)
컬럼: G3000/G4000/G5000/G6000
담체 용매: 톨루엔
컬럼 온도: 30℃
분자량 표준물: 폴리스티렌
검출: 차등 굴절계
샘플: 고체 2중량%(톨루엔 용액)
실시예 1
수지 제조
미국 특허 제3,615,272호의 실시예 1의 방법에 의해 하이드로겐 실세스퀴옥산 수지를 합성한다. 하이드로겐 실세스퀴옥산 수지 생성물의 GPC 분석으로 다음 결과가 수득된다: 수 평균 분자량 1,540, 중량 평균 분자 중량 7,705,41중량% 및 1,500 이하의 분자량을 갖는 상기 성분 41중량%. 연화점은 90℃이다.
이 수지를 미국 특허 제5,416,190호의 실시예 1의 방법으로 분자량 분획화시킨다. 수득되는 하이드로겐 실세스퀴옥산 수지 분획의 GPC 분석으로 다음 결과가 수득된다: 수 평균 분자량 743, 중량 평균 분자량 1,613 및 1,500 이하의 분자량을 갖는 상기 성분 72중량%. 이의 연화점은 25℃이다.
실시예 2
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부를 포함하는 혼합 용매에 용해시켜 고체 30중량%를 함유하는 수지 용액을 수득한다.
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 652nm(6,520Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다.
생성된 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 하이드로겐 실세스퀴옥산 수지를 필름 두께를 현저히 감소시키지 않으면서 실리카로 전환시킨다. 전환 후의 필름은 균열 및 기타 이상이 없다. 결과는 표 1에 기재되어 있다.
실시예 3
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여, 실시예 2에 기술된 바와 같이 제조된 하이드로겐 실세스퀴옥산 수지 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 650nm(6,504Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다.
생성된 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)으로부터의 전자 빔(240Mrad의 양)에 노출시킨다. 하이드로겐 실세스퀴옥산 수지를 필름 두께를 현저히 감소시키지 않으면서 실리카로 전환시킨다. 전환 후의 필름은 균열 및 기타 이상이 없다. 결과는 표 1에 기재되어 있다.
실시예 4
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부로 이루어진 혼합 용매에 용해시켜 고체 40중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 상기 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 1,322nm(13,215Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다.
생성된 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)으로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 필름 두께가 현저히 감소되지 않으면서, 하이드로겐 실세스퀴옥산 수지가 실리카로 전환된다. 전환 후의 필름은 균열 및 기타 이상이 없다.
규소 웨이퍼를 스핀 피복 후 및 전자 빔에의 노출 후에 푸우리에-변환 적외선 흡수 분광 분석(투과 모드)을 수행한다. 단위 필름 두께당 상대적인 SiH 몰%는 필름 두께를 SiH 신축 진동(stretching vibration)으로 지정된 2,260cm-1에서 흡수 피크의 흡광도로 나누어서 계산한다. 스핀 피복 후의 값을 100%로 가정하면, 그 결과는 전자 빔 노출 후에 80%로의 강하를 나타내는데, 이는 SiH 그룹이 소실되어 경화가 발생됨을 확증하는 것이다. 또한, SiO 신축 진동으로 지정된 흡수 피크가, 스핀 피복후, 케이지 TH구조에서 기원하는 1,125cm-1에서 단일 피크로서 나타났으나, 전자 빔 노출 후에는 1,125cm-1에서 피크 강도가 감소된 반면, 1,070cm-1에서 피크가 나타났다. 후자의 이러한 피크는 랜덤 네트워크 TH구조 또는 SiO2구조에서 기원한다. 이러한 관찰을 통해 전자 빔에의 노출에 의해 필름의 일부분이 실리카로 전환되었음이 확증된다. 그 결과는 표 1에 기재되어 있다.
실시예 5
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여, 실시예 2에 기술된 바와 같이 제조된 하이드로겐 실세스퀴옥산 수지 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 652nm(6,520Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다.
생성된 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시키고, 이어서 100ppm 산소를 함유하는 질소 유동하에 1시간 동안 400℃의 석영 오븐에서 어닐링시킨다.
실리카로의 전환 정도는 실시예 1에서보다 다소 크지만, 여전히 필름 두께의 현저한 감소는 없다. 또한, 최종 실리카 박막은 균열 및 기타 이상이 없었다. 결과는 표 1에 기재되어 있다.
실시예 6
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 메틸 이소부틸 케톤에 용해시켜 고체 30중량%를 함유하는 수지 실세스퀴옥산 수지 용액을 제조한다.
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여, 당해 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 663nm(6,631Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다.
생성된 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 필름 두께가 현저히 감소되지 않으면서 실리카로 전환된다. 전환 후의 실리카 박막은 균열 및 기타 이상이 없다.
실시예 7
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부를 포함하는 혼합 용매에 용해시켜 고체 25중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
도 2에서 볼 수 있는 바와 같이 최대 두께가 812nm(8,120Å)인 필름(1)은 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 이 용액을 웨이퍼상에 스핀 피복시킴으로써 패턴화된 다가규소(polysilicon) 웨이퍼(3) 형상 높이 0.5μm, 형상 폭 0.18μm 및 형상 간격 0.18μm)상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다. 공극 영역(2)가 존재한다. 이 규소 웨이퍼를 질소 유동하에 60℃에서 3분 동안 고온 평판상에서 가열시키는 경우 유동화가 발생한다. 이러한 유동화에 의해 형상간 갭의 완전한 충전 및 수지 표면의 평탄화가 수득된다.
규소 웨이퍼(3)을 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 도 3에서 볼 수 있는 바와 같이 생성된 실리카 4에서는 어떠한 균열 및 기타 이상도 관찰되지 않았다.
비교 실시예 1
실시예 1에 기술된 바와 같이 합성된 비분획화 하이드로겐 실세스퀴옥산 수지(분자량이 1,500 이하인 성분의 함량 41중량%)를 메틸 이소부틸 케톤에 용해시켜 고체 함량이 35중량%인 용액을 제조한다.
500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여, 상술된 용액을 웨이퍼상에 스핀 피복시킴으로써 두께가 1,278nm(12,780Å)인 하이드로겐 실세스퀴옥산 수지 필름을 규소 웨이퍼상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다. 이어서, 규소 웨이퍼를 70ppm 산소가 함유된 질소 유동하에 400℃에서 1시간 동안 석영 오븐에서 어닐링시킨다.
이 경우에 필름 두께의 실질적인 감소가 관찰되나, 하이드로겐 실세스퀴옥산 수지는 실리카로 전환된다. 또한, 전환 후 실리카 박막에서 균열이 관찰된다. 그 결과는 표 1에 기술되어 있다.
비교 실시예 2
실시예 1에 기술된 바와 같이 합성된 비분획화 하이드로겐 실세스퀴옥산 수지(분자량이 1,500 이하인 성분의 함량 41중량%)를 메틸 이소부틸 케톤에 용해시켜 고체 함량이 20중량%인 용액을 제조한다.
도 4에서 볼 수 있는 바와 같이 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여, 당해 용액을 웨이퍼상에 스핀 피복시킴으로써 최대 두께가 804nm(8,036Å)인 하이드로겐 실세스퀴옥산 수지 필름(1)을 패턴화된 다가규소 웨이퍼(3)(형상 높이 0.5μm, 형상 폭 0.18μm 및 형상 간격 0.18μm)상에 형성시킨다. 이어서, 용매를 완전히 증발시킨다. 공극 영역(2)가 존재한다. 이 규소 웨이퍼를 질소 유동하에 60℃에서 3분 동안 고온 평판상에서 가열시키는 경우 유동화가 발생한다. 그러나, 이 경우, 유동화는 형상간 갭의 완전한 충전 또는 수지 표면의 평탄화를 이루진 못한다.
이어서, 규소 웨이퍼를 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 하이드로겐 실세스퀴옥산 수지가 실리카로 전환된다. 도 5에서 볼 수 있는 바와 같이, 전환 후의 실리카 박막(4)에서는 균열이 없었지만, 수지 표면중의 굴곡이 제거되지 않았고 공극 영역(2)가 잔류하였다. 그 결과는 표 1에 기재되어 있다.
실시예 8
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부의 혼합 용매에 용해시켜 고체 15중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
이 용액을 사용하여 규소 기판상에 조립된, 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)을 갖는 반도체 장치내의 상호연결 층 사이에 전기적 절연 층을 형성시킨다. 기재 형상물을 CVD(화학적 증기 침착)으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 654nm(6,540Å)의 피막을 형성시킨다.
이어서, 기판을 70ppm 산소가 함유된 질소 가스하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 전자 빔(160Mrad의 양)에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 이 전기 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉(hole contact) 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 9
실시예 8에 기술된 용액을 본 실시예에 사용하여 규소 기판상에 조립된 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기적 절연 층을 형성시킨다. 기재 형상물을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 653nm(6,530Å)의 피막을 형성시킨다.
이어서, 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 240Mrad의 양에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 이 전기적 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 10
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 10부 및 옥타메틸트리실록산 70부의 혼합 용매에 용해시켜 고체 25중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
이 용액을 사용하여 규소 기판상에 조립된, 다층 알루미늄 상호연결 구조(형상 높이 1.0μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기적 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 1,324nm(13,240Å)의 피막을 형성시킨다.
이어서, 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)으로부터 160Mrad의 양에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 이 전기 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 11
실시예 8에 기술된 용액을 본 실시예에 사용하여 규소 기판상에 조립된 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 654nm(6,540Å)의 피막을 형성시킨다.
이어서, 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 160Mrad의 양에 노출시키는 경우, 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
이후, 기판을 산소 농도가 100ppm인 질소 유동하에 400℃로 석영 노에서 1시간 동안 베이킹한다.
실리카로의 전환 정도는 실시예 8에 비해 약간 향상되었으나, 필름(전기 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 이 전기 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 12
실시예 1에 기술된 분획을 메틸 이소부틸 케톤에 용해시켜 고체 15중량%를 함유하는 용액을 수득한다.
이 용액을 사용하여 규소 기판상에 조립된, 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기적 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 648nm(6,485Å)의 피막을 형성시킨다.
이어서, 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)으로부터 160Mrad의 양에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 당해 전기적 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 13
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부의 혼합 용매에 용해시켜 고체 25중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
이 용액을 사용하여 규소 기판상에 조립된, 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 823nm(8,230Å)의 피막을 형성시킨다.
이 기판을 질소 유동하에 60℃로 3분 동안 고온 평판상에서 가열시키는 경우 유동화가 발생한다. 이 유동화는 형상 사이의 완전한 충전 및 피막 표면의 평탄화를 유발한다.
기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 160Mrad의 양에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
CVD 필름을 이 전기적 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
실시예 14
실시예 1에서 제조된 하이드로겐 실세스퀴옥산 수지 분획을 헥사메틸디실록산 30부 및 옥타메틸트리실록산 70부의 혼합 용매에 용해시켜 고체 18중량%를 함유하는 하이드로겐 실세스퀴옥산 수지 용액을 제조한다.
이 용액을 사용하여 규소 기판상에 조립된, 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 예비-금속 층을 형성시킨다. 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 700nm(7,005Å)의 피막을 형성시킨다.
이 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)로부터의 160Mrad의 양에 노출시킨다. 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았다. 이어서, 기판을 1시간 동안 700℃로 석영 노에서 추가로 베이킹한다. 이때 실리카로의 전환 정도는 100%에 도달하였으나, 어떠한 균열 또는 기타 이상도 관찰되지 않았다.
다층 상호연결 구조물을 접촉/홀 접촉 기법을 사용하여 당해 전기 절연 층상에 후속적으로 조립한다. 생성된 장치의 전기적 특성에 있어서 어떠한 이상도 관찰되지 않았다.
비교 실시예 3
수 평균 분자량이 1,540이고 중량-평균 분자량이 7,705인 하이드로겐 실세스퀴옥산 수지(분자량이 1,500 이하인 성분 41%, 연화점 90℃)을 메틸 이소부틸 케톤에 용해시켜 고체 18중량%를 함유하는 용액을 제조한다.
이 용액을 사용하여 규소 기판상에 조립된 다층 알루미늄 상호연결 구조(형상 높이 1.0μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기적 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 당해 사용하여 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 1,278nm(12,780Å)의 피막을 형성시킨다.
이 웨이퍼를 산소 농도가 100ppm인 질소 유동하에 석영 노에서 400℃로 1시간 동안 베이킹한다.
피막 두께의 실질적인 감소가 발생하였고, 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 균열이 관찰되었다.
CVD 필름을 당해 전기 절연 층상에 형성시키고, 다층 상호연결 구조물을 홀 접촉 기법에 의해 후속적으로 조립한다. 이 경우에, 불완전한 전기적 접촉이 당해 장치의 일부에서 관찰되었다.
비교 실시예 4
비교 실시예 3에 기술된 수지를 메틸 이소부틸 케톤에 용해시켜 고체 22중량%를 함유하는 용액을 수득한다.
이 용액을 사용하여 규소 기판상에 조립된 다층 알루미늄 상호연결 구조(형상 높이 0.5μm 및 형상 폭과 형상 간격 각 0.18μm의 패턴)를 갖는 반도체 장치내의 상호연결 층 사이에 전기 절연 층을 형성시킨다. 기재 형상을 CVD 필름으로 피복시키고, 이어서 500rpm에서 3초간의 예비 회전 및 3,000rpm에서 10초간의 주회전을 사용하여 당해 용액을 기판상에 스핀 피복시킨다. 용매를 완전히 증발시켜 두께 848nm (8,480Å)의 피막을 형성시킨다.
생성된 기판을 고온 평판상에서 3분 동안 60℃에서 질소 유동하에 가열하면 유동화가 발생하지만, 이 경우 형상 사이의 완전한 충전 및 피막 표면의 평탄화가 수득되지 않는다.
이어서, 기판을 70ppm 산소가 함유된 질소하에 전자 빔 조사 장치(165kV의 가속 전압)로부터 160Mrad의 양에 노출시키고, 피복중 하이드로겐 실세스퀴옥산 수지의 실리카로의 전환이 확인되었다. 전환 후의 필름(전기적 절연 층)에서 어떠한 균열 또는 기타 이상도 관찰되지 않았으나, 표면중의 굴곡(웨이브)이 제거되지 않았다.
CVD 필름을 당해 전기 절연 층상에 형성시키고, 다층 상호연결 구조물의 조립을 홀 접촉 기법에 의해 후속적으로 수행한다. 그러나, 이 경우 표면중의 빈번한 돌출 및 함몰로 인해 미세조립은 불가능한 것으로 판명되었다.
필름 두께(Å) 굴절률(RI) 필름 경화의정도(*1) 균열
스핀피복 후 전자 빔노출 후 어닐링후 스핀피복 후 전자 빔노출 후 어닐링후
2 6520 6413 - 1.401 1.363 - 70 없음
3 6504 6412 - 1.402 1.369 - 57 없음
4 13215 12951 - 1.403 1.37 - 80 없음
5 6520 6413 6355 1.401 1.371 1.372 60 없음
6 6631 6532 - 1.401 1.369 - 71 없음
7 - - - - - - - 없음
비교실시예 1 12780 - 8798 1.409 - 1.373 68 있음
비교실시예 2 - - - 1.408 1.378 - - 없음
*1 : 최종 처리후 투과 IR에 의한 SiH %1Å = 0.1nm
본 발명에 따른 실라카 박막 형성 조성물은 기판에 적용시 평탄화 피복을 제공하면서 고-에너지 조사에 노출시 탁월한 전기 절연 수행능을 갖는 실리카 박막으로 용이하게 전환된다.

Claims (9)

  1. (A) 분자량이 1,500이하인 하이드로겐 실세스퀴옥산 수지 45중량% 이상을 포함하는 하이드로겐 실세스퀴옥산 수지 및 (B) 용매를 포함하는 실리카 박막 형성용 조성물.
  2. 제1항에 있어서, (A) 및 (B)를 기준으로 (A)가 5 내지 50중량%로 존재하는 조성물.
  3. 제1항에 있어서, 하이드로겐 실세스퀴옥산 수지가 래더(ladder) 폴리실록산 및 케이지(cage) 폴리실록산을 포함하는 조성물.
  4. 제1항에 있어서, 하이드로겐 실세스퀴옥산 수지가 하이드록실, 트리오가노실록시 및 디오가노하이드로겐실록시로 이루어진 그룹중에서 선택된 그룹으로 말단차단된 래더 폴리실록산을 포함하는 조성물.
  5. 제1항에 있어서, 용매가 방향족 용매, 지방족 용매, 케톤 용매, 지방족 에스테르 용매 및 실리콘 용매로 이루어진 그룹중에서 선택된 조성물.
  6. i) 제1항 내지 제5항중 어느 한 항에 따른 실리카 박막 형성용 조성물을 사용하여 기판의 표면을 피복하는 단계;
    ii) 용매 (B)를 증발시키는 단계 및
    iii) 피복된 기판을 고-에너지 조사에 노출시켜 하이드로겐 실세스퀴옥산 수지(A)의 일부분 이상을 실리카로 전환시키는 단계를 포함하는, 실리카 박막의 형성 방법.
  7. 제6항에 있어서, 기판이 전자 장치인 방법.
  8. 제6항에 있어서, 하이드로겐 실세스퀴옥산 수지를 산소-함유 가스 환경하에서 전환시키는 방법.
  9. 제6항에 있어서, 피복된 기판을 10℃ 내지 50℃의 온도에서 고-에너지 조사에 노출시킴으로써 하이드로겐 실세스퀴옥산 수지(A)의 일부분 이상을 실리카로 전환시키는 방법.
KR1019980005694A 1997-02-24 1998-02-24 실리카 박막 형성용 조성물 및 이의 형성 방법 KR19980071624A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP05688297A JP3848424B2 (ja) 1997-02-24 1997-02-24 シリカ薄膜の形成方法
JP97-056882 1997-02-24
JP11126497A JP3589337B2 (ja) 1997-04-28 1997-04-28 半導体装置およびその製造方法
JP97-111264 1997-04-28

Publications (1)

Publication Number Publication Date
KR19980071624A true KR19980071624A (ko) 1998-10-26

Family

ID=26397878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005694A KR19980071624A (ko) 1997-02-24 1998-02-24 실리카 박막 형성용 조성물 및 이의 형성 방법

Country Status (5)

Country Link
US (1) US6191183B1 (ko)
EP (1) EP0860462A3 (ko)
KR (1) KR19980071624A (ko)
SG (1) SG65053A1 (ko)
TW (1) TW364184B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472076B1 (en) * 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
GB0108274D0 (en) * 2001-04-03 2001-05-23 Dow Corning preparation of silicone resins
US6773950B2 (en) * 2001-05-25 2004-08-10 Cornell Research Foundation, Inc. Method of forming dual exposure glass layer structures
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US7041748B2 (en) 2003-01-08 2006-05-09 International Business Machines Corporation Patternable low dielectric constant materials and their use in ULSI interconnection
JP2005268405A (ja) * 2004-03-17 2005-09-29 Dow Corning Toray Co Ltd 光学装置用金属ベース回路基板およびその製造方法
WO2008144923A1 (en) * 2007-05-31 2008-12-04 The Governors Of The University Of Alberta Nc-si/sio2 coatings and direct lithographic patterning thereof
WO2017145808A1 (ja) 2016-02-24 2017-08-31 日産化学工業株式会社 シリコン含有組成物を用いた半導体基板の平坦化方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615272A (en) * 1968-11-04 1971-10-26 Dow Corning Condensed soluble hydrogensilsesquioxane resin
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
US5091162A (en) * 1990-10-01 1992-02-25 Dow Corning Corporation Perhydrosiloxane copolymers and their use as coating materials
US5063267A (en) * 1990-11-28 1991-11-05 Dow Corning Corporation Hydrogen silsesquioxane resin fractions and their use as coating materials
US5165955A (en) * 1991-05-28 1992-11-24 Dow Corning Corporation Method of depositing a coating containing silicon and oxygen
US5618878A (en) * 1995-04-07 1997-04-08 Dow Corning Corporation Hydrogen silsesquioxane resin coating composition
JPH11512474A (ja) * 1995-09-12 1999-10-26 ゲレスト インコーポレーテツド ベータ−置換オルガノシルセスキオキサンおよびその使用法
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US6015457A (en) * 1997-04-21 2000-01-18 Alliedsignal Inc. Stable inorganic polymers

Also Published As

Publication number Publication date
US6191183B1 (en) 2001-02-20
EP0860462A2 (en) 1998-08-26
TW364184B (en) 1999-07-11
SG65053A1 (en) 1999-05-25
EP0860462A3 (en) 1999-04-21

Similar Documents

Publication Publication Date Title
JP3418458B2 (ja) 半導体装置の製造方法
US6225238B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6214748B1 (en) Semiconductor device and method for the fabrication thereof
KR900005894B1 (ko) 표면이 평평한 절연층의 형성방법
US20020123240A1 (en) Electronic device manufacture
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
KR20010071413A (ko) 다공성 절연 화합물 및 이것의 제조 방법
US6074695A (en) Composition and process for forming electrically insulating thin films
EP1787319A1 (en) Novel polyorganosiloxane dielectric materials
JP2008511711A5 (ko)
US20020086169A1 (en) Method of forming insulating film and process for producing semiconductor device
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
KR19980071624A (ko) 실리카 박막 형성용 조성물 및 이의 형성 방법
EP0869515B1 (en) Composition and process for forming electrically insulating thin films
KR20040084737A (ko) 반도체 장치의 제조 방법
EP1143500A2 (en) Electrically insulating thin-film-forming resin composition and method for forming thin film therefrom
JP3589337B2 (ja) 半導体装置およびその製造方法
JP3848424B2 (ja) シリカ薄膜の形成方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
KR0168461B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid