KR100237026B1 - 반도체 소자의 폴리실리콘층 형성방법 - Google Patents

반도체 소자의 폴리실리콘층 형성방법 Download PDF

Info

Publication number
KR100237026B1
KR100237026B1 KR1019960024948A KR19960024948A KR100237026B1 KR 100237026 B1 KR100237026 B1 KR 100237026B1 KR 1019960024948 A KR1019960024948 A KR 1019960024948A KR 19960024948 A KR19960024948 A KR 19960024948A KR 100237026 B1 KR100237026 B1 KR 100237026B1
Authority
KR
South Korea
Prior art keywords
reactor
silicon layer
temperature
amorphous silicon
polysilicon layer
Prior art date
Application number
KR1019960024948A
Other languages
English (en)
Other versions
KR980005373A (ko
Inventor
신승우
김재용
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024948A priority Critical patent/KR100237026B1/ko
Publication of KR980005373A publication Critical patent/KR980005373A/ko
Application granted granted Critical
Publication of KR100237026B1 publication Critical patent/KR100237026B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 소자의 폴리실리콘층 형성방법을 제공하는 것으로, 실리콘기판상에 비정질 실리콘층을 형성하고, 비정질 실리콘층상에 보호막을 형성한 후 비정질 실리콘층을 폴리실리콘층 구조로 상전위가 일어나는 임계온도 이상과 핵입자 생성온도 이하로 열처리하여 결정의 조대화 및 결정계면의 밀도를 증대시키므로써 소자의 특성을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 폴리실리콘층 형성방법
제1(a)도 및 제1(b)도는 종래 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도.
제2(a)도 내지 제2(c)도는 본 발명에 따른 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘기판 2 및 12 : 산화막
3 및 13 : 비정질 실리콘층 3A 및 13A : 폴리실리콘층
14 : 보호막 5 및 15 : 결정계면
본 발명은 반도체 소자의 폴리실리콘층 형성방법에 관한 것으로 특히, 비정질 실리콘층상에 보호막을 형성한 후 적정한 온도로 열처리하여 결정의 크기를 조대화 시킬 수 있는 반도체 소자의 폴리실리콘층 형성방법에 관한 것이다.
일반적으로 폴리실리콘층은 휘발성 메모리 소자의 전하저장(Charge Storage)전극, 트랜지스터의 게이트전극, 플래쉬 메모리의 플로팅게이트전극 및 박막 트랜지스터(Thin film Transistor)의 채널에 이용되고 있는데, 특히 SRAM 소자에 이용되는 박막 트랜지스터의 채널은 소자 구동시 전하들의 이동통로 역할을 하므로 박막 트랜지스터의 특성을 판단하는 기본요소인 온/오프 전류비(채널 턴온시 전류와 채널 턴오프시 전류의 비)가 크면 클수록 좋다, 그러므로 이 채널은 폴리실리콘으로 제조하며 가능한한 결정계면(Grain Boundary)의 밀도가 적어야 한다. 그러면 종래 반도체 소자의 폴리실리콘층 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1(a)도 및 제1(b)도는 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도이다.
제1(a)도는 산화막(2)이 형성된 실리콘기판(1)상에 550℃ 이하의 온도조건에서 SiH4가스를 이용하여 비정질 실리콘층(3)을 형성한 상태의 단면도이다.
제1(b)도는 실리콘기판(1)을 650℃의 온도조건에서 열처리하여 비정질 실리콘층(3)을 결정화된 폴리실리콘층(3A)으로 변화시킨 상태의 단면도이다. 이때, 비정질 실리콘층(3)을 폴리실리콘층(3A)으로 변화시키기 위한 열처리공정은 650℃의 온도조건에서 실시되는데, 상기 온도조건은 핵입자가 생성될 만한 에너지를 내포하고 있어 결정성장 뿐만아니라, 새로운 핵입자도 함께 생성이 되므로 결정계면(5)의 밀도를 감소시키는 것을 저해하는 문제가 있다.
따라서 본 발명은 비정질 실리콘층상에 보호막을 형성한 후 적정한 온도로 열처리하여 결정의 크기를 조대화 시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 폴리실리콘층 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 소정의 압력 및 온도의 반응로 내로 산화막이 형성된 실리콘기판을 로드시킨 후 반응로 내에 SiH4가스를 주입시켜 산화막상에 비정질 실리콘층을 형성하는 단계와, 상기 단계로부터 반응로 내의 온도를 상온으로 하강시키면서 질소가스를 이용하여 반응로 내의 압력을 대기압의 상태로 만든 후 산소가스를 주입시켜 비정질 실리콘층상에 보호막을 형성하는 단계와, 상기 단계로부터 반응로 내에 질소가스를 주입시키면서 비정질 실리콘층을 열처리하여 결정화된 폴리실리콘층을 형성하는 단계와, 상기 단계로부터 반응로 내의 온도를 하강시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제2(a)도 내지 제2(c)도는 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도이다.
제2(a)도는 200 내지 600mTorr의 압력 및 480 내지 530℃의 온도로 유지된 반응로 내로 산화막(12)이 형성된 실리콘기판(11)을 로드시킨 후 반응로 내에 50 내지 100SCCM 정도의 SiH4가스를 주입시켜 산화막(12)상에 비정질 실리콘층(13)을 형성한 상태의 단면도이다.
제2(b)도는 반응로 내의 온도를 상온으로 하강시키면서 고순도의 질소(N2)가스를 이용하여 반응로 내의 압력을 대기압의 상태로 만들고, 질소(N2)가스로 희석시킨 20 내지 30%의 고순도 산소(O2)가스를 2 내지 3시간 동안 주입시켜 비정질 실리콘층(13)상에 보호막(14)을 형성한 상태의 단면도이다. 반응로 내의 온도를 고온에서 상온으로 만들어주기 위한 온도하강시의 비율은 20 내지 30℃/min가 되도록 한다.
제2(c)도는 반응로 내에 질소가스를 15 내지 25SLPM정도 주입시키면서 580 내지 610℃의 온도까지 상승시킨 후 4 내지 10시간동안 비정질 실리콘층(13)을 열처리하여 결정화된 폴리실리콘층(13A)을 형성한 상태의 단면도이다. 상기 열처리공정에서의 온도조건은 비정질 실리콘층(13)이 폴리실리콘층상의 구조를 갖도록 상전위가 일어나는 임계온도(580℃)보다 높은 온도 및 핵입자 생성온도인 650℃보다 낮은 온도가 가장 좋다. 580 내지 610℃의 온도조건에서는 비정질 실리콘층(13)이 결정화된 폴리실리콘층(13A)으로 변화되면서 폴리실리콘층(13A)의 결정계면(15)에는 핵입자의 생성이 억제되어 밀도가 감소하게 된다. 이후 반응로를 5 내지 10℃/min의 비율로 350 내지 450℃까지 하강시켜 공정을 완료한다.
상술한 바와같이 본 발명에 의하면 실리콘기판상에 비정질 실리콘층을 형성하고, 비정질 실리콘층상에 보호막을 형성한 후 비정질 실리콘층이 폴리실리콘층 구조로 상전위가 일어나는 임계온도 이상과 핵입자 생성온도 이하의 온도조건으로 열처리하여 결정의 조대화 및 결정계면의 밀도를 감소시키므로써 소자의 특성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (6)

  1. 반도체 소자의 폴리실리콘층 형성방법에 있어서, 산화막이 형성된 실리콘 기판을 반응로 내에 로드시킨 후 상기 반응로 내에 SiH4가스를 주입시켜 상기 산화막 상에 비정질 실리콘층을 형성하는 단계와, 상기 반응로 내의 온도를 상온으로 하강시키면서 질소가스를 이용하여 상기 반응로 내의 압력을 대기압의 상태로 만든 후 산소가스를 주입시켜 상기 비정질 실리콘층 상에 보호막을 형성하는 단계와, 상기 반응로 내에 질소가스를 주입시기면서 상기 비정질 실리콘층을 580 내지 610℃의 온도에서 4 내지 10시간 동안 열처리하여 결정화된 폴리실리콘층을 형성하는 단계와, 상기 반응로 내의 온도를 하강시키고 상기 실리콘 기판을 언로드하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  2. 제1항에 있어서, 상기 비정질 실리콘층 형성시 반응로 내의 온도조건은 480 내지 530℃이며 압력조건은 200 내지 600mTorr인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  3. 제1항에 있어서, 상기 SiH4가스는 50 내지 100SCCM으로 주입되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  4. 제1항에 있어서, 상기 산소가스는 질소가스로 희석된 상태이며, 반응로 내로 2 내지 3시간 동안 주입되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  5. 제1항에 있어서, 상기 비정질 실리콘층 형성 후 상기 반응로 내의 온도는 20 내지 30℃/min의 비율로 하강되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법,
  6. 제1항에 있어서, 상기 질소가스는 15 내지 25SLPM으로 주입되는 것을 특징으로 한는 반도체소자의 폴리실리콘층 형성방법.
KR1019960024948A 1996-06-28 1996-06-28 반도체 소자의 폴리실리콘층 형성방법 KR100237026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024948A KR100237026B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 폴리실리콘층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024948A KR100237026B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 폴리실리콘층 형성방법

Publications (2)

Publication Number Publication Date
KR980005373A KR980005373A (ko) 1998-03-30
KR100237026B1 true KR100237026B1 (ko) 2000-01-15

Family

ID=19464178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024948A KR100237026B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 폴리실리콘층 형성방법

Country Status (1)

Country Link
KR (1) KR100237026B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342763A (ja) * 1993-05-31 1994-12-13 Sanyo Electric Co Ltd 多結晶半導体膜の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342763A (ja) * 1993-05-31 1994-12-13 Sanyo Electric Co Ltd 多結晶半導体膜の形成方法

Also Published As

Publication number Publication date
KR980005373A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
EP1234324B1 (en) Ono-deposition for 2-bit eeprom devices
US6319775B1 (en) Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device
US6248628B1 (en) Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
US6268269B1 (en) Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects
US8426302B2 (en) Method of manufacturing semiconductor device
KR100557995B1 (ko) 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
KR20080108826A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR100894764B1 (ko) 반도체 소자의 제조 방법
JP3288796B2 (ja) 半導体装置
KR100237026B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP2006120663A (ja) 不揮発性半導体記憶装置及びその製造方法
US6992370B1 (en) Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
KR20090078100A (ko) 게이트 전극 형성 방법
KR100470941B1 (ko) 옥시나이트라이드막 형성방법
JP3041066B2 (ja) 絶縁膜形成方法
US7045419B2 (en) Elimination of the fast-erase phenomena in flash memory
US20090068850A1 (en) Method of Fabricating Flash Memory Device
KR100490293B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
KR100200707B1 (ko) 반도체장치의 제조방법
KR100274352B1 (ko) 플래쉬메모리셀제조방법
KR19980052494A (ko) 플래쉬 메모리의 산화막 형성방법
KR20000001261A (ko) 이피롬 셀 형성방법
KR100231727B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100255167B1 (ko) 반도체 소자의 폴리실리콘 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee